JPH0537667Y2 - - Google Patents

Description

【考案の詳細な説明】 ［考案の技術分野］ 本考案は、改良したチヨツパ制御装置に関す
る。

［考案の技術的背景とその問題点］ 一般的なチヨツパ制御装置は、第５図に示すよ
うに制御すべく方形波パルス幅を設定制御する制
御信号発生回路１、フオトトランジスタカプラ２
−１で制御回路と主回路とを絶縁してパルス信号
を伝達する絶縁回路２、制御信号を主回路大電力
トランジスタの必要とするベース電流に増幅する
ベースドライブ回路３およびチヨツパ装置の主回
路４の電気回路の組み合せから構成されている。

このように主回路部と制御回路部とを絶縁し、
その両者の間に方形波パルス信号を伝達する手段
としてフオトトランジスタカプラを使用したチヨ
ツパ制御装置では、第２図の波形図に示すように
いま制御信号発生回路１よりパルス幅Ｔの方形波
パルスが出力されたとき、絶縁回路２のフオトト
ランジスタカプラ２−１の遅れ時間ｔにより、ベ
ースドライブ回路３にパルス幅Ｔ＋ｔの方形波が
入力されることになる。

これはフオトトランジスタカプラ２−１の応答
速度いい換えれば周波数特性は、数ＫHz〜数十Ｋ
Hzと低いため、特にパルス幅の狭い信号の伝達が
不能となり（一般にフオトトランジスタカプラの
応答は出力トランジスタのON動作が早く OFF
動作は遅い）、制御回路部で必要とするパルス幅
以上の幅をもつ方形波パルス信号が、主回路の大
電力トランジスタのベースに供給される。その結
果、主回路４の出力信号、言い換えれば大電力ト
ランジスタのチヨツピング出力電圧の値は、制御
回路で設定された信号以上の電圧が出力される。

又、制御回路より、フオトトランジスタカプラ
２−１の応答時間に匹敵する様な微少パルス幅信
号が設定された場合、フオトトランジスタカプラ
の出力パルスは、設定信号パルス（フオトトラン
ジスタカプラ入力パルス）よりパルス幅が広くな
り、更に設定信号パルス幅を狭くすると、全オフ
となつてしまう。この事はチヨツパ装置の出力電
圧として零よりリニアに出力が変化出来ず、出力
電圧がジヤンプする現象が起こる。この現象の為
一般に出力電圧の数％は制御出来なくなる（キヤ
リア周波数約1KHz）欠点がある。

［考案の目的］ 本考案の目的は、フオトトランジスタカプラの
遅れによるチヨツパ装置の出力制御不能の領域を
なくすようにしたチヨツパ制御装置を提供する事
にある。

［考案の概要］ 本考案は、方形波パルス信号をフオトトランジ
スタカプラを用いた絶縁回路を介して一定周期内
でオンオフ比を連続的に変化させてチヨツパ装置
の駆動回路へ供給して電圧制御するチヨツパ制御
装置において、前記フオトトランジスタカプラを
介して伝達される方形波パルス信号の立ち上がり
にてトリガーし、前記フオトトランジスタカプラ
の応答遅れ時間に応じたパルス幅のパルス信号を
作り、さらに前記方形波パルス信号と前記パルス
信号のアンド回路より出力される方形波パルス信
号を前記チヨツパ装置の駆動回路へ供給すること
を特徴とするものである。

［考案の実施例］ 以下、本考案を第１図に示す実施例について説
明する。第１図に示す本考案によるチヨツパ制御
装置は、制御すべく方形波パルスのパルス幅を設
定する制御信号発生回路１、フオトトランジスタ
カプラ２−１にて制御回路と主回路とを絶縁して
パルス信号を伝達する絶縁回路２、制御信号を主
回路大電力トランジスタの必要とするベース電流
に増幅するベースドライブ回路３、および主回路
４とから構成される。

本考案はこのようなチヨツパ制御装置におい
て、改良したパルス制御回路５を絶縁回路２の後
段に組みこんだことを特徴とするものである。

このパルス制御回路５は、第１図に示すように
絶縁回路２の出力方形波信号を波形整形するコン
パレータ６、コンパレータ６の出力信号を入力と
する単安定マルチバイブレータ７、単安定マルチ
バイブレータ７の時定数を決めるコンデンサ８と
抵抗９、単安定マルチバイブレータ７の出力信号
とコンパレータ６の出力信号との論理積をとる
AND回路１０との組み合せで構成されている。

次に本考案のチヨツパ制御装置の作動を第１図
および第２図を利用して説明する。今制御信号発
生回路１よりパルス幅Ｔの方形波パルスＰ１が出
力された時、前記のようにパルス制御回路５には
絶縁回路２でのおくれによりパルス幅（Ｔ＋ｔ）
の方形波パルスＰ２が入力される。従つてコンパ
レータ６の出力波形はパルス幅（Ｔ＋ｔ）の方形
波パルスＰ２である。

前記パルス幅（Ｔ＋ｔ）の方形波パルスＰ２
は、単安定マルチバイブレータ７に入力されてコ
ンパレータ６の出力波形の立ち上がりにてトリガ
し、コンデンサ８と抵抗９で決まる時定数τだけ
信号レベルが反転する。ここでコンデンサ８の定
数をＣ〔μF〕、抵抗９の定数をＲ〔Ω〕とするとτ
＝0.693C・Ｒとなることは周知のことである。こ
こでτ＝ｔとなる様にコンデンサ８と抵抗９の定
数を選んでおくと、AND回路１０の出力方形波
Ｐ３、言い換えればベースドライブ回路３の入力
波形Ｐ３はパルス幅Ｔの方形波となり、フオトト
ランジスタカプラ２−１によるおくれのない制御
信号発生回路１より出力されたパルス幅Ｔの方形
波Ｐ３となる。

このように本考案の回路構成では、フオトトラ
ンジスタカプラ２−１の伝達速度によるおくれが
生じて制御回路で設定された方形波パルス以上の
パルス幅の信号は絶縁回路より出力された場合、
及びフオトトランジスタカプラの応答時間以下の
短い方形波パルス幅の信号が制御回路で設定され
た場合に於ても、後段に設けたパルス制御回路５
によつて絶縁回路２にて遅れたパルス幅だけ遅延
させ、制御回路１で設定された方形波パルス幅の
信号をベースドライブ回路３に入力することが可
能である。

上述したように、本実施例によれば、制御信号
発生回路１から出力される方形波パルス信号Ｐ１
をフオトトランジスタカプラ等の絶縁回路２と極
性反転のコンパレータ６とを介して伝達される方
形波パルス信号Ｐ２の立ち上がりにてトリガー
し、絶縁回路２の遅延時間すなわちフオトトラン
ジスタカプラの応答遅れ時間ｔに応じたパルス幅
の方形波パルス信号（単安定マルチバイブレータ
７の出力パルス）を作り、さらに前記方形波パル
ス信号と前記パルス信号のアンド回路１０より出
力される方形波パルス信号Ｐ３をチヨツパ装置の
駆動回路３へ供給するパルス制御回路５を用いる
ことのみでよいので、極めて簡単な回路構成によ
つてチヨツピング動作させて出力される電圧信号
の平均値を理想的零から出力しパルス幅の狭い設
定信号に対しても主回路出力電圧は安定に制御を
行うことができる。

なお、第１図に示す実施例では、パルス制御回
路５を単安定マルチバイブレータ７で説明した
が、これを第４図に示す他の実施例のように単に
Ｒ、Ｃ積分回路１１を使用しても、第４図に示す
ようにパルス幅が補正されて第１図の実施例と同
様な効果を得ることができる。

「考案の効果」 以上説明したように、本考案によれば、極めて
簡単な回路構成によつてチヨツピング動作させて
出力される電圧信号の平均値を理想的零から出力
しパルス幅の狭い設定信号に対しても主回路出力
電圧は安定に制御を行うことができるので、フオ
トトランジスタカプラ等を用いた絶縁回路の遅れ
によるチヨツパ装置の出力不能の領域をなくする
ことができる、という優れた実用的な効果を奏す
る。

【図面の簡単な説明】

第１図は本考案によるチヨツパ制御装置の一実
施例を示すブロツク図、第２図はその回路構成に
おけるパルス信号の特性図、第３図および第４図
は本考案の他の実施例を示すブロツク図およびパ
ルス信号の特性図、第５図は従来のチヨツパ制御
装置を示すブロツク図である。 １……制御信号発生回路、２……絶縁回路、２
−１……フオトトランジスタカプラ、３……ベー
スドライブ回路、４……主回路、５……パルス制
御回路、６……コンパレータ、７……単安定マル
チバイブレータ、８……コンデンサ、９……抵
抗、１０……AND回路、V_REF……基準電圧、１
１……積分回路、１２……ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 制御信号発生回路から出力される方形波パルス
   信号をフオトトランジスタカプラを用いた絶縁回
   路を介してチヨツパ装置の駆動回路へ供給し、当
   該チヨツパ装置は一定周期内でオンオフ比を連続
   的に変化させて電圧制御を行うよう構成したチヨ
   ツパ制御装置において、前記フオトトランジスタ
   カプラを介して伝達される方形波パルス信号の立
   ち上がりにてトリガーし前記フオトトランジスタ
   カプラの応答遅れ時間に応じたパルス幅のパルス
   信号を作り、さらに前記方形波パルス信号と前記
   パルス信号のアンド回路より出力される方形波パ
   ルス信号を前記チヨツパ装置の駆動回路へ供給す
   ることを特徴とするチヨツパ制御装置。