JPH0536797A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0536797A JPH0536797A JP19181291A JP19181291A JPH0536797A JP H0536797 A JPH0536797 A JP H0536797A JP 19181291 A JP19181291 A JP 19181291A JP 19181291 A JP19181291 A JP 19181291A JP H0536797 A JPH0536797 A JP H0536797A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- threshold value
- threshold
- generation circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 フレームメモリの数を削減し、回路構成が簡
単な画像処理装置を提供する。 【構成】 カメラ１に取り込まれた画像を入力する画像
入力回路２と、閾値発生回路３と、この画像入力回路２
の出力データと、閾値発生回路３から出力された閾値を
比較する比較回路４と、比較回路４から出力されたデー
タを記憶するフレームメモリ５と、上記カメラ１の視野
内に検査対象物別に設定された検査エリアに応じて、上
記閾値発生回路３から出力される閾値を変えるべく、こ
の閾値発生回路３を制御する制御回路９から画像処理装
置を構成する。
単な画像処理装置を提供する。 【構成】 カメラ１に取り込まれた画像を入力する画像
入力回路２と、閾値発生回路３と、この画像入力回路２
の出力データと、閾値発生回路３から出力された閾値を
比較する比較回路４と、比較回路４から出力されたデー
タを記憶するフレームメモリ５と、上記カメラ１の視野
内に検査対象物別に設定された検査エリアに応じて、上
記閾値発生回路３から出力される閾値を変えるべく、こ
の閾値発生回路３を制御する制御回路９から画像処理装
置を構成する。
Description
【０００１】
【産業上の利用分野】本発明は画像処理装置に係り、検
査対象物別に設定された検査エリアに応じて閾値を変化
させながら、画像処理を行うようにしたものである。
査対象物別に設定された検査エリアに応じて閾値を変化
させながら、画像処理を行うようにしたものである。
【０００２】
【従来の技術】例えばダイボンダにより半導体チップ
（以下チップという）を基板に搭載したり、ワイヤボン
ダによりこのチップの電極と基板の電極をワイヤにより
接続する場合、更には基板にＩＣやＬＳＩなどの様々な
電子部品を搭載する場合、位置認識や不良品検出等のた
めに、カメラによりチップ、基板などを観察することが
行われる。
（以下チップという）を基板に搭載したり、ワイヤボン
ダによりこのチップの電極と基板の電極をワイヤにより
接続する場合、更には基板にＩＣやＬＳＩなどの様々な
電子部品を搭載する場合、位置認識や不良品検出等のた
めに、カメラによりチップ、基板などを観察することが
行われる。
【０００３】図３は上記のような観察を行うための従来
の画像処理回路を示している。図中、１０１はＣＣＤカ
メラであり、基板Ｓに搭載されたチップＰを観察する。
１０２は画像入力回路、１０３は閾値発生回路、１０４
は複数個の比較回路１０４ａ，１０４ｂ，１０４ｃから
成る比較部、１０５ａ，１０５ｂ，１０５ｃは各々の比
較回路１０４ａ，１０４ｂ，１０４ｃに接続されたフレ
ームメモリ、１０６は同期カウンタ、１０７はタイミン
グ発生回路、１０８はマスタ画像データを記憶するマス
タメモリ、１０９はフレームメモリ１０５とマスタメモ
リ１０８のデータのマッチングを行うマッチング回路、
１１０は各回路を制御するＣＰＵである。
の画像処理回路を示している。図中、１０１はＣＣＤカ
メラであり、基板Ｓに搭載されたチップＰを観察する。
１０２は画像入力回路、１０３は閾値発生回路、１０４
は複数個の比較回路１０４ａ，１０４ｂ，１０４ｃから
成る比較部、１０５ａ，１０５ｂ，１０５ｃは各々の比
較回路１０４ａ，１０４ｂ，１０４ｃに接続されたフレ
ームメモリ、１０６は同期カウンタ、１０７はタイミン
グ発生回路、１０８はマスタ画像データを記憶するマス
タメモリ、１０９はフレームメモリ１０５とマスタメモ
リ１０８のデータのマッチングを行うマッチング回路、
１１０は各回路を制御するＣＰＵである。
【０００４】図４は検査対象物であるチップＰを示すも
のである。図中、ＥはチップＰの上面に形成された電
極、Ｂはバッドマーカーによりマーキングされたバッド
マーク、Ｋは角部の欠け、Ｑはカメラ１０１の視野であ
る。上記カメラ１０１は、このチップＰを観察し、パタ
ーンマッチング法などの画像処理手段により、電極Ｅの
位置、バッドマークＢや欠けＫの有無などを検査する
が、この場合、各部Ｅ，Ｂ，Ｋはそれぞれの明度や背景
の明度が異なることから、各部Ｅ，Ｂ，Ｋ毎に閾値（以
下、ＴＨ値という）を設定しなければならない。
のである。図中、ＥはチップＰの上面に形成された電
極、Ｂはバッドマーカーによりマーキングされたバッド
マーク、Ｋは角部の欠け、Ｑはカメラ１０１の視野であ
る。上記カメラ１０１は、このチップＰを観察し、パタ
ーンマッチング法などの画像処理手段により、電極Ｅの
位置、バッドマークＢや欠けＫの有無などを検査する
が、この場合、各部Ｅ，Ｂ，Ｋはそれぞれの明度や背景
の明度が異なることから、各部Ｅ，Ｂ，Ｋ毎に閾値（以
下、ＴＨ値という）を設定しなければならない。
【０００５】そこで従来手段では、各部Ｅ，Ｂ，Ｋ毎に
閾値ＴＨ１，ＴＨ２，ＴＨ３を設定していた。そして例
えば電極Ｅの位置を検出する場合は、チップＰをカメラ
１０１で観察し、また閾値発生回路１０３から所定の閾
値ＴＨ１を出力して、比較回路１０４ａで画像データを
２値化し、２値化されたデータをフレームメモリ１０５
ａに記憶させ、このフレームメモリ１０５ａのデータ
と、予めマスタメモリ１０８に記憶されたマスタ画像デ
ータとをマッチング回路１０９により照合して、電極Ｅ
の位置を検出していた。
閾値ＴＨ１，ＴＨ２，ＴＨ３を設定していた。そして例
えば電極Ｅの位置を検出する場合は、チップＰをカメラ
１０１で観察し、また閾値発生回路１０３から所定の閾
値ＴＨ１を出力して、比較回路１０４ａで画像データを
２値化し、２値化されたデータをフレームメモリ１０５
ａに記憶させ、このフレームメモリ１０５ａのデータ
と、予めマスタメモリ１０８に記憶されたマスタ画像デ
ータとをマッチング回路１０９により照合して、電極Ｅ
の位置を検出していた。
【０００６】これと同様に、バッドマークＢや欠けＫを
検査する場合もチップＰを観察し、また所定のそれぞれ
の閾値ＴＨ２，ＴＨ３を各々の比較回路１０４ｂ，１０
４ｃに出力し、更に各々の２値化されたデータを各々の
フレームメモリ１０５ｂ，１０５ｃに記憶させて、マス
タメモリ１０８のデータとマッチング回路１０９により
照合して、バッドマークＢや欠けＫの有無を検査してい
た。
検査する場合もチップＰを観察し、また所定のそれぞれ
の閾値ＴＨ２，ＴＨ３を各々の比較回路１０４ｂ，１０
４ｃに出力し、更に各々の２値化されたデータを各々の
フレームメモリ１０５ｂ，１０５ｃに記憶させて、マス
タメモリ１０８のデータとマッチング回路１０９により
照合して、バッドマークＢや欠けＫの有無を検査してい
た。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
手段は、検査対象物や検査目的に応じて、各々のフレー
ムメモリを設けねばならないため、フレームメモリの数
が多くなり、コストアップとなる問題点があった。
手段は、検査対象物や検査目的に応じて、各々のフレー
ムメモリを設けねばならないため、フレームメモリの数
が多くなり、コストアップとなる問題点があった。
【０００８】したがって本発明は、フレームメモリの数
を削減して、様々な検査対象物や検査目的に応じた画像
処理を行うことができる画像処理装置を提供することを
目的とする。
を削減して、様々な検査対象物や検査目的に応じた画像
処理を行うことができる画像処理装置を提供することを
目的とする。
【０００９】
【課題を解決するための手段】このために本発明は、カ
メラに取り込まれた画像を入力する画像入力回路と、閾
値発生回路と、この画像入力回路の出力データと閾値発
生回路から出力された閾値を比較する比較回路と、比較
回路から出力されたデータを記憶するフレームメモリ
と、上記カメラの視野内に検査対象物別に設定された検
査エリアに応じて上記閾値発生回路から出力される閾値
を変えるべく、この閾値発生回路を制御する制御回路か
ら画像処理装置を構成している。
メラに取り込まれた画像を入力する画像入力回路と、閾
値発生回路と、この画像入力回路の出力データと閾値発
生回路から出力された閾値を比較する比較回路と、比較
回路から出力されたデータを記憶するフレームメモリ
と、上記カメラの視野内に検査対象物別に設定された検
査エリアに応じて上記閾値発生回路から出力される閾値
を変えるべく、この閾値発生回路を制御する制御回路か
ら画像処理装置を構成している。
【００１０】
【作用】上記構成によれば、検査対象物別に検査エリア
を設定し、この検査エリア別にＴＨ値を変化させなが
ら、画像入力回路の画像データを２値化し、フレームメ
モリに入力することができるので、フレームメモリは１
個でもよく、フレームメモリの数を削減することができ
る。
を設定し、この検査エリア別にＴＨ値を変化させなが
ら、画像入力回路の画像データを２値化し、フレームメ
モリに入力することができるので、フレームメモリは１
個でもよく、フレームメモリの数を削減することができ
る。
【００１１】
【実施例】次に、チップを観察する場合を例にとり、図
面を参照しながら本発明の実施例を説明する。
面を参照しながら本発明の実施例を説明する。
【００１２】図１は、画像処理装置のブロック図であ
る。１はＣＣＤカメラであり、基板Ｓに搭載されたチッ
プＰを観察する。カメラ１に取り込まれた画像は、画像
入力回路２に入力される。３は閾値発生回路であり、画
像入力回路２と閾値発生回路３の出力は比較回路４に入
力される。この比較回路４によりスレッシュ化された２
値化データは、フレームメモリ５に記憶される。
る。１はＣＣＤカメラであり、基板Ｓに搭載されたチッ
プＰを観察する。カメラ１に取り込まれた画像は、画像
入力回路２に入力される。３は閾値発生回路であり、画
像入力回路２と閾値発生回路３の出力は比較回路４に入
力される。この比較回路４によりスレッシュ化された２
値化データは、フレームメモリ５に記憶される。
【００１３】６は同期カウンタであり、タイミング発生
回路７を制御する。８は閾値データ記憶部であり、タイ
ミング発生回路７の出力に基づいて、閾値のデジタル信
号ａを上記閾値発生回路３に入力するものであり、各回
路６，７，８は閾値発生回路３を制御する制御回路９を
構成している。この閾値発生回路３はＤ／Ａ変換器であ
って、デジタル信号ａをアナログ信号ｂに変換して、上
記比較回路４に出力する。
回路７を制御する。８は閾値データ記憶部であり、タイ
ミング発生回路７の出力に基づいて、閾値のデジタル信
号ａを上記閾値発生回路３に入力するものであり、各回
路６，７，８は閾値発生回路３を制御する制御回路９を
構成している。この閾値発生回路３はＤ／Ａ変換器であ
って、デジタル信号ａをアナログ信号ｂに変換して、上
記比較回路４に出力する。
【００１４】１０はマスタメモリであり、マスタ画像デ
ータを記憶している。フレームメモリ５のデータと、マ
スタメモリ１０のデータは、マッチング回路１１により
照合され、パターンマッチングが行われる。１２は各回
路を制御するＣＰＵである。
ータを記憶している。フレームメモリ５のデータと、マ
スタメモリ１０のデータは、マッチング回路１１により
照合され、パターンマッチングが行われる。１２は各回
路を制御するＣＰＵである。
【００１５】図２はチップＰの観察図である。図中、Ｑ
はチップＰの画像を取り込むカメラ１の視野である。本
実施例では、電極Ｅの位置、バッドマークＢの有無、欠
けＫの有無を検査する。各部Ｅ，Ｂ，Ｋは、それぞれの
明度や背景の明度が異なることから、各部Ｅ，Ｂ，Ｋを
明瞭に観察するためには、各部Ｅ，Ｂ，Ｋ別に閾値（Ｔ
Ｈ値）を変えなければならない。
はチップＰの画像を取り込むカメラ１の視野である。本
実施例では、電極Ｅの位置、バッドマークＢの有無、欠
けＫの有無を検査する。各部Ｅ，Ｂ，Ｋは、それぞれの
明度や背景の明度が異なることから、各部Ｅ，Ｂ，Ｋを
明瞭に観察するためには、各部Ｅ，Ｂ，Ｋ別に閾値（Ｔ
Ｈ値）を変えなければならない。
【００１６】そこで本手段ではチップＰをカメラ１の視
野Ｑに入れ、この視野Ｑ内に各部Ｅ，Ｂ，Ｋ毎に検査エ
リアＡ１，Ａ２，Ａ３・・・を設定する。そして検査は
視野Ｑ内をスキャンニングしながら各検査エリアＡ１，
Ａ２，Ａ３・・・毎に個別に行うが、この場合、検査エ
リアＡ１，Ａ２，Ａ３・・・に応じてＴＨ値を変化させ
ながら画像を取り込み、更に比較回路４で画像データを
２値化して、各検査エリアＡ１，Ａ２，Ａ３・・・毎の
２値化データをフレームメモリ５に記憶させる。Ｖ１〜
Ｖ８は水平方向の座標線、Ｈ１〜Ｈ６は垂直方向の座標
線、ＶＳｙｎｃは垂直同期信号、ＨＳｙｎｃは水平同期
信号である。
野Ｑに入れ、この視野Ｑ内に各部Ｅ，Ｂ，Ｋ毎に検査エ
リアＡ１，Ａ２，Ａ３・・・を設定する。そして検査は
視野Ｑ内をスキャンニングしながら各検査エリアＡ１，
Ａ２，Ａ３・・・毎に個別に行うが、この場合、検査エ
リアＡ１，Ａ２，Ａ３・・・に応じてＴＨ値を変化させ
ながら画像を取り込み、更に比較回路４で画像データを
２値化して、各検査エリアＡ１，Ａ２，Ａ３・・・毎の
２値化データをフレームメモリ５に記憶させる。Ｖ１〜
Ｖ８は水平方向の座標線、Ｈ１〜Ｈ６は垂直方向の座標
線、ＶＳｙｎｃは垂直同期信号、ＨＳｙｎｃは水平同期
信号である。
【００１７】ここで、上記スキャンニングを行いながら
検査エリアＡ１の電極Ｅを観察するときは、検査エリア
Ａ１の始点ａ（Ｈ５，Ｖ２）と終点ｂ（Ｈ６，Ｖ４）の
間において、この検査エリアＡ１に最適の閾値ＴＨ１を
発生させる。また検査エリアＡ２のバッドマークＢを観
察するときは、その始点ｃ（Ｈ３，Ｖ５）と終点ｄ（Ｈ
４，Ｖ６）の間で、同様に最適の閾値ＴＨ２を発生させ
る。また検査エリアＡ３の欠けＫを観察するときは、そ
の始点ｅ（Ｈ１，Ｖ１）と終点ｆ（Ｈ２，Ｖ３）の間で
同様に最適の閾値ＴＨ３を発生させる。このような検査
エリア別の閾値の変化は、上記スキャンニングを行う際
に、所定の検査エリアすなわち始点から終点までの座標
位置間で所定の閾値が発生するように、タイミング発生
回路７で閾値データ記憶部８を制御することにより行
う。
検査エリアＡ１の電極Ｅを観察するときは、検査エリア
Ａ１の始点ａ（Ｈ５，Ｖ２）と終点ｂ（Ｈ６，Ｖ４）の
間において、この検査エリアＡ１に最適の閾値ＴＨ１を
発生させる。また検査エリアＡ２のバッドマークＢを観
察するときは、その始点ｃ（Ｈ３，Ｖ５）と終点ｄ（Ｈ
４，Ｖ６）の間で、同様に最適の閾値ＴＨ２を発生させ
る。また検査エリアＡ３の欠けＫを観察するときは、そ
の始点ｅ（Ｈ１，Ｖ１）と終点ｆ（Ｈ２，Ｖ３）の間で
同様に最適の閾値ＴＨ３を発生させる。このような検査
エリア別の閾値の変化は、上記スキャンニングを行う際
に、所定の検査エリアすなわち始点から終点までの座標
位置間で所定の閾値が発生するように、タイミング発生
回路７で閾値データ記憶部８を制御することにより行
う。
【００１８】上記のようにして、各々の閾値ＴＨ１，Ｔ
Ｈ２，ＴＨ３でスレッシュ化され且つフレームメモリ５
に記憶された各部Ｅ，Ｂ，Ｋの２値化データは、マッチ
ング回路１１によりマスタメモリ１０のマスタデータと
照合されてパターンマッチングが行われ、電極Ｅの位置
検出や、バッドマークＢ、欠けＫの有無が検査される。
上記実施例は、チップの検査を例にとって説明したが、
本発明は基板の位置検出などの他の検査にも適用でき
る。
Ｈ２，ＴＨ３でスレッシュ化され且つフレームメモリ５
に記憶された各部Ｅ，Ｂ，Ｋの２値化データは、マッチ
ング回路１１によりマスタメモリ１０のマスタデータと
照合されてパターンマッチングが行われ、電極Ｅの位置
検出や、バッドマークＢ、欠けＫの有無が検査される。
上記実施例は、チップの検査を例にとって説明したが、
本発明は基板の位置検出などの他の検査にも適用でき
る。
【００１９】
【発明の効果】以上説明したように本発明によれば、検
査対象物毎に検査エリアを設定し、この検査エリア別に
閾値を変化させるようにしているので、フレームメモリ
は１個でもよく、フレームメモリの数を削減して、全体
構成を簡単化できる。
査対象物毎に検査エリアを設定し、この検査エリア別に
閾値を変化させるようにしているので、フレームメモリ
は１個でもよく、フレームメモリの数を削減して、全体
構成を簡単化できる。
【図１】本発明に係る画像処理装置のブロック図
【図２】本発明に係るチップの観察図
【図３】従来手段の画像処理装置のブロック図
【図４】同チップの観察図
１ カメラ ２ 画像入力回路 ３ 閾値発生回路 ４ 比較回路 ５ フレームメモリ ９ 制御回路 Ａ 検査エリア Ｑ カメラの視野
Claims (1)
- 【特許請求の範囲】 【請求項１】カメラに取り込まれた画像を入力する画像
入力回路と、閾値発生回路と、この画像入力回路の出力
データと閾値発生回路から出力された閾値を比較する比
較回路と、比較回路から出力されたデータを記憶するフ
レームメモリと、上記カメラの視野内に検査対象物別に
設定された検査エリアに応じて上記閾値発生回路から出
力される閾値を変えるべく、この閾値発生回路を制御す
る制御回路から成ることを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19181291A JPH0536797A (ja) | 1991-07-31 | 1991-07-31 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19181291A JPH0536797A (ja) | 1991-07-31 | 1991-07-31 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536797A true JPH0536797A (ja) | 1993-02-12 |
Family
ID=16280938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19181291A Pending JPH0536797A (ja) | 1991-07-31 | 1991-07-31 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536797A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001236493A (ja) * | 2000-02-23 | 2001-08-31 | Nikon Corp | 外観検査装置 |
-
1991
- 1991-07-31 JP JP19181291A patent/JPH0536797A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001236493A (ja) * | 2000-02-23 | 2001-08-31 | Nikon Corp | 外観検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018004272A (ja) | パターン検査装置およびパターン検査方法 | |
| JP4823996B2 (ja) | 輪郭検出方法及び輪郭検出装置 | |
| CN105548210B (zh) | 基于机器视觉的美标电源延长线的检测方法 | |
| JPH0536797A (ja) | 画像処理装置 | |
| JP4090775B2 (ja) | 電子回路用部品の外観検査方法及び外観検査装置並びに電子回路用部品の製造方法 | |
| JPH0735699A (ja) | 表面欠陥検出方法およびその装置 | |
| JPH10141925A (ja) | 外観検査装置 | |
| JP2003203218A (ja) | 外観検査装置および方法 | |
| Chavda et al. | Detection of defect in pharma-tablets using image processing | |
| JPH1114317A (ja) | 外観検査方法及びその装置 | |
| JPS6385432A (ja) | 線状欠陥の検査方法 | |
| JPH061247B2 (ja) | 画像処理による欠け検査方法 | |
| JP2819905B2 (ja) | 配線パターン検査装置 | |
| JP2004085543A (ja) | 外観検査装置及び外観検査方法 | |
| JPH052634A (ja) | 視覚認識装置 | |
| JPH06161378A (ja) | 液晶表示装置検査装置 | |
| Khare et al. | Defects Detection in Printed Circuit Board using Integrated Framework | |
| JPH08327322A (ja) | 回路基板の部品装着状態の検査方法 | |
| KR100227422B1 (ko) | 프린트 기판의 미삽 검사 데이터 베이스 생성장치 및 그 방법 | |
| JPH04142676A (ja) | ２値画像変換方法 | |
| JPH0413953A (ja) | 電子部品用成形品の不良検査前処理装置 | |
| JPH0783836A (ja) | 不良品検出処理方法 | |
| JPH03252546A (ja) | 配線パターン検査装置 | |
| JPH05209843A (ja) | 配線パターン検査装置 | |
| JPS633389A (ja) | パタ−ン検査装置 |