JPH0535663A - 階層的バスアービトレーシヨン回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、複数のバスマスタとなりうるデバ
イスを有するＭＰＵシステムにおけるバスアービトレー
ション回路に関し、機能毎にアービトレーションを行
い、その機能の中にグループ分けされるデバイスでのア
ービトレーションを用いて、短時間で有効的な調停を行
う事を目的とする。 【構成】 バス要求信号を調停することにより、ＭＰＵ
と各デバイスとのデータの授受を制御するバスアービト
レーション回路において、処理される機能毎に、システ
ムバスを介して行われるＭＰＵと各デバイスとのデータ
の授受を制御するデバイスアービトレーション回路１０
１と、バス要求信号を監視し、それらの信号がどの処理
機能であるのかを判定し、その機能に対応するデバイス
アービトレーション回路に起動をかける機能アービトレ
ーション回路１０２と、から構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のバスマスタとな
りうるデバイスを有するＭＰＵ（マイクロプロセシング
ユニット）システムにおけるバスアービトレーション回
路に関する。

【０００２】

【従来の技術】近年のＭＰＵシステムの高速処理の要求
に伴い、ＤＭＡ（ダイレクトメモリアクセス）機能を有
する演算デバイスを用いたハードウェア処理（ソフトウ
ェア動作のウェイトを軽減した処理）が要求されてい
る。この要求に答えるべく数々のＤＭＡ機能を有する演
算デバイスが登場しているが、これに伴い同一ＭＰＵシ
ステム内に配置されるこれらのデバイスの数も増加する
傾向にある。このため、これらのデバイスからＭＰＵに
上がってくるバス要求信号に対しての調停（アービトレ
ーション）作業を行う必要がある。また、更に高速処理
を目指す為に効果的な処理手順が必要となってくる。

【０００３】図６はＭＰＵシステムのバスアービトレー
ション回路を示す回路ブロック図であり、この図に示す
ように、バスアービトレーション回路３１は、演算処理
が可能でかつＤＭＡ機能を有する複数のデバイス３２か
らＭＰＵ３３に対して送出されるバス要求信号を監視
し、それらの信号から一つの信号を選択してＭＰＵに送
出することにより、システムバス３４を介して行われる
ＭＰＵ３３と各デバイス３２とのデータの授受を制御す
る。

【０００４】このように、従来のバスアービトレーショ
ン回路３１では、各デバイス３２から上がってくるバス
要求信号による調停を行っていた。この方法は、クロッ
クに同期してカウンタを動作させ、その出力（カウント
値）に割当られるデバイスのバス要求信号をチェックす
る方法がよく用いられている。

【０００５】図７は従来のバスアービトレーション回路
３１の詳細を示す電気回路図である。図７に示すよう
に、従来のバスアービトレーション回路３１において
は、以下の動作を行う。すなわち、アービトレーション
カウンタ４１のカウント値は１〜ｎまで（ｎはバス要求
を出すデバイスの数）の値を繰り返しカウントする。カ
ウンタ４１は、バス要求信号が上がってくるとカウント
アップを行い、カウント値とバス要求を上げているデバ
イスの番号が一致するとその値をラッチし、ＭＰＵ３３
に対し、バス要求を発生する。カウンタ４１はこの要求
信号がネゲートされるまでカウントアップを停止し、Ｍ
ＰＵ３３からの応答信号をラッチしてメモしているデバ
イスに対して出力する。この方法のバスアービトレーシ
ョン回路３１では、受け付けたデバイス３２の優先順位
を最下位の優先順位に割り当てる（回転式優先順位）こ
とにより、各デバイス３２の要求が均等に認識される様
に設定されている。

【０００６】

【発明が解決しようとする課題】ところが、デバイス３
２の数が増えてくると、連続してバス要求を出した場
合、またはある二つのデバイス３２が連続的に交互に動
作する様な場合は、そのデバイス３２は、カウンタ４１
のカウント値が一致する次のカウンタサイクルまで必ず
待たされる事となる。例えば、ＤＭＡ機能を有するデバ
イス３２が１０個あったとする。この中で、ある処理を
行おうとした場合、２個のデバイス３２が頻繁に動作を
開始するシステムがあるとする。この場合、この処理が
開始されると、この２個のデバイス３２が頻繁にバス要
求を上げるにも関わらず、一度バス要求が受け付けられ
ると必ず優先順位が最下位の位置に設定され、次の要求
が受付けられるためには必ずアービトレーションカウン
タ４１が一巡してくる時間が必要となってしまう。

【０００７】本発明は、このような事情を考慮してなさ
れたもので、機能毎にアービトレーションを行い、その
機能の中にグループ分けされるデバイスでのアービトレ
ーションを用いて、短時間で有効的な調停を行う事の可
能な階層的バスアービトレーション回路の提供を目的と
する。

【０００８】

【課題を解決するための手段】図１は本発明の基本構成
を示す説明図であり、図に示すように、本発明の階層的
バスアービトレーション回路は、複数のデバイスからＭ
ＰＵに対して送出されるバス要求信号を監視し、それら
の信号から一つの信号を選択してＭＰＵに送出すること
により、システムバスを介して行われるＭＰＵと格デバ
イスとのデータの授受を制御するバスアービトレーショ
ン回路において、処理される機能毎に設けられ、その機
能に属するデバイスからＭＰＵに対して送出されるバス
要求信号を監視し、それらの信号から一つの信号を選択
してＭＰＵに送出することにより、システムバスを介し
て行われるＭＰＵと各デバイスとのデータの授受を制御
するデバイスアービトレーション回路１０１と、各デバ
イスからＭＰＵに対して送出されるバス要求信号を監視
し、それらの信号がどの処理機能の要求であるのかを判
定し、その判定に基づいて一つの機能を選択し、選択し
た機能に対応するデバイスアービトレーション回路に起
動をかける機能アービトレーション回路１０２とから構
成される。

【０００９】

【作用】この発明によれば、機能アービトレーション回
路１０２は、バス要求信号を監視して、その信号がどの
処理機能の要求であるのか判定し、その判定に基づいて
一つの機能を選択し、選択した機能に対応するデバイス
アービトレーション回路１０１に起動をかけ、そのデバ
イスアービトレーション回路１０１に制御を移す。これ
により、動作する機能に関するデバイスのみでバス要求
調停が行われる。処理が完了すると、デバイスアービト
レーション回路１０１は、機能アービトレーション回路
１０２に調停制御を戻す。

【００１０】従って、デバイスアービトレーション回路
１０１では、機能が開始されると、デバイスアービトレ
ーション回路１０１内のデバイスから頻繁にバス要求信
号が上げられてくるが、この際、このデバイスアービト
レーション回路１０１には他の機能のデバイスが含まれ
ていない為、アービトレーションに必要な時間の削減が
可能となる。

【００１１】

【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。

【００１２】図２は本発明の一実施例の構成を示す電気
回路図であり、本発明で言う階層的バスアービトレーシ
ョン回路を示している。ここでは、一例として、機能要
因が、システム補助機能（１ａ）、画像処理機能（１
ｂ）、回線処理機能（１ｃ）の３つの場合を考えて説明
する。

【００１３】図中、１は機能アービトレーション回路、
２ａ，２ｂ，２ｃはデバイスアービトレーション回路で
ある。機能アービトレーション回路１は、カウンタ１
１、コンペア回路１２、ラッチ回路１３から構成されて
おり、デバイスアービトレーション回路２ａ，２ｂ，２
ｃは、それぞれカウンタ２１、コンペア回路２２、ラッ
チ回路２３、ゲート回路２４から構成されている。

【００１４】機能アービトレーション回路１では、機能
要求が、システム補助機能（１ａ）の要求であるのか、
画像処理機能（１ｂ）の要求であるのか、回線処理機能
（１ｃ）の要求であるのかを監視し、要求が上がってき
た場合には、対応する機能グループのデバイスアービト
レーション回路２ａ，２ｂ，２ｃにバス調停制御を移行
する。例えば、画像処理機能（１ｂ）の要求が上がって
きたとする。この場合、処理は画像処理機能（１ｂ）の
デバイスアービトレーション回路２ｂに移行し、バス調
停制御が開始される。

【００１５】画像処理機能（１ｂ）のデバイスアービト
レーション回路２ｂにおける調停制御は、画像処理関連
デバイスから頻繁に上がってくるバス要求に対してのみ
連続して行う事になる。この時のアービトレーション動
作は、画像処理関連デバイスに対してのみ行われる為、
他機能デバイスからの要求に対しての監視時間を設ける
必要がなく、アービトレーション時間を短縮する事が出
来る。処理が終了すると、アービトレーション制御は、
デバイスアービトレーション回路２ｂから機能アービト
レーション回路１に復帰し、各機能に対してのアービト
レーション制御を再び開始する。

【００１６】図３は本発明の他の実施例の構成を示す電
気回路図である。図中、２５はセレクタ、２６はデバイ
スアービトレーション回路、２７はデコーダである。デ
バイスアービトレーション回路２６は、図２で示したデ
バイスアービトレーション回路２ａ，２ｂ，２ｃと同じ
処理を行うものであり、このように、セレクタ２５とデ
コーダ２６を用いることにより、単一のデバイスアービ
トレーション回路２６を切り換えて使用するようにして
もよい。このような構成であれば、先の実施例の構成の
ような、各機能毎のデバイスアービトレーション回路２
ａ，２ｂ，２ｃが不要となり、回路を縮小する事ができ
る。

【００１７】なお、この実施例では、機能アービトレー
ション回路１のアービトレーション制御を機能要求だけ
に絞っているが、図４に示すように、システム動作に必
要なデバイス（例えば、ＲＡＭ内ＤＭＡ用のＤＭＡＣ：
ダイレクトメモリアクセスコントローラ等）からのバス
要求信号を含めた形の構成も可能である。また、階層が
２階層（第１階層：機能アービトレーション回路１、第
２階層：デバイスアービトレーション回路２ａ，２ｂ，
２ｃ）として説明したが、図５に示す様に、更に階層を
増やした形での構成も、使用するシステムに応じて設定
可能である。

【００１８】

【発明の効果】以上に説明した様に、本発明によれば、
機能毎にアービトレーション回路を持つようにしたの
で、アービトレーション動作を効率的に行うことがで
き、高速動作を行うシステム構成に対して性能向上に寄
与する所が大きい。

【図面の簡単な説明】

【図１】本発明の基本構成を示す説明図。

【図２】本発明の一実施例の構成を示す電気回路図。

【図３】本発明の他の実施例の構成を示す電気回路図。

【図４】本発明の他の構成例を示す説明図。

【図５】３階層形態のバスアービトレーション回路を示
す説明図。

【図６】ＭＰＵシステムのバスアービトレーション回路
を示す回路ブロック図。

【図７】従来のバスアービトレーション回路の詳細を示
す電気回路図。

【符号の説明】

１ 機能アービトレーション回路 ２ａ，２ｂ，２ｃ，３ａ，２６ デバイスアービトレー
ション回路 １１，２１ カウンタ １２，２２ コンペア回路 １３，２３ ラッチ回路 ２４ ゲート回路 ２５ セレクタ ２７ デコーダ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 複数のデバイスからＭＰＵに対して送出
   されるバス要求信号を監視し、それらの信号から一つの
   信号を選択してＭＰＵに送出することにより、システム
   バスを介して行われるＭＰＵと各デバイスとのデータの
   授受を制御するバスアービトレーション回路において、 処理される機能毎に設けられ、その機能に属するデバイ
   スからＭＰＵに対して送出されるバス要求信号を監視
   し、それらの信号から一つの信号を選択してＭＰＵに送
   出することにより、システムバスを介して行われるＭＰ
   Ｕと各デバイスとのデータの授受を制御するデバイスア
   ービトレーション回路（１０１）と、 各デバイスからＭＰＵに対して送出されるバス要求信号
   を監視し、それらの信号がどの処理機能の要求であるの
   かを判定し、その判定に基づいて一つの機能を選択し、
   選択した機能に対応するデバイスアービトレーション回
   路に起動をかける機能アービトレーション回路（１０
   ２）と、を備えてなる階層的バスアービトレーション回
   路。