JPH0535217A - 液晶デイスプレイ制御装置 - Google Patents
液晶デイスプレイ制御装置Info
- Publication number
- JPH0535217A JPH0535217A JP19203491A JP19203491A JPH0535217A JP H0535217 A JPH0535217 A JP H0535217A JP 19203491 A JP19203491 A JP 19203491A JP 19203491 A JP19203491 A JP 19203491A JP H0535217 A JPH0535217 A JP H0535217A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- crystal display
- power supply
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 電源立ち上げにおける液晶表示体への電圧印
加を正常に行なう。 【構成】 表示用の電源電圧を情報処理用の電源電圧よ
り立ち上げを遅らせることにより実現する。
加を正常に行なう。 【構成】 表示用の電源電圧を情報処理用の電源電圧よ
り立ち上げを遅らせることにより実現する。
Description
【０００１】
【産業上の利用分野】本発明は液晶パネルを表示器とし
て用いる液晶表示制御装置に関する。
て用いる液晶表示制御装置に関する。
【０００２】
【従来の技術】図８に示すバツテリ動作を可能とする情
報処理機器は、バツテリから得られる単一電圧をもと
に、ロジツク制御用電圧・液晶用電圧等をＤＣ−ＤＣコ
ンバータにより作成し、各制御用ブロツクに供給され
る。バツテリとＡＣアダプタを相互に使用できるものも
電源部の構成は同一である。
報処理機器は、バツテリから得られる単一電圧をもと
に、ロジツク制御用電圧・液晶用電圧等をＤＣ−ＤＣコ
ンバータにより作成し、各制御用ブロツクに供給され
る。バツテリとＡＣアダプタを相互に使用できるものも
電源部の構成は同一である。
【０００３】情報処理装置の電源立ち上げ時の信号関係
は、主に、ロジツク制御用電圧（一般的にＴ５Ｖ）が立
ち上っている時、ロジツク部の初期動作を確定させるた
めのリセツト信号がロジツク部に供給され、ロジツク制
御用信号が立ち上った後、所定時間後リセツト信号が解
除され、ロジツク部が動作する。この所定時間は、ロジ
ツクに使用されるクロツク発信部の安定時間と、クロツ
ク安定後内部の処理部を確定するのに必要なクロツク数
から決定される。このリセツト期間に液晶デイスプレイ
（ＬＣＤ）を制御する信号としてのセグメントクロツク
（ＳＣＫ）、ラインクロツク（ＬＣＫ）、フレームクロ
ツク（ＦＣＫ）が発行されない場合がある。この時、Ｌ
ＣＤ側に、ロジツク制御用電圧と同じタイミングで＋５
Ｖ（ＶＤＤ）が供給されていると、ＬＣＤ内で交流化信
号を派生できないため、直流電圧印加現象がＬＣＤのセ
ルに発生する。
は、主に、ロジツク制御用電圧（一般的にＴ５Ｖ）が立
ち上っている時、ロジツク部の初期動作を確定させるた
めのリセツト信号がロジツク部に供給され、ロジツク制
御用信号が立ち上った後、所定時間後リセツト信号が解
除され、ロジツク部が動作する。この所定時間は、ロジ
ツクに使用されるクロツク発信部の安定時間と、クロツ
ク安定後内部の処理部を確定するのに必要なクロツク数
から決定される。このリセツト期間に液晶デイスプレイ
（ＬＣＤ）を制御する信号としてのセグメントクロツク
（ＳＣＫ）、ラインクロツク（ＬＣＫ）、フレームクロ
ツク（ＦＣＫ）が発行されない場合がある。この時、Ｌ
ＣＤ側に、ロジツク制御用電圧と同じタイミングで＋５
Ｖ（ＶＤＤ）が供給されていると、ＬＣＤ内で交流化信
号を派生できないため、直流電圧印加現象がＬＣＤのセ
ルに発生する。
【０００４】
【発明が解決しようとしている課題】しかし、前記従来
例による設計では、表示用電源の始動をロジツク制御用
電源の立ち上がり後、又は、リセツトの解除直後行なう
場合が多く、この時表示用電源のＶＥＥの立ち上がりは
急峻なものとなる。これに併て表示体のＬＣＤに供給さ
れた信号により、ＬＣＤ内のドライバーＩＣが駆動され
るが、このドライバー自体はロジツク制御用電源のＶCC
の立ち上がりによるイニシヤル機能がないため、内部レ
ジスタが不定であり、コモンドライバーが複数ライン同
時にＯｎをする事があり、ＬＣＤのバツクライトとして
使用する冷陰極管の配線によっては、この複数同時Ｏｎ
の数が増加する。この条件下で、表示用電源のＶEEが供
給されると、１つのコモンドライバー内での突入電流分
が過剰になり、コモンドライバーがラツチアツプをおこ
す。このラツチアツプ現象は、情報処理装置内のＶEEの
電源、ＶCCの電源にダメージを与えることになり、ドラ
イバーの破壊、ドライバーの発熱によるＬＣＤ部へのダ
メージ等の障害を与える事となる。
例による設計では、表示用電源の始動をロジツク制御用
電源の立ち上がり後、又は、リセツトの解除直後行なう
場合が多く、この時表示用電源のＶＥＥの立ち上がりは
急峻なものとなる。これに併て表示体のＬＣＤに供給さ
れた信号により、ＬＣＤ内のドライバーＩＣが駆動され
るが、このドライバー自体はロジツク制御用電源のＶCC
の立ち上がりによるイニシヤル機能がないため、内部レ
ジスタが不定であり、コモンドライバーが複数ライン同
時にＯｎをする事があり、ＬＣＤのバツクライトとして
使用する冷陰極管の配線によっては、この複数同時Ｏｎ
の数が増加する。この条件下で、表示用電源のＶEEが供
給されると、１つのコモンドライバー内での突入電流分
が過剰になり、コモンドライバーがラツチアツプをおこ
す。このラツチアツプ現象は、情報処理装置内のＶEEの
電源、ＶCCの電源にダメージを与えることになり、ドラ
イバーの破壊、ドライバーの発熱によるＬＣＤ部へのダ
メージ等の障害を与える事となる。
【０００５】
【課題を解決するための手段及び作用】本発明によれ
ば、ｍｘｎ（ｍ≧８００、ｎ≧４００）ドツトの液晶デ
イスプレイであって、１／ｌ（ｌ≧２００）デユーテイ
ーで駆動される液晶デイスプレイを表示装置において、
前記液晶デイスプレイの表示用電源電圧を供給する液晶
デイスプレイ制御回路において、情報処理装置始動直後
のライン周期時間をＴｅｐとする時、前記液晶デイスプ
レイの表示用電源始動開始を、情報処理機器始動のリセ
ツト解除からの遅れ時間をＴｄとした時、Ｔｄ＞ｌｘＴ
LCKの条件を守り、かつ前記表示用電源を立ち上がりを
Ｔｄ以上となる様に遅延をかける事を特徴とする液晶デ
イスプレイ制御回路を提供する事により、ドライバー内
が不定時には表示用電源の印加をさけ、かつ、表示用電
源印加時の突入電流を削減する事により、ドライバーの
ラツチアツプを防ぐことにある。
ば、ｍｘｎ（ｍ≧８００、ｎ≧４００）ドツトの液晶デ
イスプレイであって、１／ｌ（ｌ≧２００）デユーテイ
ーで駆動される液晶デイスプレイを表示装置において、
前記液晶デイスプレイの表示用電源電圧を供給する液晶
デイスプレイ制御回路において、情報処理装置始動直後
のライン周期時間をＴｅｐとする時、前記液晶デイスプ
レイの表示用電源始動開始を、情報処理機器始動のリセ
ツト解除からの遅れ時間をＴｄとした時、Ｔｄ＞ｌｘＴ
LCKの条件を守り、かつ前記表示用電源を立ち上がりを
Ｔｄ以上となる様に遅延をかける事を特徴とする液晶デ
イスプレイ制御回路を提供する事により、ドライバー内
が不定時には表示用電源の印加をさけ、かつ、表示用電
源印加時の突入電流を削減する事により、ドライバーの
ラツチアツプを防ぐことにある。
【０００６】
【実施例】図２に示すバツテリ動作を可能とする情報処
理機器は、バツテリから得られる単一電圧（システム電
源）をもとに、ロジツク制御用電圧ＶCC、液晶用電圧Ｖ
EE等をＤＣ−ＤＣコンバータＤＣ１、ＤＣ２により作成
し、それぞれロジツク部ＬＵ、液晶部ＬＣＤＵの制御用
ブロツクにまたプリンタ制御部ＰＵ、他の制御部ＥＵは
ＤＣ−ＤＣコンバータＤＣ３、ＤＣ４から供給される。
バツテリとＡＣアダプタと相互に使用できるものも電源
部の構成は同一である。
理機器は、バツテリから得られる単一電圧（システム電
源）をもとに、ロジツク制御用電圧ＶCC、液晶用電圧Ｖ
EE等をＤＣ−ＤＣコンバータＤＣ１、ＤＣ２により作成
し、それぞれロジツク部ＬＵ、液晶部ＬＣＤＵの制御用
ブロツクにまたプリンタ制御部ＰＵ、他の制御部ＥＵは
ＤＣ−ＤＣコンバータＤＣ３、ＤＣ４から供給される。
バツテリとＡＣアダプタと相互に使用できるものも電源
部の構成は同一である。
【０００７】情報処理装置の電源立ち上げ時の信号関係
は、主にロジツク制御用電圧（一般的に＋５Ｖ）が立ち
上っている時、ロジツク部ＬＵの初期動作を確定させる
ためのリセツト信号が、ロジツク部ＬＵに供給され、ロ
ジツク制御用信号が立ち上った後、所定時間後リセツト
信号が解除され、ロジツク部ＬＵが動作する。この所定
時間は、ロジツク部ＬＵに使用されるクロツク発信部の
安定時間と、クロツク安定後内部の処理部を確定するの
に必要なクロツク数から決定される。このリセツト期間
に液晶部ＬＣＤＵの液晶デイスプレイ（ＬＣＤ）を制御
する信号としてのセグメントクロツク（ＳＣＫ）、ライ
ンクロツク（ＬＣＫ）、フレームクロツク（ＦＣＫ）が
発行されない場合がある。この時、ＬＣＤ側に、ロジツ
ク制御用電圧と同じタイミングで＋５Ｖ（ＶDD）が供給
されていると、ＬＣＤ内で交流化信号を派生できないた
め、直流電圧印加現象がＬＣＤのセルに発生する。ＬＣ
Ｄの寿命に関連するため、液晶部ＬＣＤＵ内に、図３の
様な直流印加保護回路ＤＰＣを有する液晶部ＬＣＤＵが
用いられる。同図に於て、ＧＤＵは交流化信号発生部・
分周部である。ＤＤＣは直流印加保護部である。ＤＵは
ＬＣＤ電圧作成部である。ＬＣＤは表示体である。
は、主にロジツク制御用電圧（一般的に＋５Ｖ）が立ち
上っている時、ロジツク部ＬＵの初期動作を確定させる
ためのリセツト信号が、ロジツク部ＬＵに供給され、ロ
ジツク制御用信号が立ち上った後、所定時間後リセツト
信号が解除され、ロジツク部ＬＵが動作する。この所定
時間は、ロジツク部ＬＵに使用されるクロツク発信部の
安定時間と、クロツク安定後内部の処理部を確定するの
に必要なクロツク数から決定される。このリセツト期間
に液晶部ＬＣＤＵの液晶デイスプレイ（ＬＣＤ）を制御
する信号としてのセグメントクロツク（ＳＣＫ）、ライ
ンクロツク（ＬＣＫ）、フレームクロツク（ＦＣＫ）が
発行されない場合がある。この時、ＬＣＤ側に、ロジツ
ク制御用電圧と同じタイミングで＋５Ｖ（ＶDD）が供給
されていると、ＬＣＤ内で交流化信号を派生できないた
め、直流電圧印加現象がＬＣＤのセルに発生する。ＬＣ
Ｄの寿命に関連するため、液晶部ＬＣＤＵ内に、図３の
様な直流印加保護回路ＤＰＣを有する液晶部ＬＣＤＵが
用いられる。同図に於て、ＧＤＵは交流化信号発生部・
分周部である。ＤＤＣは直流印加保護部である。ＤＵは
ＬＣＤ電圧作成部である。ＬＣＤは表示体である。
【０００８】図１はＬＣＤのコントラストを調整するの
に専用の制御電圧（Ｖａｄｊ）を使っている構成で、Ｖ
ａｄｊを利用するのはコントラスト調整の可変抵抗（Ｖ
R）の値を変化させるのに有利な構成であり、ＬＣＤの
表示用電源（ＶEE）とＧＮＤ又はＶDD間にＶRを入れる
事で実施できるものである。図３の動作はＬＣＤに信号
が供給されない間は、交流化信号が発生されないとき、
表示体ＬＣＤにかける電圧を決めるＶREFをＶａｄｊか
ら開放状態にする事により、表示体ＬＣＤにかける電圧
Ｖ1〜Ｖ5がほぼ同電位となり、表示体ＬＣＤへの直流印
加が保護できる動作原理となっている。
に専用の制御電圧（Ｖａｄｊ）を使っている構成で、Ｖ
ａｄｊを利用するのはコントラスト調整の可変抵抗（Ｖ
R）の値を変化させるのに有利な構成であり、ＬＣＤの
表示用電源（ＶEE）とＧＮＤ又はＶDD間にＶRを入れる
事で実施できるものである。図３の動作はＬＣＤに信号
が供給されない間は、交流化信号が発生されないとき、
表示体ＬＣＤにかける電圧を決めるＶREFをＶａｄｊか
ら開放状態にする事により、表示体ＬＣＤにかける電圧
Ｖ1〜Ｖ5がほぼ同電位となり、表示体ＬＣＤへの直流印
加が保護できる動作原理となっている。
【０００９】この構成による表示体ＬＣＤを用いた情報
処理装置のＬＣＤ用ＶEE電源回路の始動は、表示体ＬＣ
ＤのＶCCより遅れていれば良いだけである。
処理装置のＬＣＤ用ＶEE電源回路の始動は、表示体ＬＣ
ＤのＶCCより遅れていれば良いだけである。
【００１０】図１に図２に示すＤＣ−ＤＣコンバータ２
の詳細を示す。コントラスト調整用電圧を別に持つ時の
ＬＣＤ表示用電源回路を示す。この回路は ＤＣ−ＤＣ
コンバータのうち一般的にＲＣＣ方式と呼ばれるもの
で、システム電源からの電流を、負荷状態によるものと
トランスＴ及び抵抗コンデンサＲＣの時定数のＺ状態
で、スイツチコントロールし、所定の電圧を供給するも
ので、そのスイツチ作用をトランジスタＱ１、Ｑ２、抵
抗Ｒ１、コンデンサＣ、トランスＴとにより構成する。
トランジスタＱ２スイツチを基本的に働かせるのは、Ｖ
CCから供給される電流でこの電流は抵抗Ｒ２によって決
定される。表示用電源の負荷特性は、トランジスタＱ２
のベース電流で決定されるものである。さらに、抵抗Ｒ
２の入力に、リセツト信号を入力し、これを遅延させる
回路１１を構成する抵抗Ｒｄ、ダイオードＤｄ、コンデ
ンサＣｄからの出力を用いたものである。
の詳細を示す。コントラスト調整用電圧を別に持つ時の
ＬＣＤ表示用電源回路を示す。この回路は ＤＣ−ＤＣ
コンバータのうち一般的にＲＣＣ方式と呼ばれるもの
で、システム電源からの電流を、負荷状態によるものと
トランスＴ及び抵抗コンデンサＲＣの時定数のＺ状態
で、スイツチコントロールし、所定の電圧を供給するも
ので、そのスイツチ作用をトランジスタＱ１、Ｑ２、抵
抗Ｒ１、コンデンサＣ、トランスＴとにより構成する。
トランジスタＱ２スイツチを基本的に働かせるのは、Ｖ
CCから供給される電流でこの電流は抵抗Ｒ２によって決
定される。表示用電源の負荷特性は、トランジスタＱ２
のベース電流で決定されるものである。さらに、抵抗Ｒ
２の入力に、リセツト信号を入力し、これを遅延させる
回路１１を構成する抵抗Ｒｄ、ダイオードＤｄ、コンデ
ンサＣｄからの出力を用いたものである。
【００１１】Ｄ１はダイオードである。Ｃ２はコンデン
サである。Ｄ２はダイオードである。ＺＤはツエナー
で、トランジスタＱ２にもどる。ＶＲは可変抵抗器で、
抵抗分割により電圧Ｖａｄｊを作る。
サである。Ｄ２はダイオードである。ＺＤはツエナー
で、トランジスタＱ２にもどる。ＶＲは可変抵抗器で、
抵抗分割により電圧Ｖａｄｊを作る。
【００１２】この回路と全体との電源シーケンスを図４
のタイミング図により説明する。本実施例はリセツト信
号が｀Ｈ′レベルでシステムの起動がスタートするもの
に関する。
のタイミング図により説明する。本実施例はリセツト信
号が｀Ｈ′レベルでシステムの起動がスタートするもの
に関する。
【００１３】システム電源がＯｎＳ１されてからＶCC電
源の構成により決定される遅延時間分遅れてＶCCの電圧
Ｓ２が確定する。リセツト信号Ｓ３は、使用する回路で
異なるが、電圧検出型のリセツトＩＣを使用する場合、
ＶCCが０．７Ｖに達するまでは状態が不定であり、０．
７Ｖ以上になると｀Ｌ′レベルになる。更にリセツトＩ
Ｃの出力の｀Ｌ′レベル期間は、外部のコンデンサ容量
等によって決定される。前記条件により決定された時間
経過後、リセツト信号Ｃ３が｀Ｈ′レベルとなり、シス
テムが起動する。この起動により、ＬＣＤ用の信号が発
生する様に決められたロジツク状態の場合、ＬＣＤ用信
号が発生し、ＬＣＤに供給される。リセツト解除直後の
ラインクロツクＬＣＫＳ６、フレームクロツクＦＣＫＳ
７の周期は、分周を可変とするロジツクの場合、初期状
態となっており、所定周期になるのは、分周を決定する
レジスタに所定分周値を書き込んでからになる。本発明
における遅延時間の決定は、リセツト解除直後のライン
クロツクＬＣＫの周期より算出される。ＬＣＤ内では、
１／ｌデユーテイの時、コモン側の選択は定常時コモン
側の出力線ｌに対し、１個となる。しかし、ＶCC印加直
後、ドライバー内のレジスタが初期化されていないた
め、出力線ｌに対し、ドライバーのＩＣの数をｋとする
と、１からｌ／ｋ個の数を不特定に選択する。一方シス
テム側から供給するフレームクロツクＦＣＫＳ７は１／
ｌ個の割合で｀Ｈ′を出力し、定常時に１／ｌデユーテ
イを達成させようとする。すなわち、ラインクロツクＬ
ＣＫＳ６が印加直後、ＬＣＤにＶEEＳ５が印加されてい
るとドライバーとして最大ｌ／ｋ個コモン選択し突入電
流がドライバーに流れ込み、ラツチアツプにつながる。
ＦＣＫＳ７との関係から、ＶEEの始動をｌｘＴLCK（Ｔ
LCKはリセツト解除直後の時間）より大きく遅延させる
とコモンドライバーＤＵは０から１個の選択で良くな
り、ラツチアツプを発生しなくなる。本実施例において
は遅延回路１１の抵抗ＲｄとコンデンサＣｄによる時定
数をこのＴｄの条件に併て設定する。本構成ではトラン
ジスタＱ２を起動させられる電圧にポイント１４の電位
が達するまでの時間がＴｄをこえるように抵抗Ｒｄとコ
ンデンサＣｄを決定する。ダイオードＤｄは、電源Ｏｆ
ｆ後、βのコンデンサＣｄにたくわえられた電荷を逃が
し、電源Ｏｎ時の状態を常に安定にさせるために使用す
る。ポイント１４の
源の構成により決定される遅延時間分遅れてＶCCの電圧
Ｓ２が確定する。リセツト信号Ｓ３は、使用する回路で
異なるが、電圧検出型のリセツトＩＣを使用する場合、
ＶCCが０．７Ｖに達するまでは状態が不定であり、０．
７Ｖ以上になると｀Ｌ′レベルになる。更にリセツトＩ
Ｃの出力の｀Ｌ′レベル期間は、外部のコンデンサ容量
等によって決定される。前記条件により決定された時間
経過後、リセツト信号Ｃ３が｀Ｈ′レベルとなり、シス
テムが起動する。この起動により、ＬＣＤ用の信号が発
生する様に決められたロジツク状態の場合、ＬＣＤ用信
号が発生し、ＬＣＤに供給される。リセツト解除直後の
ラインクロツクＬＣＫＳ６、フレームクロツクＦＣＫＳ
７の周期は、分周を可変とするロジツクの場合、初期状
態となっており、所定周期になるのは、分周を決定する
レジスタに所定分周値を書き込んでからになる。本発明
における遅延時間の決定は、リセツト解除直後のライン
クロツクＬＣＫの周期より算出される。ＬＣＤ内では、
１／ｌデユーテイの時、コモン側の選択は定常時コモン
側の出力線ｌに対し、１個となる。しかし、ＶCC印加直
後、ドライバー内のレジスタが初期化されていないた
め、出力線ｌに対し、ドライバーのＩＣの数をｋとする
と、１からｌ／ｋ個の数を不特定に選択する。一方シス
テム側から供給するフレームクロツクＦＣＫＳ７は１／
ｌ個の割合で｀Ｈ′を出力し、定常時に１／ｌデユーテ
イを達成させようとする。すなわち、ラインクロツクＬ
ＣＫＳ６が印加直後、ＬＣＤにＶEEＳ５が印加されてい
るとドライバーとして最大ｌ／ｋ個コモン選択し突入電
流がドライバーに流れ込み、ラツチアツプにつながる。
ＦＣＫＳ７との関係から、ＶEEの始動をｌｘＴLCK（Ｔ
LCKはリセツト解除直後の時間）より大きく遅延させる
とコモンドライバーＤＵは０から１個の選択で良くな
り、ラツチアツプを発生しなくなる。本実施例において
は遅延回路１１の抵抗ＲｄとコンデンサＣｄによる時定
数をこのＴｄの条件に併て設定する。本構成ではトラン
ジスタＱ２を起動させられる電圧にポイント１４の電位
が達するまでの時間がＴｄをこえるように抵抗Ｒｄとコ
ンデンサＣｄを決定する。ダイオードＤｄは、電源Ｏｆ
ｆ後、βのコンデンサＣｄにたくわえられた電荷を逃が
し、電源Ｏｎ時の状態を常に安定にさせるために使用す
る。ポイント１４の
【００１４】
【外１】 る電圧波形）ためトランジスタＱ２のベースに流れ込む
電流がなだらかになり、ＶEEの波形Ｓ５の立ち上がりも
なだらかになる。ＬＣＤ内に流れ込むＶEEの波形Ｓ５電
流は、起動時はＬＣＤ各セルの電極間の液晶材に電荷を
たくわえさせるために流れ込む。このため、ＶEEの波形
Ｓ５がなだらかであれば、Ｖａｄｊの波形Ｓ８もなめら
かになり、ＬＣＤに各セルの電極間の電位差も徐々に大
きくなっていくため、突入電流が流れない。
電流がなだらかになり、ＶEEの波形Ｓ５の立ち上がりも
なだらかになる。ＬＣＤ内に流れ込むＶEEの波形Ｓ５電
流は、起動時はＬＣＤ各セルの電極間の液晶材に電荷を
たくわえさせるために流れ込む。このため、ＶEEの波形
Ｓ５がなだらかであれば、Ｖａｄｊの波形Ｓ８もなめら
かになり、ＬＣＤに各セルの電極間の電位差も徐々に大
きくなっていくため、突入電流が流れない。
【００１５】図６に示す他の例は、ＡＣ電源から平滑さ
れ作られたＬＣＤに供給する表示用電源よりも、ＧＮＤ
との電位差が大きいＤＣ電圧から、三端子レギユレータ
等により電圧を降下させて、安定化させる方式のもので
ある。
れ作られたＬＣＤに供給する表示用電源よりも、ＧＮＤ
との電位差が大きいＤＣ電圧から、三端子レギユレータ
等により電圧を降下させて、安定化させる方式のもので
ある。
【００１６】図７に図６の実施回路例を、図８に本実施
例回路でのタイミングを示す。この例はリセツト解除が
｀Ｈ′レベルの時のものである。抵抗Ｒ４、抵抗Ｒ３、
トランジスタＱ１はリセツトを反転する回路で、リセツ
ト解除が｀Ｌ′の時は不要となる。本発明の目的とする
遅延は抵抗ＲｄとコンデンサＣｄにより構成され、７３
の電位レベルを｀Ｌ′にするまでの時間を遅延させるこ
とにより達成する。この遅延時間はＲｄ、Ｃｄの時定数
で決定され、トランジスタＱ２をＯｎにさせる電圧に７
３がなるまでのリセツト解除後からの時間がｌｘＴLCK
より大きければよい。トランジスタＱ２は、トランジス
タＱ３をスイツチさせるもので、トランジスタＱ３が飽
和して、レギユレータＲＧに負電源の電圧がそのまま供
給される。トランジスタＱ３が飽和するまでの間、トラ
ンジスタＱ３のコレクタ電圧は徐々に負電源の電圧に向
っていく。レギユレータＲＧでは、ＶEEを安定に出力す
るのに必要なＧＮＤとの電位差がトランジスタＱ３のＧ
ＮＤとの電位差に出るまで、出力がなだらかに出る。こ
の必要なＧＮＤとの電位差以上にトランジスタＱ３のコ
レクタのＧＮＤとの電位差がなった時レギユレータＲＧ
はＶEEを出力する。ＶａｄｊはＶEEとＧＮＤにより決定
するため、同様になだらかになる。
例回路でのタイミングを示す。この例はリセツト解除が
｀Ｈ′レベルの時のものである。抵抗Ｒ４、抵抗Ｒ３、
トランジスタＱ１はリセツトを反転する回路で、リセツ
ト解除が｀Ｌ′の時は不要となる。本発明の目的とする
遅延は抵抗ＲｄとコンデンサＣｄにより構成され、７３
の電位レベルを｀Ｌ′にするまでの時間を遅延させるこ
とにより達成する。この遅延時間はＲｄ、Ｃｄの時定数
で決定され、トランジスタＱ２をＯｎにさせる電圧に７
３がなるまでのリセツト解除後からの時間がｌｘＴLCK
より大きければよい。トランジスタＱ２は、トランジス
タＱ３をスイツチさせるもので、トランジスタＱ３が飽
和して、レギユレータＲＧに負電源の電圧がそのまま供
給される。トランジスタＱ３が飽和するまでの間、トラ
ンジスタＱ３のコレクタ電圧は徐々に負電源の電圧に向
っていく。レギユレータＲＧでは、ＶEEを安定に出力す
るのに必要なＧＮＤとの電位差がトランジスタＱ３のＧ
ＮＤとの電位差に出るまで、出力がなだらかに出る。こ
の必要なＧＮＤとの電位差以上にトランジスタＱ３のコ
レクタのＧＮＤとの電位差がなった時レギユレータＲＧ
はＶEEを出力する。ＶａｄｊはＶEEとＧＮＤにより決定
するため、同様になだらかになる。
【００１７】ＶEEとＶａｄｊがドライバーをラツチアツ
プさせるタイミングを外して印加されるため、ドライバ
ーのラツチアツプを防ぎ、電位もなだらかなため起動時
の突入電流も削減できる。
プさせるタイミングを外して印加されるため、ドライバ
ーのラツチアツプを防ぎ、電位もなだらかなため起動時
の突入電流も削減できる。
【００１８】
【発明の効果】以上の説明の様に、情報処理装置のリセ
ツト信号からｌｘＴLCKより大にＬＣＤの負電源始動を
遅らせることによって、さらに、負電源印加時の突入電
流も削減できることから （１） ＬＣＤドライバーのラツチアツプ現象を防止で
きる。
ツト信号からｌｘＴLCKより大にＬＣＤの負電源始動を
遅らせることによって、さらに、負電源印加時の突入電
流も削減できることから （１） ＬＣＤドライバーのラツチアツプ現象を防止で
きる。
【００１９】（２） ラツチアツプを防止するため、Ｌ
ＣＤの品質を劣化させない。
ＣＤの品質を劣化させない。
【００２０】（３） 突入電流が少なくなるため、負電
源回路へのダメージがなくなる。
源回路へのダメージがなくなる。
【図１】実施例を示す回路図、
【図２】電源の全体を示す図、
【図３】液晶部ＬＣＤＵの回路図、
【図４】タイミングチヤート
【図５】本発明によるその他の実施例を示す図、
【図６】図５に示すＬＣＤＵ２の詳細図、
【図７】タイミングチヤート、
【図８】従来例を示す図、
ＤＣ 遅延回路 Ｖａｄｊ 制御電圧
Claims (1)
- 【特許請求の範囲】 【請求項１】 ｍｘｎドツトの液晶デイスプレイを１／
ｌ（ｌ≧ｎ）デユーテイで駆動する液晶デイスプレイ装
置において、前記液晶デイスプレイの表示用の電源、電
圧を供給する液晶デイスプレイ装置において、 始動直後のライン同期時間をＴLCK、始動から前記液晶
デイスプレイの表示用電源始動開始までの時間をＴｄと
する時、Ｔｄ＞ｌＸＴｌＰかつ表示用電源の立ち上がり
時間をＴｄ以上となる様に遅延をかける液晶デイスプレ
イ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19203491A JPH0535217A (ja) | 1991-07-31 | 1991-07-31 | 液晶デイスプレイ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19203491A JPH0535217A (ja) | 1991-07-31 | 1991-07-31 | 液晶デイスプレイ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535217A true JPH0535217A (ja) | 1993-02-12 |
Family
ID=16284504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19203491A Pending JPH0535217A (ja) | 1991-07-31 | 1991-07-31 | 液晶デイスプレイ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535217A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760759A (en) * | 1994-11-08 | 1998-06-02 | Sanyo Electric Co., Ltd. | Liquid crystal display |
| US6121945A (en) * | 1995-08-09 | 2000-09-19 | Sanyo Electric Co., Ltd. | Liquid crystal display device |
-
1991
- 1991-07-31 JP JP19203491A patent/JPH0535217A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760759A (en) * | 1994-11-08 | 1998-06-02 | Sanyo Electric Co., Ltd. | Liquid crystal display |
| US6121945A (en) * | 1995-08-09 | 2000-09-19 | Sanyo Electric Co., Ltd. | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5903260A (en) | Flat device and display driver with on/off power controller used to prevent damage to the LCD | |
| US5572735A (en) | Method and apparatus for discharging the output voltage of a DC power supply | |
| US7142202B2 (en) | Driving circuit and display device | |
| KR100796298B1 (ko) | 액정표시장치 | |
| USRE40504E1 (en) | Display and display driver with on/off power controller used to prevent damage to the display | |
| KR100909964B1 (ko) | 래치업을 방지하는 전압 발생기 | |
| US7190343B2 (en) | Liquid crystal display and driving method thereof | |
| US8036006B2 (en) | Power supply circuit having resistance element changing its resistance value to limit current flowing to capacitive load | |
| TWI299148B (en) | Liquid crystal display and integrated driver circuit thereof | |
| JP3189021B2 (ja) | 液晶駆動装置 | |
| JPH07181913A (ja) | 液晶ディスプレイ装置 | |
| JPH0535217A (ja) | 液晶デイスプレイ制御装置 | |
| JPWO2012001785A1 (ja) | 表示装置と表示装置の制御方法 | |
| US7453290B2 (en) | Supply voltage removal detecting circuit, display device and method for removing latent image | |
| KR20190071296A (ko) | 게이트 구동부 및 이를 포함하는 표시장치 | |
| JP2001282189A (ja) | 液晶表示装置 | |
| KR102551574B1 (ko) | 전원 공급 장치 및 표시장치 | |
| JP3520374B2 (ja) | 半導体集積回路 | |
| KR100607707B1 (ko) | 드라이버 ｉｃ 파워 시퀀스 제어장치 및 방법 | |
| KR100970956B1 (ko) | 전원 공급 장치 및 이를 갖는 액정 표시 장치 | |
| JP2008083436A (ja) | 表示装置 | |
| KR20080046934A (ko) | 액정표시장치 및 이의 구동방법 | |
| KR100421486B1 (ko) | 게이트 하이전압 발생장치 | |
| JP2004334093A (ja) | 表示装置 | |
| JPH08248911A (ja) | 液晶表示装置 |