JPH05343983A - プログラマブル・ゲートアレー使用回路 - Google Patents
プログラマブル・ゲートアレー使用回路Info
- Publication number
- JPH05343983A JPH05343983A JP15103792A JP15103792A JPH05343983A JP H05343983 A JPH05343983 A JP H05343983A JP 15103792 A JP15103792 A JP 15103792A JP 15103792 A JP15103792 A JP 15103792A JP H05343983 A JPH05343983 A JP H05343983A
- Authority
- JP
- Japan
- Prior art keywords
- arrays
- programmable gate
- circuit
- array
- cross point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 プログラマブル・ゲートアレー使用回路に関
し、同じ複数のプログラマブル・ゲートアレーを使用し
複数種類の回路を作成する時手間が少なくて作成出来、
回路変更が容易なプログラマブル・ゲートアレー使用回
路の提供を目的とする。 【構成】 プログラマブル・ゲートアレー１〜８と、ク
ロスポイントアレー１１〜１８とを、行方向，列方向に
交互に配置し、配置された該クロスポイントアレー夫々
と、該夫々のクロスポイントアレーを囲んだプログラマ
ブル・ゲートアレー及びクロスポイントアレー間を接続
線にて配線した構成とする。
し、同じ複数のプログラマブル・ゲートアレーを使用し
複数種類の回路を作成する時手間が少なくて作成出来、
回路変更が容易なプログラマブル・ゲートアレー使用回
路の提供を目的とする。 【構成】 プログラマブル・ゲートアレー１〜８と、ク
ロスポイントアレー１１〜１８とを、行方向，列方向に
交互に配置し、配置された該クロスポイントアレー夫々
と、該夫々のクロスポイントアレーを囲んだプログラマ
ブル・ゲートアレー及びクロスポイントアレー間を接続
線にて配線した構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、通信機器，電子機器等
の、プログラマブル・ゲートアレーを使用して回路を作
成するプログラマブル・ゲートアレー使用回路の改良に
関する。
の、プログラマブル・ゲートアレーを使用して回路を作
成するプログラマブル・ゲートアレー使用回路の改良に
関する。
【０００２】プログラマブル・ゲートアレーは、内部の
複数のトランジスタを使用し、プログラムを入力するこ
とで各種の複数のゲートを作成出来るものである。クロ
スポイントアレーは図４（Ａ）に示すプログラマブル・
クロスポイントアレーと、図（Ｂ）に示すクロスポイン
トアレーとがあり、何れも、○印で示す接続機構をオン
オフすることで、端子Ａ，Ｂ，Ｃ，Ｄ夫々と、端子Ｓ，
Ｔ，Ｕ，Ｖ夫々間を接続するものである。
複数のトランジスタを使用し、プログラムを入力するこ
とで各種の複数のゲートを作成出来るものである。クロ
スポイントアレーは図４（Ａ）に示すプログラマブル・
クロスポイントアレーと、図（Ｂ）に示すクロスポイン
トアレーとがあり、何れも、○印で示す接続機構をオン
オフすることで、端子Ａ，Ｂ，Ｃ，Ｄ夫々と、端子Ｓ，
Ｔ，Ｕ，Ｖ夫々間を接続するものである。
【０００３】（Ａ）に示すプログラマブル・クロスポイ
ントアレーの場合は、ＭＯＳトランジスタ等にて構成さ
れている所望の接続機構をオンオフするプログラムを例
えばＥＥＰＲＯＭ２００に入力することで所望の接続が
可能であり、（Ｂ）に示すクロスポイントアレーの場合
は、接続機構がフューズにて構成された場合とアンチフ
ューズにて構成された場合とがあり、フューズにて構成
された場合は行，列の線上に電圧をかけることで接続機
構を断とすることが出来、アンチフューズにて構成され
た場合は行，列の線上に電圧をかけることで接続機構を
接続とすることが出来るものであり、例えば２個のアン
チフューズの接続機構を持つクロスポイントアレーの、
接続機構のオンを２つの端子より行う場合は、図５に示
す如く、行，列方向の線に接続したシフトレジスタ２０
１，２０２，２０３，２０４を直列に接続し、オンとす
る接続機構の行，列の線には１レベルが入力するような
プログラムを端子より入力することで行うことが出来
る。
ントアレーの場合は、ＭＯＳトランジスタ等にて構成さ
れている所望の接続機構をオンオフするプログラムを例
えばＥＥＰＲＯＭ２００に入力することで所望の接続が
可能であり、（Ｂ）に示すクロスポイントアレーの場合
は、接続機構がフューズにて構成された場合とアンチフ
ューズにて構成された場合とがあり、フューズにて構成
された場合は行，列の線上に電圧をかけることで接続機
構を断とすることが出来、アンチフューズにて構成され
た場合は行，列の線上に電圧をかけることで接続機構を
接続とすることが出来るものであり、例えば２個のアン
チフューズの接続機構を持つクロスポイントアレーの、
接続機構のオンを２つの端子より行う場合は、図５に示
す如く、行，列方向の線に接続したシフトレジスタ２０
１，２０２，２０３，２０４を直列に接続し、オンとす
る接続機構の行，列の線には１レベルが入力するような
プログラムを端子より入力することで行うことが出来
る。
【０００４】このような場合は各クロスポイントアレー
にはシフトレジスタを持たせシフトレジスタ間は接続し
てある。
にはシフトレジスタを持たせシフトレジスタ間は接続し
てある。
【０００５】
【従来の技術】図６は従来例のプログラマブル・ゲート
アレー使用回路のブロック図である。プログラマブル・
ゲートアレーを使用して実際使用する回路を作る時は、
全体回路を分割し、分割した回路を図６のプログラマブ
ル・ゲートアレー１〜６に割り付け、プログラマブル・
ゲートアレー１〜６にプログラムを入力することで割り
付けた回路を作成し、プログラマブル・ゲートアレー１
〜６の所望の端子間及びコネクタ１１０間をプリント板
１００の配線パターン１０１〜１０９にて接続して全体
回路を作成している。
アレー使用回路のブロック図である。プログラマブル・
ゲートアレーを使用して実際使用する回路を作る時は、
全体回路を分割し、分割した回路を図６のプログラマブ
ル・ゲートアレー１〜６に割り付け、プログラマブル・
ゲートアレー１〜６にプログラムを入力することで割り
付けた回路を作成し、プログラマブル・ゲートアレー１
〜６の所望の端子間及びコネクタ１１０間をプリント板
１００の配線パターン１０１〜１０９にて接続して全体
回路を作成している。
【０００６】このプログラマブル・ゲートアレー１〜６
を使用して別の回路を作る時は、プログラマブル・ゲー
トアレー１〜６には別の全体回路を分割した回路を割り
付け、プログラムを入力することで割り付けた回路を作
成し、プログラマブル・ゲートアレー１〜６の所望の端
子間及びコネクタ１１０間をプリント板１００の配線パ
ターンにて接続して全体回路を作成する。
を使用して別の回路を作る時は、プログラマブル・ゲー
トアレー１〜６には別の全体回路を分割した回路を割り
付け、プログラムを入力することで割り付けた回路を作
成し、プログラマブル・ゲートアレー１〜６の所望の端
子間及びコネクタ１１０間をプリント板１００の配線パ
ターンにて接続して全体回路を作成する。
【０００７】又回路変更の時は、プログラマブル・ゲー
トアレー１〜６の内部変更は変更する為のプログラムを
入力することで行い、プログラマブル・ゲートアレー１
〜６の端子間及びコネクタ１１０間の変更は配線パター
ンの切断及びジヤンバー線接続で行う。
トアレー１〜６の内部変更は変更する為のプログラムを
入力することで行い、プログラマブル・ゲートアレー１
〜６の端子間及びコネクタ１１０間の変更は配線パター
ンの切断及びジヤンバー線接続で行う。
【０００８】
【発明が解決しようとする課題】しかしながら、同じプ
ログラマブル・ゲートアレーを使用し複数種類の回路を
作成する時、種類毎に、プログラマブル・ゲートアレー
のどの端子からどのプログラマブル・ゲートアレーのど
の端子に接続すべきかを考え、種類毎に配線パターンを
プリント板上に作成する為に手間がかかる問題点があ
り、又回路変更の時、配線パターンの切断及びジヤンバ
ー線接続が必要で容易に出来ない問題点がある。
ログラマブル・ゲートアレーを使用し複数種類の回路を
作成する時、種類毎に、プログラマブル・ゲートアレー
のどの端子からどのプログラマブル・ゲートアレーのど
の端子に接続すべきかを考え、種類毎に配線パターンを
プリント板上に作成する為に手間がかかる問題点があ
り、又回路変更の時、配線パターンの切断及びジヤンバ
ー線接続が必要で容易に出来ない問題点がある。
【０００９】本発明は、同じ複数のプログラマブル・ゲ
ートアレーを使用し複数種類の回路を作成する時手間が
少なくて作成出来、回路変更が容易なプログラマブル・
ゲートアレー使用回路の提供を目的としている。
ートアレーを使用し複数種類の回路を作成する時手間が
少なくて作成出来、回路変更が容易なプログラマブル・
ゲートアレー使用回路の提供を目的としている。
【００１０】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、プログラマブル・ゲー
トアレー１〜８と、クロスポイントアレー１１〜１８と
を、行方向，列方向に交互に配置し、配置された該クロ
スポイントアレー夫々と、該夫々のクロスポイントアレ
ーを囲んだプログラマブル・ゲートアレー及びクロスポ
イントアレー間を接続線にて配線した構成とする。
ック図である。図１に示す如く、プログラマブル・ゲー
トアレー１〜８と、クロスポイントアレー１１〜１８と
を、行方向，列方向に交互に配置し、配置された該クロ
スポイントアレー夫々と、該夫々のクロスポイントアレ
ーを囲んだプログラマブル・ゲートアレー及びクロスポ
イントアレー間を接続線にて配線した構成とする。
【００１１】
【作用】本発明によれば、プログラマブル・ゲートアレ
ー１〜８と、クロスポイントアレー１１〜１８とを、行
方向，列方向に交互に配置し、配置された該クロスポイ
ントアレー夫々と、該夫々のクロスポイントアレーを囲
んだプログラマブル・ゲートアレー及びクロスポイント
アレー間を接続線にて配線してあるので、プログラマブ
ル・ゲートアレー１〜８を使用し複数種類の回路を作る
時は、同じ構成のものを複数容易し、各プログラマブル
・ゲートアレー１〜８は割り付けた回路に合致するよう
プログラムにてゲートを作成し、各プログラマブル・ゲ
ートアレー１〜８間の配線は、クロスポイントアレー１
１〜１８をプログラムにより所望の配線になるようにす
ればよいので、手間が少なくて複数種類の回路が構成出
来る。
ー１〜８と、クロスポイントアレー１１〜１８とを、行
方向，列方向に交互に配置し、配置された該クロスポイ
ントアレー夫々と、該夫々のクロスポイントアレーを囲
んだプログラマブル・ゲートアレー及びクロスポイント
アレー間を接続線にて配線してあるので、プログラマブ
ル・ゲートアレー１〜８を使用し複数種類の回路を作る
時は、同じ構成のものを複数容易し、各プログラマブル
・ゲートアレー１〜８は割り付けた回路に合致するよう
プログラムにてゲートを作成し、各プログラマブル・ゲ
ートアレー１〜８間の配線は、クロスポイントアレー１
１〜１８をプログラムにより所望の配線になるようにす
ればよいので、手間が少なくて複数種類の回路が構成出
来る。
【００１２】又回路変更の為にプログラマブル・ゲート
アレー間の配線を変える時もクロスポイントアレーをプ
ログラム入力により所望の配線になるようにすればよい
ので変更が容易になる。
アレー間の配線を変える時もクロスポイントアレーをプ
ログラム入力により所望の配線になるようにすればよい
ので変更が容易になる。
【００１３】尚図４（Ｂ）に示すクロスポイントアレー
を使用した場合は、回路変更する時、別の同じ構成のプ
ログラマブル・ゲートアレー使用回路を用意し、各プロ
グラマブル・ゲートアレー１〜８は割り付けた回路に合
致するようプログラムにてゲートを作成し、各プログラ
マブル・ゲートアレー１〜８間の配線は、クロスポイン
トアレー１１〜１８をプログラムにより所望の配線にな
るようにすればよいので、変更が容易になる。
を使用した場合は、回路変更する時、別の同じ構成のプ
ログラマブル・ゲートアレー使用回路を用意し、各プロ
グラマブル・ゲートアレー１〜８は割り付けた回路に合
致するようプログラムにてゲートを作成し、各プログラ
マブル・ゲートアレー１〜８間の配線は、クロスポイン
トアレー１１〜１８をプログラムにより所望の配線にな
るようにすればよいので、変更が容易になる。
【００１４】
【実施例】図２は本発明の実施例のプログラマブル・ゲ
ートアレーを使用した回路を集積化した場合の内部の配
線を示す図、図３は本発明の実施例の図２の集積回路を
プリント板に実装した時の配線を示す図である。
ートアレーを使用した回路を集積化した場合の内部の配
線を示す図、図３は本発明の実施例の図２の集積回路を
プリント板に実装した時の配線を示す図である。
【００１５】図２はプログラマブル・ゲートアレーを使
用した回路をシリコン基板上に集積化したもので、内部
は、プログラマブル・ゲートアレー１〜６，９，１０
と、クロスポイントアレー１１〜１６，１９とを、行方
向，列方向に交互に配置し、配置された該クロスポイン
トアレー夫々と、該夫々のクロスポイントアレーを囲ん
だプログラマブル・ゲートアレー及びクロスポイントア
レー間を接続線にて配線し、クロスポイントアレー１
１，１２，１３，１５，１６，１９は外部端子に接続さ
れている。
用した回路をシリコン基板上に集積化したもので、内部
は、プログラマブル・ゲートアレー１〜６，９，１０
と、クロスポイントアレー１１〜１６，１９とを、行方
向，列方向に交互に配置し、配置された該クロスポイン
トアレー夫々と、該夫々のクロスポイントアレーを囲ん
だプログラマブル・ゲートアレー及びクロスポイントア
レー間を接続線にて配線し、クロスポイントアレー１
１，１２，１３，１５，１６，１９は外部端子に接続さ
れている。
【００１６】この場合、プログラマブル・ゲートアレー
１〜６，９，１０を使用し複数種類の回路を作る時は、
同じ構成のものを複数容易し、各プログラマブル・ゲー
トアレー１〜６，９，１０には割り付けた回路に合致す
るようプログラムにてゲートを作成し、各プログラマブ
ル・ゲートアレー１〜６，９，１０間の配線は、クロス
ポイントアレー１１〜１６，１９をプログラムにより所
望の配線になるようにすればよいので、手間が少なくて
複数種類の回路が構成出来る。
１〜６，９，１０を使用し複数種類の回路を作る時は、
同じ構成のものを複数容易し、各プログラマブル・ゲー
トアレー１〜６，９，１０には割り付けた回路に合致す
るようプログラムにてゲートを作成し、各プログラマブ
ル・ゲートアレー１〜６，９，１０間の配線は、クロス
ポイントアレー１１〜１６，１９をプログラムにより所
望の配線になるようにすればよいので、手間が少なくて
複数種類の回路が構成出来る。
【００１７】又回路変更の為に、プログラマブル・ゲー
トアレー１〜６，９，１０のゲート回路を変更するのは
従来と同じ方法でプログラムにより変更し、プログラマ
ブル・ゲートアレー間の配線を変える時はクロスポイン
トアレーをプログラム入力により所望の配線になるよう
にすればよいので変更が容易になる。
トアレー１〜６，９，１０のゲート回路を変更するのは
従来と同じ方法でプログラムにより変更し、プログラマ
ブル・ゲートアレー間の配線を変える時はクロスポイン
トアレーをプログラム入力により所望の配線になるよう
にすればよいので変更が容易になる。
【００１８】尚図４（Ｂ）に示すクロスポイントアレー
を使用した場合は、回路変更する時、別の同じ構成のプ
ログラマブル・ゲートアレー使用回路を用意し、各プロ
グラマブル・ゲートアレー１〜６，９，１０は割り付け
た回路に合致するようプログラムにてゲートを作成し、
各プログラマブル・ゲートアレー１〜６，９，１０間の
配線は、クロスポイントアレー１１〜１６，１９をプロ
グラムにより所望の配線になるようにすればよいので、
変更が容易になる。
を使用した場合は、回路変更する時、別の同じ構成のプ
ログラマブル・ゲートアレー使用回路を用意し、各プロ
グラマブル・ゲートアレー１〜６，９，１０は割り付け
た回路に合致するようプログラムにてゲートを作成し、
各プログラマブル・ゲートアレー１〜６，９，１０間の
配線は、クロスポイントアレー１１〜１６，１９をプロ
グラムにより所望の配線になるようにすればよいので、
変更が容易になる。
【００１９】図２で示した集積回路をプリント板に実装
する時は、図３に示す如く集積回路の入出力端子を配線
パターンにてコネクタ１１０に接続するようにすればよ
い。このコネクタ１１０への配線パターンを変更する時
は、従来例と同じく配線パターンの切断，ジャンバー線
による接続が必要となるも、この部分の配線は少なく変
更する機会も少なく変更するとしても割合簡単に出来
る。
する時は、図３に示す如く集積回路の入出力端子を配線
パターンにてコネクタ１１０に接続するようにすればよ
い。このコネクタ１１０への配線パターンを変更する時
は、従来例と同じく配線パターンの切断，ジャンバー線
による接続が必要となるも、この部分の配線は少なく変
更する機会も少なく変更するとしても割合簡単に出来
る。
【００２０】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、同じ複数のプログラマブル・ゲートアレーを使い複
数の回路を作成する場合手間が少なくて可能となり、又
回路変更も容易になる効果がある。
ば、同じ複数のプログラマブル・ゲートアレーを使い複
数の回路を作成する場合手間が少なくて可能となり、又
回路変更も容易になる効果がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例のプログラマブル・ゲートア
レーを使用した回路を集積化した場合の内部の配線を示
す図、
レーを使用した回路を集積化した場合の内部の配線を示
す図、
【図３】は本発明の実施例の図２の集積回路をプリント
板に実装した時の配線を示す図、
板に実装した時の配線を示す図、
【図４】は１例のプログラマブルクロスポイントアレー
及びクロスポイントアレーの内部を示す図、
及びクロスポイントアレーの内部を示す図、
【図５】は１例のクロスポイントアレーの接続をさせる
場合の回路図、
場合の回路図、
【図６】は従来例のプログラマブル・ゲートアレー使用
回路のブロック図である。
回路のブロック図である。
１〜１０はプログラマブル・ゲートアレー、１１〜１９
はクロスポイントアレー、１００はプリント板、１０１
〜１０９は配線パターン、１１０はコネクタ、２００は
ＥＥＰＲＯＭ、２０１〜２０４はシフトレジスタを示
す。
はクロスポイントアレー、１００はプリント板、１０１
〜１０９は配線パターン、１１０はコネクタ、２００は
ＥＥＰＲＯＭ、２０１〜２０４はシフトレジスタを示
す。
Claims (1)
- 【請求項１】 複数のプログラマブル・ゲートアレー
（１〜８）と、複数のクロスポイントアレー（１１〜１
８）とを、行方向，列方向に交互に配置し、配置された
該クロスポイントアレー夫々と、該夫々のクロスポイン
トアレーを囲んだプログラマブル・ゲートアレー及びク
ロスポイントアレー間を接続線にて配線したことを特徴
とするプログラマブル・ゲートアレー使用回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15103792A JPH05343983A (ja) | 1992-06-11 | 1992-06-11 | プログラマブル・ゲートアレー使用回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15103792A JPH05343983A (ja) | 1992-06-11 | 1992-06-11 | プログラマブル・ゲートアレー使用回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343983A true JPH05343983A (ja) | 1993-12-24 |
Family
ID=15509922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15103792A Withdrawn JPH05343983A (ja) | 1992-06-11 | 1992-06-11 | プログラマブル・ゲートアレー使用回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343983A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825203A (en) * | 1995-11-28 | 1998-10-20 | Hitachi, Ltd. | Variable logic integrated circuit device having connections through switch matrix and top layers for inter-cell connections |
-
1992
- 1992-06-11 JP JP15103792A patent/JPH05343983A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825203A (en) * | 1995-11-28 | 1998-10-20 | Hitachi, Ltd. | Variable logic integrated circuit device having connections through switch matrix and top layers for inter-cell connections |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414638A (en) | Programmable interconnect architecture | |
| US20010009032A1 (en) | Structure having multiple levels of programmable integrated circuits for interconnecting electronic components | |
| EP0339154B1 (en) | Memory card | |
| JPH02300952A (ja) | 部分良好なメモリ・モジユールを用いたメモリ・ユニツト及びその形成方法 | |
| US4307379A (en) | Integrated circuit component | |
| US4649413A (en) | MOS integrated circuit having a metal programmable matrix | |
| JPH05343983A (ja) | プログラマブル・ゲートアレー使用回路 | |
| DE3787429T2 (de) | Minimierung von Anschlussinseln des Typs "Engineering Change". | |
| JPS59161839A (ja) | 配線アレイチツプ | |
| JP3429102B2 (ja) | メモリモジュール | |
| JPS62291219A (ja) | プログラム可能な回路装置 | |
| JPS6290948A (ja) | 半導体集積回路装置 | |
| US20110095816A1 (en) | Network on chip building bricks | |
| JPH0324763A (ja) | マスタスライス方式集積回路装置の形成方法 | |
| JPS60134462A (ja) | 集積化半導体論理回路装置 | |
| JPS63283150A (ja) | 集積回路 | |
| JPH0786415A (ja) | 自動配置配線方法 | |
| JPS63156423A (ja) | 集積回路部品 | |
| DE112021008165T5 (de) | Verdrahtungssubstrat, Anzeigesubstrat und Anzeigevorrichtung | |
| DE10047147B4 (de) | Integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung und diese verwendendes Halbleiterschaltungsmodul | |
| JPH02125663A (ja) | ゲートアレイ半導体集積回路装置 | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| KR100282994B1 (ko) | 기능회로를구비한반도체집적회로장치 | |
| JPH04280471A (ja) | マスタースライス方式の半導体集積回路装置 | |
| JPH0521346B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |