JPH053427A - 遅延型フオトモスリレー - Google Patents
遅延型フオトモスリレーInfo
- Publication number
- JPH053427A JPH053427A JP3153509A JP15350991A JPH053427A JP H053427 A JPH053427 A JP H053427A JP 3153509 A JP3153509 A JP 3153509A JP 15350991 A JP15350991 A JP 15350991A JP H053427 A JPH053427 A JP H053427A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- resistance element
- mosfet
- source
- current flowing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】負荷に流れる突入電流の大きさと傾きとを小さ
く押さえることができる遅延型フォトモスリレーを提供
するにある。 【構成】光電素子Ｐにおいて遅延用抵抗要素Ｒ2 と、Ｍ
ＯＳＦＥＴＱ1 のソースとの間に別の抵抗要素Ｒ3 を挿
入している。抵抗要素Ｒ3 は寄生ダイオードＤを並列に
接続している。入力側がオンすると、遅延用抵抗要素Ｒ
2 と抵抗要素Ｒ 3 との直列回路がＭＯＳＦＥＴＱ2 の入
力容量の充電電流を抑えてＭＯＳＦＥＴＱ2 のスイッチ
ングの立ち上がり時間を遅らせ、ＭＯＳＦＥＴＱ2 のド
レイン・ソース間に接続される負荷に流れる突入電流の
大きさと傾きを小さくする。
く押さえることができる遅延型フォトモスリレーを提供
するにある。 【構成】光電素子Ｐにおいて遅延用抵抗要素Ｒ2 と、Ｍ
ＯＳＦＥＴＱ1 のソースとの間に別の抵抗要素Ｒ3 を挿
入している。抵抗要素Ｒ3 は寄生ダイオードＤを並列に
接続している。入力側がオンすると、遅延用抵抗要素Ｒ
2 と抵抗要素Ｒ 3 との直列回路がＭＯＳＦＥＴＱ2 の入
力容量の充電電流を抑えてＭＯＳＦＥＴＱ2 のスイッチ
ングの立ち上がり時間を遅らせ、ＭＯＳＦＥＴＱ2 のド
レイン・ソース間に接続される負荷に流れる突入電流の
大きさと傾きを小さくする。
Description
【０００１】
【産業上の利用分野】本発明は、遅延型フォトモスリレ
ーに関するものである。
ーに関するものである。
【０００２】
【従来の技術】図９は通常のフォトモスリレーの回路構
成を示しており、このフォトモスリレーは、入力側の発
光ダイオードＬＥＤと、光起電力素子である太陽電池Ｓ
Ｃと太陽電池ＳＣに並列に抵抗要素Ｒ1 を介して常閉の
ＭＯＳＦＥＴＱ1 のドレイン・ソースを接続したＭＯＳ
ＦＥＴＱ1 のゲートを抵抗要素Ｒ1 と太陽電池ＳＣとの
接続点に接続して回路が構成され、これら太陽電池Ｓ
Ｃ、ＭＯＳＦＥＴＱ1 、抵抗要素Ｒ1 のチップを一つの
パッケージに収めた光電素子Ｐと、ＭＯＳＦＥＴＱ 1 の
ドレイン・ソースを接続した出力端子にドレイン・ソー
スを接続した出力側ＭＯＳＦＥＴＱ2 とで構成されてい
る。
成を示しており、このフォトモスリレーは、入力側の発
光ダイオードＬＥＤと、光起電力素子である太陽電池Ｓ
Ｃと太陽電池ＳＣに並列に抵抗要素Ｒ1 を介して常閉の
ＭＯＳＦＥＴＱ1 のドレイン・ソースを接続したＭＯＳ
ＦＥＴＱ1 のゲートを抵抗要素Ｒ1 と太陽電池ＳＣとの
接続点に接続して回路が構成され、これら太陽電池Ｓ
Ｃ、ＭＯＳＦＥＴＱ1 、抵抗要素Ｒ1 のチップを一つの
パッケージに収めた光電素子Ｐと、ＭＯＳＦＥＴＱ 1 の
ドレイン・ソースを接続した出力端子にドレイン・ソー
スを接続した出力側ＭＯＳＦＥＴＱ2 とで構成されてい
る。
【０００３】このフォトモスリレーでは図１１（ａ）に
示すように発光ダイオードＬＥＤの発光によって生じる
太陽電池ＳＣの出力電圧により常閉のＭＯＳＦＥＴＱ1
を介して流れる電流によって抵抗要素Ｒ1 に電圧降下を
生じさせてＭＯＳＦＥＴＱ1 のゲートに電圧Ｖｔｈ（−
電圧）を印加し、ゲート電流を流す。このゲート電流が
流れてＭＯＳＦＥＴＱ1 がオフすると、出力側のＭＯＳ
ＦＥＴＱ2 にゲート電流が流れてＭＯＳＦＥＴＱ2 が図
１１（ｂ）のようにオンして負荷電流が流れるようにす
る。
示すように発光ダイオードＬＥＤの発光によって生じる
太陽電池ＳＣの出力電圧により常閉のＭＯＳＦＥＴＱ1
を介して流れる電流によって抵抗要素Ｒ1 に電圧降下を
生じさせてＭＯＳＦＥＴＱ1 のゲートに電圧Ｖｔｈ（−
電圧）を印加し、ゲート電流を流す。このゲート電流が
流れてＭＯＳＦＥＴＱ1 がオフすると、出力側のＭＯＳ
ＦＥＴＱ2 にゲート電流が流れてＭＯＳＦＥＴＱ2 が図
１１（ｂ）のようにオンして負荷電流が流れるようにす
る。
【０００４】ここでこのフォトモスリレーを遅延型とす
る場合は図１０に示すようにＭＯＳＦＥＴＱ1 のドレイ
ンと出力端子Ｏ2 との間に抵抗要素Ｒ2 を加え、ＭＯＳ
ＦＥＴＱ2 の入力容量を充電する電流を低くして、ＭＯ
ＳＦＥＴＱ2 が完全にオンするまでの充電時間を遅らせ
るようにすれば良い。ここで図１１（ｃ）は図１０回路
におけるＭＯＳＦＥＴＱ2 のスイッチン動作を示してお
り、図中Ｔｒは立ち上がり時間を、Ｔｆは立ち下がり時
間を夫々示している。またＴｄONは立ち上がり開始まで
の遅れ時間、ＴONはオン遅延時間、ＴｄOFF は立ち下が
り開始までの復帰遅れ時間、ＴOFF はオフ遅延時間を示
す。
る場合は図１０に示すようにＭＯＳＦＥＴＱ1 のドレイ
ンと出力端子Ｏ2 との間に抵抗要素Ｒ2 を加え、ＭＯＳ
ＦＥＴＱ2 の入力容量を充電する電流を低くして、ＭＯ
ＳＦＥＴＱ2 が完全にオンするまでの充電時間を遅らせ
るようにすれば良い。ここで図１１（ｃ）は図１０回路
におけるＭＯＳＦＥＴＱ2 のスイッチン動作を示してお
り、図中Ｔｒは立ち上がり時間を、Ｔｆは立ち下がり時
間を夫々示している。またＴｄONは立ち上がり開始まで
の遅れ時間、ＴONはオン遅延時間、ＴｄOFF は立ち下が
り開始までの復帰遅れ時間、ＴOFF はオフ遅延時間を示
す。
【０００５】ここで負荷に突入電流が流れるのを押さえ
るために出力の立ち上がり時間Ｔｒを遅らせたい場合に
は抵抗要素Ｒ1 の値を大きくすれば良く、この場合ＭＯ
ＳＦＥＴＱ1 のスイッチングが遅れ、結果ＭＯＳＦＥＴ
Ｑ2 に流れる出力電流のスイッチング波形は図１１
（ｄ）に示すようになる。この場合立ち上がり時間Ｔｒ
は望みのように大きくすることができ、一方ＭＯＳＦＥ
ＴＱ1 のスイッチングが遅れるため、ＭＯＳＦＥＴＱ2
の立ち下がり時間Ｔｆは変化しないが、復帰遅れ時間Ｔ
ｄOFF が大きくなる。
るために出力の立ち上がり時間Ｔｒを遅らせたい場合に
は抵抗要素Ｒ1 の値を大きくすれば良く、この場合ＭＯ
ＳＦＥＴＱ1 のスイッチングが遅れ、結果ＭＯＳＦＥＴ
Ｑ2 に流れる出力電流のスイッチング波形は図１１
（ｄ）に示すようになる。この場合立ち上がり時間Ｔｒ
は望みのように大きくすることができ、一方ＭＯＳＦＥ
ＴＱ1 のスイッチングが遅れるため、ＭＯＳＦＥＴＱ2
の立ち下がり時間Ｔｆは変化しないが、復帰遅れ時間Ｔ
ｄOFF が大きくなる。
【０００６】
【発明が解決しようとする課題】ところで上述のように
抵抗要素Ｒ1 の値を大きくすると、低入力電圧印加（太
陽電池ＳＣの出力電圧）により、常閉のＭＯＳＦＥＴＱ
1 が動作することになり、つまり感度が良すぎることに
なり、入力電圧のふらつき等によって誤動作しやすくな
るという問題があった。また図１１（ｄ）に示すように
復帰遅れ時間Ｔｄ OFF が大きくなるという問題があっ
た。
抵抗要素Ｒ1 の値を大きくすると、低入力電圧印加（太
陽電池ＳＣの出力電圧）により、常閉のＭＯＳＦＥＴＱ
1 が動作することになり、つまり感度が良すぎることに
なり、入力電圧のふらつき等によって誤動作しやすくな
るという問題があった。また図１１（ｄ）に示すように
復帰遅れ時間Ｔｄ OFF が大きくなるという問題があっ
た。
【０００７】本発明は、上述の問題点に鑑みて為された
もので、その目的とするところは感度を上げることなく
負荷に流れる突入電流の大きさと傾きとを小さく押さえ
ることができる遅延型フォトモスリレーを提供するにあ
る。
もので、その目的とするところは感度を上げることなく
負荷に流れる突入電流の大きさと傾きとを小さく押さえ
ることができる遅延型フォトモスリレーを提供するにあ
る。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、請求項１記載の発明は、入力側の発光素子の光を
受ける光起電力素子と、光起電力素子に並列に抵抗要素
を介して並列接続し、光起電力素子と抵抗要素との接続
点にゲートを接続した常閉のＭＯＳＦＥＴとで光電素子
を構成するともに、ＭＯＳＦＥＴのドレイン・ソース間
に出力側のＯＳＦＥＴのゲート・ソースを遅延用抵抗要
素を介して接続して構成されるフォトモスリレーにおい
て、遅延用抵抗素子に対して別の抵抗要素を直列接続す
るとともに出力側のＯＳＦＥＴのソース方向に流れる電
流に対しては順方向となるダイオードを別の抵抗要素に
並列に接続したものである。
めに、請求項１記載の発明は、入力側の発光素子の光を
受ける光起電力素子と、光起電力素子に並列に抵抗要素
を介して並列接続し、光起電力素子と抵抗要素との接続
点にゲートを接続した常閉のＭＯＳＦＥＴとで光電素子
を構成するともに、ＭＯＳＦＥＴのドレイン・ソース間
に出力側のＯＳＦＥＴのゲート・ソースを遅延用抵抗要
素を介して接続して構成されるフォトモスリレーにおい
て、遅延用抵抗素子に対して別の抵抗要素を直列接続す
るとともに出力側のＯＳＦＥＴのソース方向に流れる電
流に対しては順方向となるダイオードを別の抵抗要素に
並列に接続したものである。
【０００９】請求項２記載の発明は、発光素子と光起電
力素子との間の光伝達路を透明度の低い樹脂で形成した
ものである。
力素子との間の光伝達路を透明度の低い樹脂で形成した
ものである。
【００１０】
【作用】請求項１記載の発明によれば、出力側のＯＳＦ
ＥＴのオンによって流れる電流を遅延用抵抗要素と別の
抵抗要素との直列回路で低く押さえることができ、その
ため出力側のＯＳＦＥＴのスイッチング時の立ち上がり
時間を遅くでき、結果負荷に流れる突入電流を押さえる
ことができることになる。
ＥＴのオンによって流れる電流を遅延用抵抗要素と別の
抵抗要素との直列回路で低く押さえることができ、その
ため出力側のＯＳＦＥＴのスイッチング時の立ち上がり
時間を遅くでき、結果負荷に流れる突入電流を押さえる
ことができることになる。
【００１１】一方出力側のＯＳＦＥＴがオフしたときに
は入力容量の放電電流がダイオードと遅延用抵抗要素と
を介して流れるため、放電が早くになり、復帰遅れ時間
と立ち下がり時間とからなるオフ遅延時間を大きくする
ことない。また請求項２記載の発明によれば、発光素子
と光起電力素子との間の光伝達路を透明度の低い樹脂で
形成したものであるから、光起電力素子の出力が緩やか
に立ち上がるため、光電素子のＭＯＳＦＥＴのスイッチ
ングを遅くすることができ、結果出力側のＭＯＳＦＥＴ
のスイッチングによる出力電流の立ち上がりを遅くして
負荷に流れる突入電流を押さえることができる。
は入力容量の放電電流がダイオードと遅延用抵抗要素と
を介して流れるため、放電が早くになり、復帰遅れ時間
と立ち下がり時間とからなるオフ遅延時間を大きくする
ことない。また請求項２記載の発明によれば、発光素子
と光起電力素子との間の光伝達路を透明度の低い樹脂で
形成したものであるから、光起電力素子の出力が緩やか
に立ち上がるため、光電素子のＭＯＳＦＥＴのスイッチ
ングを遅くすることができ、結果出力側のＭＯＳＦＥＴ
のスイッチングによる出力電流の立ち上がりを遅くして
負荷に流れる突入電流を押さえることができる。
【００１２】
【実施例】以下本発明を実施例により説明する。図１は
請求項１記載の発明に対応する実施例に用いる光電素子
Ｐの回路を示しており、この実施例は遅延用抵抗要素Ｒ
2 と、常閉のＭＯＳＦＥＴＱ1 のソースとの間に別の抵
抗要素Ｒ3 を挿入したもので、抵抗要素Ｒ3 には寄生ダ
イオードＤが並列に接続されている。
請求項１記載の発明に対応する実施例に用いる光電素子
Ｐの回路を示しており、この実施例は遅延用抵抗要素Ｒ
2 と、常閉のＭＯＳＦＥＴＱ1 のソースとの間に別の抵
抗要素Ｒ3 を挿入したもので、抵抗要素Ｒ3 には寄生ダ
イオードＤが並列に接続されている。
【００１３】而して図２（ａ）に示すように入力側の発
光ダイオードＬＥＤが発光すると、ＭＯＳＦＥＴＱ1 が
動作して、太陽電池ＳＣ、ＭＯＳＦＥＴＱ2 にゲート・
ソース、抵抗要素Ｒ2 、抵抗要素Ｒ3 、抵抗要素Ｒ1 、
太陽電池ＳＣの回路に電流が流れる。そのため抵抗要素
Ｒ3 が挿入された分、電流値が押さえられＭＯＳＦＥＴ
Ｑ2 の入力容量が充電される時間が遅れることなり、そ
のため図２（ｂ）に示すようにＭＯＳＦＥＴＱ2 のスイ
ッチングの立ち上がり時間ＴｄONが大きくなり、結果Ｍ
ＯＳＦＥＴＱ2 のドレイン・ソース間に接続された負荷
に流れる突入電流の大きさ（絶対値）と傾き（ｄｉ／ｄ
ｔ）が、図１０の従来例回路に比べて小さくなる。
光ダイオードＬＥＤが発光すると、ＭＯＳＦＥＴＱ1 が
動作して、太陽電池ＳＣ、ＭＯＳＦＥＴＱ2 にゲート・
ソース、抵抗要素Ｒ2 、抵抗要素Ｒ3 、抵抗要素Ｒ1 、
太陽電池ＳＣの回路に電流が流れる。そのため抵抗要素
Ｒ3 が挿入された分、電流値が押さえられＭＯＳＦＥＴ
Ｑ2 の入力容量が充電される時間が遅れることなり、そ
のため図２（ｂ）に示すようにＭＯＳＦＥＴＱ2 のスイ
ッチングの立ち上がり時間ＴｄONが大きくなり、結果Ｍ
ＯＳＦＥＴＱ2 のドレイン・ソース間に接続された負荷
に流れる突入電流の大きさ（絶対値）と傾き（ｄｉ／ｄ
ｔ）が、図１０の従来例回路に比べて小さくなる。
【００１４】発光ダイオードＬＥＤが消灯すると、ＭＯ
ＳＦＥＴＱ2 の入力容量に充電されていた電荷がゲー
ト、常閉のＭＯＳＦＥＴＱ1 、寄生ダイオードＤ、抵抗
要素Ｒ 2 、ソース、ゲートの回路により放電されるが、
回路に挿入される抵抗要素が遅延用抵抗要素Ｒ2 のみと
なるため図１０の従来例回路と同様な復帰遅れ時間Ｔｄ
OFF 、立ち下がり時間Ｔｓで遅延する。つまりオフ遅延
時間ＴOFFが大きくならないのである。
ＳＦＥＴＱ2 の入力容量に充電されていた電荷がゲー
ト、常閉のＭＯＳＦＥＴＱ1 、寄生ダイオードＤ、抵抗
要素Ｒ 2 、ソース、ゲートの回路により放電されるが、
回路に挿入される抵抗要素が遅延用抵抗要素Ｒ2 のみと
なるため図１０の従来例回路と同様な復帰遅れ時間Ｔｄ
OFF 、立ち下がり時間Ｔｓで遅延する。つまりオフ遅延
時間ＴOFFが大きくならないのである。
【００１５】図４は発光ダイオードＬＥＤの発光（図４
（ａ））に対応する、ＭＯＳＦＥＴＱ2 のスイッチング
波形を示すもので、図４（ｂ）は図１０の場合を示し、
この場合図５（ａ）に示すように傾き（ｄｉ／ｄｔ）が
大きくて突入電流が大きい。図４（ｃ），（ｄ）は抵抗
要素Ｒ3 を加えて、その抵抗値を変えた場合を示し、夫
々の場合図１０の回路に比べて、図５（ｂ），（ｃ）に
示すように傾き（ｄｉ／ｄｔ）が小さくなって突入電流
が小さくなっている。上記のように本実施例は、負荷に
流れる突入電流を押さえることができるため、負荷側の
誤動作や、ノイズ発生を押さえることができることにな
る。
（ａ））に対応する、ＭＯＳＦＥＴＱ2 のスイッチング
波形を示すもので、図４（ｂ）は図１０の場合を示し、
この場合図５（ａ）に示すように傾き（ｄｉ／ｄｔ）が
大きくて突入電流が大きい。図４（ｃ），（ｄ）は抵抗
要素Ｒ3 を加えて、その抵抗値を変えた場合を示し、夫
々の場合図１０の回路に比べて、図５（ｂ），（ｃ）に
示すように傾き（ｄｉ／ｄｔ）が小さくなって突入電流
が小さくなっている。上記のように本実施例は、負荷に
流れる突入電流を押さえることができるため、負荷側の
誤動作や、ノイズ発生を押さえることができることにな
る。
【００１６】尚抵抗要素Ｒ3 と寄生ダイオードＤの並列
回路の挿入位置は図３に示す位置でも良い。上記請求項
１記載の発明ではスイッチングの立ち上がり時間ＴｄON
を回路素子の追加で行っているが、請求項２記載の発明
では、光起電力素子たる太陽電池ＳＣと、入力側の発光
ダイオードＬＥＤとの間の光伝達路を工夫することによ
り同様な結果を得ている。
回路の挿入位置は図３に示す位置でも良い。上記請求項
１記載の発明ではスイッチングの立ち上がり時間ＴｄON
を回路素子の追加で行っているが、請求項２記載の発明
では、光起電力素子たる太陽電池ＳＣと、入力側の発光
ダイオードＬＥＤとの間の光伝達路を工夫することによ
り同様な結果を得ている。
【００１７】図６は請求項２記載の発明に対応する実施
例を示しており、この実施例では発光ダイオードＬＥＤ
と、光電素子Ｐとをエポキシ樹脂１で封止し、光電素子
Ｐの太陽電池ＳＣと発光ダイオードＬＥＤとの間を結ぶ
光伝達路を酸化チタニウム等を添加して乳白色として透
明度を落としたシリコン樹脂２で構成したものである。
例を示しており、この実施例では発光ダイオードＬＥＤ
と、光電素子Ｐとをエポキシ樹脂１で封止し、光電素子
Ｐの太陽電池ＳＣと発光ダイオードＬＥＤとの間を結ぶ
光伝達路を酸化チタニウム等を添加して乳白色として透
明度を落としたシリコン樹脂２で構成したものである。
【００１８】而して本実施例では図７（ａ）に示すよう
に発光ダイオードＬＥＤをオンして発光させると、太陽
電池ＳＣの起電力は徐々に増加するため、光電素子Ｐに
接続される出力側ＭＯＳＦＥＴＱ2 のスイッチングは図
７（ｃ）に示すように遅れる。つまり光伝達路が透明な
場合にはＭＯＳＦＥＴＱ2のスイッチングは図７（ｂ）
に示すように入力側の立ち上がりに比べて僅か遅れ、そ
のため図８（ａ）に示すように負荷電流の突入電流が大
きく、その傾き（ｄｉ／ｄｔ）も大きいが、本実施例で
は図５（ｃ）に示すように遅れるため、図８（ｂ）に示
すように負荷電流の突入電流も小さくなり、その傾き
（ｄｉ／ｄｔ）も押さえられる。
に発光ダイオードＬＥＤをオンして発光させると、太陽
電池ＳＣの起電力は徐々に増加するため、光電素子Ｐに
接続される出力側ＭＯＳＦＥＴＱ2 のスイッチングは図
７（ｃ）に示すように遅れる。つまり光伝達路が透明な
場合にはＭＯＳＦＥＴＱ2のスイッチングは図７（ｂ）
に示すように入力側の立ち上がりに比べて僅か遅れ、そ
のため図８（ａ）に示すように負荷電流の突入電流が大
きく、その傾き（ｄｉ／ｄｔ）も大きいが、本実施例で
は図５（ｃ）に示すように遅れるため、図８（ｂ）に示
すように負荷電流の突入電流も小さくなり、その傾き
（ｄｉ／ｄｔ）も押さえられる。
【００１９】
【発明の効果】請求項１記載の発明によれば、入力側の
発光素子の光を受ける光起電力素子と、光起電力素子に
並列に抵抗要素を介して並列接続し、光起電力素子と抵
抗要素との接続点にゲートを接続した常閉のＭＯＳＦＥ
Ｔとで光電素子を構成するともに、ＭＯＳＦＥＴのドレ
イン・ソース間に出力側のＯＳＦＥＴのゲート・ソース
を遅延用抵抗要素を介して接続して構成されるフォトモ
スリレーにおいて、遅延用抵抗素子に対して別の抵抗要
素を直列接続するとともに出力側のＯＳＦＥＴのソース
方向に流れる電流に対しては順方向となるダイオードを
別の抵抗要素に並列に接続したものであるから、出力側
のＭＯＳＦＥＴのスイッチング時の立ち上がり時間を、
復帰遅れ時間と立ち下がり時間とからなるオフ遅延時間
を大きくすることなく、遅くすることができ、そのため
負荷に流れる突入電流を押さえることができ、また入力
側の光起電力素子と入力側のＭＯＳＦＥＴとの間に挿入
される抵抗要素を大きくする必要がないため、不必要に
感度を上げることがなく、誤動作が防止できるという効
果がある。
発光素子の光を受ける光起電力素子と、光起電力素子に
並列に抵抗要素を介して並列接続し、光起電力素子と抵
抗要素との接続点にゲートを接続した常閉のＭＯＳＦＥ
Ｔとで光電素子を構成するともに、ＭＯＳＦＥＴのドレ
イン・ソース間に出力側のＯＳＦＥＴのゲート・ソース
を遅延用抵抗要素を介して接続して構成されるフォトモ
スリレーにおいて、遅延用抵抗素子に対して別の抵抗要
素を直列接続するとともに出力側のＯＳＦＥＴのソース
方向に流れる電流に対しては順方向となるダイオードを
別の抵抗要素に並列に接続したものであるから、出力側
のＭＯＳＦＥＴのスイッチング時の立ち上がり時間を、
復帰遅れ時間と立ち下がり時間とからなるオフ遅延時間
を大きくすることなく、遅くすることができ、そのため
負荷に流れる突入電流を押さえることができ、また入力
側の光起電力素子と入力側のＭＯＳＦＥＴとの間に挿入
される抵抗要素を大きくする必要がないため、不必要に
感度を上げることがなく、誤動作が防止できるという効
果がある。
【００２０】請求項２記載の発明によれば、発光素子と
光起電力素子との間の光伝達路を透明度の低い樹脂で形
成したものであるから、光起電力素子の出力が緩やかに
立ち上がるため、光電素子のＭＯＳＦＥＴのスイッチン
グの立ち上がりを遅くすることができ、結果出力側のＭ
ＯＳＦＥＴのスイッチングによる出力電流の立ち上がり
を遅くして負荷に流れる突入電流を押さえることがで
き、しかも回路や回路素子の値を変える必要もないとい
う効果がある。
光起電力素子との間の光伝達路を透明度の低い樹脂で形
成したものであるから、光起電力素子の出力が緩やかに
立ち上がるため、光電素子のＭＯＳＦＥＴのスイッチン
グの立ち上がりを遅くすることができ、結果出力側のＭ
ＯＳＦＥＴのスイッチングによる出力電流の立ち上がり
を遅くして負荷に流れる突入電流を押さえることがで
き、しかも回路や回路素子の値を変える必要もないとい
う効果がある。
【図１】請求項１記載の発明に対応する一実施例の回路
図である。
図である。
【図２】図１回路の動作説明用タイミングチャートであ
る。
る。
【図３】請求項１記載の発明に対応する別の実施例の光
電素子の回路図である。
電素子の回路図である。
【図４】図１の回路の動作説明用タイミングチャートで
ある。
ある。
【図５】図１の回路の動作説明用負荷電流の波形図であ
る。
る。
【図６】請求項２記載の発明の実施例に使用する素子の
断面図である。
断面図である。
【図７】図６の実施例の動作説明用タイミングチャート
である。
である。
【図８】図６の実施例の動作説明用負荷電流の波形図で
ある。
ある。
【図９】一般型のフォトモスリレーの回路図である。
【図１０】遅延型のフォトモスリレーの従来例の回路図
である。
である。
【図１１】図８、図１０の回路の動作説明用タイミング
チャートである。
チャートである。
Ｑ1 ＭＯＳＦＥＴ
Ｑ2 ＭＯＳＦＥＴ
Ｒ1 抵抗要素
Ｒ2 抵抗要素
Ｒ3 抵抗要素
Ｄ 寄生ダイオード
ＳＣ 太陽電池
Ｐ 光電素子
ＬＥＤ 発光ダイオード
Claims (2)
- 【請求項１】入力側の発光素子の光を受ける光起電力素
子と、光起電力素子に並列に抵抗要素を介して並列接続
し、光起電力素子と抵抗要素との接続点にゲートを接続
した常閉のＭＯＳＦＥＴとで光電素子を構成するとも
に、ＭＯＳＦＥＴのドレイン・ソース間に出力側のＯＳ
ＦＥＴのゲート・ソースを遅延用抵抗要素を介して接続
して構成されるフォトモスリレーにおいて、遅延用抵抗
素子に対して別の抵抗要素を直列接続するとともに出力
側のＯＳＦＥＴのソース方向に流れる電流に対しては順
方向となるダイオードを別の抵抗要素に並列に接続して
成ることを特徴とする遅延型フォトモスリレー。 - 【請求項２】入力側の発光素子と光起電力素子との間の
光伝達路を透明度の低い樹脂で形成したことを特徴とす
る遅延型フォトモスリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153509A JPH053427A (ja) | 1991-06-25 | 1991-06-25 | 遅延型フオトモスリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153509A JPH053427A (ja) | 1991-06-25 | 1991-06-25 | 遅延型フオトモスリレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053427A true JPH053427A (ja) | 1993-01-08 |
Family
ID=15564103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3153509A Withdrawn JPH053427A (ja) | 1991-06-25 | 1991-06-25 | 遅延型フオトモスリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053427A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002255876A (ja) * | 2001-02-23 | 2002-09-11 | Showa Denko Kk | プロパルギルアルコールの精製方法および製造方法 |
| DE102018200240A1 (de) | 2017-01-17 | 2018-07-19 | Fanuc Corporation | Robotersteuerungsvorrichtung |
-
1991
- 1991-06-25 JP JP3153509A patent/JPH053427A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002255876A (ja) * | 2001-02-23 | 2002-09-11 | Showa Denko Kk | プロパルギルアルコールの精製方法および製造方法 |
| DE102018200240A1 (de) | 2017-01-17 | 2018-07-19 | Fanuc Corporation | Robotersteuerungsvorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5013926A (en) | Photocoupler apparatus capable of shortening switching time of output contact | |
| WO1983000746A1 (en) | Solid-state relay and regulator | |
| JPS6028451B2 (ja) | 光トリガ線型二方向スイツチ | |
| KR950000320B1 (ko) | 반도체 릴레이회로 | |
| JP2555887B2 (ja) | トランスファー型ソリッドステートリレー | |
| JPH02150076A (ja) | 半導体装置 | |
| JPH053427A (ja) | 遅延型フオトモスリレー | |
| KR100187388B1 (ko) | 위상 제어 가능한 광결합소자 | |
| JPH0555887A (ja) | トランスフア型フオトモスリレー | |
| JP2743874B2 (ja) | ソリッドステートリレー | |
| JP2740426B2 (ja) | 半導体リレー | |
| JP3637749B2 (ja) | 半導体リレー | |
| JP2818611B2 (ja) | 半導体リレー回路 | |
| JP2003133925A (ja) | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JP2740406B2 (ja) | 半導体リレー | |
| JPH0290720A (ja) | 半導体リレー回路 | |
| JP2002353797A (ja) | 半導体リレー | |
| JPH03286620A (ja) | 半導体リレー | |
| JPH04324711A (ja) | 半導体リレー回路 | |
| JPH0812993B2 (ja) | 半導体リレー回路 | |
| JPH01166615A (ja) | ソリッドステートリレー | |
| JPH11346149A (ja) | 半導体リレー | |
| JPH09153782A (ja) | 半導体リレー回路 | |
| JPS63236411A (ja) | 固体リレ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |