JPH0534240Y2 - - Google Patents
Info
- Publication number
- JPH0534240Y2 JPH0534240Y2 JP1981170215U JP17021581U JPH0534240Y2 JP H0534240 Y2 JPH0534240 Y2 JP H0534240Y2 JP 1981170215 U JP1981170215 U JP 1981170215U JP 17021581 U JP17021581 U JP 17021581U JP H0534240 Y2 JPH0534240 Y2 JP H0534240Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- transistor
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000004804 winding Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Eletrric Generators (AREA)
Description
【考案の詳細な説明】
本考案は、発電機の自動電圧調整装置に関し、
特に同期パルス発生回路に関する。
特に同期パルス発生回路に関する。
発電機の自動電圧調整装置AVRには分巻方式
と複巻方式がある。
と複巻方式がある。
分巻AVRは一般に広く用いられており、交流
発電機の端子電圧に比例した変成器の交流出力
を、サイリスタブリツジで直流に変換し、界磁電
流を供給する。
発電機の端子電圧に比例した変成器の交流出力
を、サイリスタブリツジで直流に変換し、界磁電
流を供給する。
一方、複巻AVRでは、交流発電機の負荷電流
に比例した変流器の出力と端子電圧に比例した変
成器の出力とを合成して得られる交流出力を、サ
イリスタブリツジで直流に変換し、界磁電流を供
給するようにしている。
に比例した変流器の出力と端子電圧に比例した変
成器の出力とを合成して得られる交流出力を、サ
イリスタブリツジで直流に変換し、界磁電流を供
給するようにしている。
これら複巻AVRと分巻AVRは、用途に応じて
使い分けが行われている。
使い分けが行われている。
いずれの方式の場合も、同期パルスを基準にサ
イリスタブリツジの位相制御を行つて界磁電流を
制御することにより、交流発電機の出力電圧を調
整する。
イリスタブリツジの位相制御を行つて界磁電流を
制御することにより、交流発電機の出力電圧を調
整する。
また、Ｆ／Ｖリミツトとして、或る同期パルス
から次の同期パルスまでの時間を計測することに
より周波数を計測し、周波数の低下を検知したら
交流発電機の電圧を低下させる。
から次の同期パルスまでの時間を計測することに
より周波数を計測し、周波数の低下を検知したら
交流発電機の電圧を低下させる。
従来は、上述した同期パルスをサイリスタブリ
ツジの交流入力電圧の零電圧のみから作つてい
た。
ツジの交流入力電圧の零電圧のみから作つてい
た。
Ｆ／Ｖリミツト回路の動作と複巻AVRでの不
具合とを、予め説明する。第１図ａ〜ｃは分巻
AVRでのＦ／Ｖリミツト回路の動作を示す。同
図ａ，ｂの如くゲートパルス及びＦ／Ｖリミツト
回路の同期パルスはサイリスタブリツジの交流入
力電圧VSの零電圧からとつており、180°に１回の
同期パルスが発生し、Ｆ／Ｖリミツト回路への入
力電圧波形は同図ｃの如く鋸歯状になる。そこで
交流発電機AGの周波数が低下すると第１図ｃの
入力電圧Viが上昇するため、Viが設定電圧VTHに
達した時にリミツトがかかり、交流発電機の電圧
を低下させる。
具合とを、予め説明する。第１図ａ〜ｃは分巻
AVRでのＦ／Ｖリミツト回路の動作を示す。同
図ａ，ｂの如くゲートパルス及びＦ／Ｖリミツト
回路の同期パルスはサイリスタブリツジの交流入
力電圧VSの零電圧からとつており、180°に１回の
同期パルスが発生し、Ｆ／Ｖリミツト回路への入
力電圧波形は同図ｃの如く鋸歯状になる。そこで
交流発電機AGの周波数が低下すると第１図ｃの
入力電圧Viが上昇するため、Viが設定電圧VTHに
達した時にリミツトがかかり、交流発電機の電圧
を低下させる。
一方、複巻AVRの場合は、サイリスタブリツ
ジの交流側に大きなリアクタンスが挿入されるた
めに転流重なり角が大きくなり、Ｆ／Ｖリミツト
回路の動作波形は分巻の場合と異なつた第２図ａ
〜ｃの波形となる。即ち、交流入力電圧Vsは第
２図ａの如くu1とu2の２回の転流重なり角で零電
圧となるため、同期パルスは同図ｂの如く180°に
２回発生してしまう。この場合、サイリスタ位相
制御用の同期パルスの方は、u1に発生するパルス
はサイリスタ点弧後の信号であるから２回発生し
てもさしつかえない。しかし、Ｆ／Ｖリミツト回
路にとつては、同図ｃの如く電圧Viが低下する
ため、周波数が下つてもなかなかリミツトがかか
らなくなる。また、リミツト設定電圧VTHを下げ
たとしても、u1とu2が界磁電流の値によつて異な
るためViに異なるから、安定にリミツトをかけ
られない。
ジの交流側に大きなリアクタンスが挿入されるた
めに転流重なり角が大きくなり、Ｆ／Ｖリミツト
回路の動作波形は分巻の場合と異なつた第２図ａ
〜ｃの波形となる。即ち、交流入力電圧Vsは第
２図ａの如くu1とu2の２回の転流重なり角で零電
圧となるため、同期パルスは同図ｂの如く180°に
２回発生してしまう。この場合、サイリスタ位相
制御用の同期パルスの方は、u1に発生するパルス
はサイリスタ点弧後の信号であるから２回発生し
てもさしつかえない。しかし、Ｆ／Ｖリミツト回
路にとつては、同図ｃの如く電圧Viが低下する
ため、周波数が下つてもなかなかリミツトがかか
らなくなる。また、リミツト設定電圧VTHを下げ
たとしても、u1とu2が界磁電流の値によつて異な
るためViに異なるから、安定にリミツトをかけ
られない。
本考案は上記問題点に鑑み、不要な同期パルス
を発生しないようにした発電機の自動電圧調整装
置を提供することを目的とする。
を発生しないようにした発電機の自動電圧調整装
置を提供することを目的とする。
この目的を達成するための、本考案による発電
機の自動電圧調整装置の構成は、 交流発電機AGの出力を用いて界磁電流を供給
するサイリスタブリツジDMと、このサイリスタ
ブリツジDMを同期パルスS2を基準に位相制御す
る制御回路８とを具備する発電機の自動電圧調整
装置において、 前記サイリスタブリツジDMの交流入力電圧Vs
を全波整流する全波整流回路２１と、直流電源回
路７と、同期パルスS2を出力する第１の回路９
と、同期パルスS2のうち不要なパルスを除去する
第２の回路１０とを具備し、 前記直流電源回路７は第１直流電源部２３及び
この第１直流電源部に同極性で直列接続された第
２直流電源部２４を有し、サイリスタブリツジ
DMと第２直流電源部２４とが逆極性で直列接続
され、全波整流回路２１と第１直流電源部２３と
が逆極性で直列接続されていること、 前記第１の回路９は、第１直流電源部２３にベ
ース・エミツタ間電圧によりオン／オフ制御され
得る極性でコレクタ負荷抵抗R4を介してコレク
タとエミツタが接続された同期パルスS2を出力す
る第１トランジスタQ1と、この第１トランジス
タQ1のベースと第２直流電源部２４との間に接
続され、ベースに逆バイアス電圧を与える抵抗
R5，R3と、全波整流回路２１に一端が接続され
た抵抗R6と、この抵抗R6の他端と第１トランジ
スタQ1のベース間に全波整流回路２１の出力電
圧に対して順方向に接続されたダイオードD2と
を有すること、 前記全波整流回路２１の出力電圧と第２直流電
源部２４の出力電圧の関係は、前記交流入力電圧
Vsの零電圧付近でのみ前記第１の回路９の第１
トランジスタQ1がオフとなる関係であること、 前記第２の回路１０は、第１直流電源部２３に
ベース・エミツタ間電圧によりオン／オフ制御さ
れ得る極性でコレクタ負荷抵抗R7を介してコレ
クタとエミツタが接続された第２トランジスタ
Q2と、前記第１の回路９中の全波整流回路２１
に一端が接続された抵抗R6の他端と第２トラン
ジスタQ2のコレクタとの間に全波整流回路２１
の出力電圧に対して順方向に接続されたダイオー
ドD1と、第１直流電源部２３とサイリスタブリ
ツジDM間に接続された２つの抵抗R1，R2の直
列回路と、この直列回路中の２つの抵抗R1，R2
間の接続点と第２トランジスタQ2のベース間に
サイリスタブリツジDMの界磁電圧VEXに対して
順方向に接続されたダイオードD3と、第２トラ
ンジスタQ2のベースと直流電源回路７との間に
接続された抵抗R8とを有すること、 前記サイリスタブリツジDMの界磁電圧VEXと
第１及び第２直流電源部２３，２４の出力電圧と
の関係は、界磁電圧VEXが予め定めた電圧以上の
とき前記第２の回路１０中の第２トランジスタ
Q2がオンとなる関係であること、 を特徴とするものである。
機の自動電圧調整装置の構成は、 交流発電機AGの出力を用いて界磁電流を供給
するサイリスタブリツジDMと、このサイリスタ
ブリツジDMを同期パルスS2を基準に位相制御す
る制御回路８とを具備する発電機の自動電圧調整
装置において、 前記サイリスタブリツジDMの交流入力電圧Vs
を全波整流する全波整流回路２１と、直流電源回
路７と、同期パルスS2を出力する第１の回路９
と、同期パルスS2のうち不要なパルスを除去する
第２の回路１０とを具備し、 前記直流電源回路７は第１直流電源部２３及び
この第１直流電源部に同極性で直列接続された第
２直流電源部２４を有し、サイリスタブリツジ
DMと第２直流電源部２４とが逆極性で直列接続
され、全波整流回路２１と第１直流電源部２３と
が逆極性で直列接続されていること、 前記第１の回路９は、第１直流電源部２３にベ
ース・エミツタ間電圧によりオン／オフ制御され
得る極性でコレクタ負荷抵抗R4を介してコレク
タとエミツタが接続された同期パルスS2を出力す
る第１トランジスタQ1と、この第１トランジス
タQ1のベースと第２直流電源部２４との間に接
続され、ベースに逆バイアス電圧を与える抵抗
R5，R3と、全波整流回路２１に一端が接続され
た抵抗R6と、この抵抗R6の他端と第１トランジ
スタQ1のベース間に全波整流回路２１の出力電
圧に対して順方向に接続されたダイオードD2と
を有すること、 前記全波整流回路２１の出力電圧と第２直流電
源部２４の出力電圧の関係は、前記交流入力電圧
Vsの零電圧付近でのみ前記第１の回路９の第１
トランジスタQ1がオフとなる関係であること、 前記第２の回路１０は、第１直流電源部２３に
ベース・エミツタ間電圧によりオン／オフ制御さ
れ得る極性でコレクタ負荷抵抗R7を介してコレ
クタとエミツタが接続された第２トランジスタ
Q2と、前記第１の回路９中の全波整流回路２１
に一端が接続された抵抗R6の他端と第２トラン
ジスタQ2のコレクタとの間に全波整流回路２１
の出力電圧に対して順方向に接続されたダイオー
ドD1と、第１直流電源部２３とサイリスタブリ
ツジDM間に接続された２つの抵抗R1，R2の直
列回路と、この直列回路中の２つの抵抗R1，R2
間の接続点と第２トランジスタQ2のベース間に
サイリスタブリツジDMの界磁電圧VEXに対して
順方向に接続されたダイオードD3と、第２トラ
ンジスタQ2のベースと直流電源回路７との間に
接続された抵抗R8とを有すること、 前記サイリスタブリツジDMの界磁電圧VEXと
第１及び第２直流電源部２３，２４の出力電圧と
の関係は、界磁電圧VEXが予め定めた電圧以上の
とき前記第２の回路１０中の第２トランジスタ
Q2がオンとなる関係であること、 を特徴とするものである。
上記本考案の構成の作用としては、交流入力電
圧Vsが零電圧付近になる毎に第１の回路９中の
第１トランジスタQ1がオフとなつてその都度同
期パルスS2を出力するところであるが、第２の回
路１０が存在するため界磁電圧VEXが予め定めた
電圧以下のときは第２トランジスタQ2がオンと
なることにより、その間第１トランジスタQ1が
逆バイアスされたままでオフが続く。これによ
り、サイリスタの点弧後に不要な同期パルスが発
生するのが阻止され、180°中の同期パルスは１回
だけとなる。
圧Vsが零電圧付近になる毎に第１の回路９中の
第１トランジスタQ1がオフとなつてその都度同
期パルスS2を出力するところであるが、第２の回
路１０が存在するため界磁電圧VEXが予め定めた
電圧以下のときは第２トランジスタQ2がオンと
なることにより、その間第１トランジスタQ1が
逆バイアスされたままでオフが続く。これによ
り、サイリスタの点弧後に不要な同期パルスが発
生するのが阻止され、180°中の同期パルスは１回
だけとなる。
以下、図面に基づいて本考案を実施例とともに
説明する。
説明する。
第３図は本考案を適用した複巻の自動電圧調整
装置AVRの一例を示し、図中二点鎖線で囲んだ
部分が本考案を達成する特徴的な回路である。第
４図ａ〜ｄ、第５図ａ〜ｄ及び第６図ａ，ｂは動
作波形を示す。
装置AVRの一例を示し、図中二点鎖線で囲んだ
部分が本考案を達成する特徴的な回路である。第
４図ａ〜ｄ、第５図ａ〜ｄ及び第６図ａ，ｂは動
作波形を示す。
第３図において、AGは交流発電機、EXは励
磁機、DMはサイリスタブリツジ、１は複巻用変
流器、２は分巻用変成器、３はリアクトルであ
り、これらによつて励磁回路が構成される。４と
５の変成器及びダイオードブリツジからなる全波
整流回路２１により、同期パルス作成用の交流入
力として両波整流電圧Vsが作られる。６は電圧
設定回路であり、VR1とVR2のポテンシヨンメー
タにより設定電圧の上昇及び下降が行われる。７
は直流電源回路であり、ツエナーダイオード
ZD1，ZD2を経て各部に一定電圧が供給される。
磁機、DMはサイリスタブリツジ、１は複巻用変
流器、２は分巻用変成器、３はリアクトルであ
り、これらによつて励磁回路が構成される。４と
５の変成器及びダイオードブリツジからなる全波
整流回路２１により、同期パルス作成用の交流入
力として両波整流電圧Vsが作られる。６は電圧
設定回路であり、VR1とVR2のポテンシヨンメー
タにより設定電圧の上昇及び下降が行われる。７
は直流電源回路であり、ツエナーダイオード
ZD1，ZD2を経て各部に一定電圧が供給される。
つまり、２つのツエナーダイオードZD1，ZD2
を同極性で直列に接続し、一方のツエナーダイオ
ードZD1にコンデンサC1を並列接続して第１直流
電源部２３とし、他方のツエナーダイオードZD2
にコンデンサC2を並列接続して第２直流電源部
２４としてある。ここで、一方のツエナーダイオ
ードZD1のカソードが第１出力端（プラス出力
端）１４であり、このツエナーダイオードZD1他
方のツエナーダイオードZD2との接続点が第２出
力端１５であり、他方のツエナーダイオードZD2
のアノードが第３出力端（マイナス出力端）１６
である。そして、サイリスタブリツジDMの第１
出力端（プラス出力端）１７と第２出力端（マイ
ナス出力端）１８のうち、マイナス側の第２出力
端１８を直流電源回路７の第３出力端１６に接続
してある。また、全波整流回路２１にダイオード
マトリクス５の第１出力端（プラス出力端）１９
と第２出力端（マイナス出力端）２０のうち、マ
イナス側の第２出力端２０を直流電源回路７の出
力端１５に接続してある。
を同極性で直列に接続し、一方のツエナーダイオ
ードZD1にコンデンサC1を並列接続して第１直流
電源部２３とし、他方のツエナーダイオードZD2
にコンデンサC2を並列接続して第２直流電源部
２４としてある。ここで、一方のツエナーダイオ
ードZD1のカソードが第１出力端（プラス出力
端）１４であり、このツエナーダイオードZD1他
方のツエナーダイオードZD2との接続点が第２出
力端１５であり、他方のツエナーダイオードZD2
のアノードが第３出力端（マイナス出力端）１６
である。そして、サイリスタブリツジDMの第１
出力端（プラス出力端）１７と第２出力端（マイ
ナス出力端）１８のうち、マイナス側の第２出力
端１８を直流電源回路７の第３出力端１６に接続
してある。また、全波整流回路２１にダイオード
マトリクス５の第１出力端（プラス出力端）１９
と第２出力端（マイナス出力端）２０のうち、マ
イナス側の第２出力端２０を直流電源回路７の出
力端１５に接続してある。
８は制御回路であり、電圧設定信号S1、位相制
御用同期パルスS2及びＦ／Ｖリミツト信号S3によ
り、サイリスタブリツジDMへゲートパルス
PG1，PG2を出力する。
御用同期パルスS2及びＦ／Ｖリミツト信号S3によ
り、サイリスタブリツジDMへゲートパルス
PG1，PG2を出力する。
同期パルス発生の主要部分は、ダイオードブリ
ツジ５からの電圧Vsをベースに供給されVsがオ
ンのときにオンとなるトランジスタQ1を有する
第１の回路９と、ダイオードD1を介してVsをバ
イパスさせるトランジスタQ2を有する第２の回
路１０である。
ツジ５からの電圧Vsをベースに供給されVsがオ
ンのときにオンとなるトランジスタQ1を有する
第１の回路９と、ダイオードD1を介してVsをバ
イパスさせるトランジスタQ2を有する第２の回
路１０である。
つまり、第１の回路９では、トランジスタQ1
のコレクタを負荷抵抗R4を介して直流電源回路
７の第１出力端１４に接続し、エミツタを同直流
電源回路７の第２出力端１５に接続し、ベースと
エミツタ間に抵抗R5を接続し、ベースを抵抗R3
を介して直流電源回路７の第３出力端１６に接続
し、更に、全波整流のダイオードマトリクス５の
第１出力端（プラス出力端）１９からベース抵抗
R6と順方向のダイオードD2をこの順で接続して
ある。これにより、各部の電圧を適当に設定して
おくと、電圧VSが零電圧付近では、ダイオード
マトリクス５から抵抗R6とダイオードD2を介し
てトランジスタQ1にベース電流が供給されない
のでトランジスタQ1がオフとなり、出力端子
（コレクタ）２２から同期パルスS2を出力する。
但し、電圧VSがトランジスタQ2のオンによつて
バイパスされると、この間は電圧VSが零電圧付
近以外であつてもベース電流が流れないからトラ
ンジスタQ1はオフのままとなる。
のコレクタを負荷抵抗R4を介して直流電源回路
７の第１出力端１４に接続し、エミツタを同直流
電源回路７の第２出力端１５に接続し、ベースと
エミツタ間に抵抗R5を接続し、ベースを抵抗R3
を介して直流電源回路７の第３出力端１６に接続
し、更に、全波整流のダイオードマトリクス５の
第１出力端（プラス出力端）１９からベース抵抗
R6と順方向のダイオードD2をこの順で接続して
ある。これにより、各部の電圧を適当に設定して
おくと、電圧VSが零電圧付近では、ダイオード
マトリクス５から抵抗R6とダイオードD2を介し
てトランジスタQ1にベース電流が供給されない
のでトランジスタQ1がオフとなり、出力端子
（コレクタ）２２から同期パルスS2を出力する。
但し、電圧VSがトランジスタQ2のオンによつて
バイパスされると、この間は電圧VSが零電圧付
近以外であつてもベース電流が流れないからトラ
ンジスタQ1はオフのままとなる。
そこで、第２の回路１０の方では、トランジス
タQ2のコレクタを負荷抵抗R7を介して直流電源
回路７の第１出力端１４に接続し、また全波整流
回路２１のダイオードマトリクス５の第１出力端
（プラス出力端）１９からコレクタに前出の抵抗
R6を介してダイオードD1を順方向に接続し、エ
ミツタを直流電源回路７の第２出力端１５に接続
し、エミツタとベース間に抵抗R8を接続し、更
に、直流電源回路７の出力端（プラス出力端）１
４とサイリスタブリツジDMの第１出力端（プラ
ス出力端）１７との間に２つの抵抗R1，R2の直
列回路を接続して両抵抗R1，R2の接続点とベー
ス間にダイオードD3を順方向に接続してある。
従つて、各部の電圧を適切に設定しておくことに
より、この第２の回路１０のトランジスタQ2は、
サイリスタブリツジDMの直流出力である界磁電
圧VEXがオンとなつて抵抗R1とR2で定まる電圧よ
りも大きくなるとオンになり、全波整流回路２１
のダイオードブリツジ５からの電圧VSをバイパ
スするから、その間第１の回路９のトランジスタ
Q1をオフにし続ける。つまり、第２の回路１０
のトランジスタQ2のオンが不要な同期パルスの
発生を阻止する。なお、第１の回路９中で、D2
は電位合せ用のダイオードである。
タQ2のコレクタを負荷抵抗R7を介して直流電源
回路７の第１出力端１４に接続し、また全波整流
回路２１のダイオードマトリクス５の第１出力端
（プラス出力端）１９からコレクタに前出の抵抗
R6を介してダイオードD1を順方向に接続し、エ
ミツタを直流電源回路７の第２出力端１５に接続
し、エミツタとベース間に抵抗R8を接続し、更
に、直流電源回路７の出力端（プラス出力端）１
４とサイリスタブリツジDMの第１出力端（プラ
ス出力端）１７との間に２つの抵抗R1，R2の直
列回路を接続して両抵抗R1，R2の接続点とベー
ス間にダイオードD3を順方向に接続してある。
従つて、各部の電圧を適切に設定しておくことに
より、この第２の回路１０のトランジスタQ2は、
サイリスタブリツジDMの直流出力である界磁電
圧VEXがオンとなつて抵抗R1とR2で定まる電圧よ
りも大きくなるとオンになり、全波整流回路２１
のダイオードブリツジ５からの電圧VSをバイパ
スするから、その間第１の回路９のトランジスタ
Q1をオフにし続ける。つまり、第２の回路１０
のトランジスタQ2のオンが不要な同期パルスの
発生を阻止する。なお、第１の回路９中で、D2
は電位合せ用のダイオードである。
第１の回路９のトランジスタQ1の出力は位相
制御用の同期パルスS2になると共に、微分回路１
１を経てＦ／Ｖ変換回路のトランジスタQ3のベ
ースに与えられる。Ｆ／Ｖ変換回路ではトランジ
スタQ3のオフでスタートしオンでストツプする
Ｆ／Ｖ変換の鋸歯状波が積分回路１２により作ら
れ、コンデンサＣの出力ViがＦ／Ｖリミツト回
路１３に与えられる。Viがポテンシヨメータ
VR3で設定した値を越えたときにＦ／Ｖリミツト
信号S3が出力される。なお、不要パルス除去用の
第２の回路１０が無い場合は、第２図ａに示す如
くu1の転流重なり角の終了後に交流入力Vsがオ
ンとなるためトランジスタQ1がオンになつてし
まうが、この回路１０が有る場合はトランジスタ
Q2がオンとなるためQ1はオフになりつぱなしで
これがu2の転流重なり角の始まりまで継続する。
この結果、複巻動作の場合でもQ1の出力即ち
Ｆ／Ｖリミツト用及び位相制御用の同期パルスは
180°に１回となり、Ｆ／Ｖリミツト回路１３の入
力信号であるコンデンサＣの電圧Viは第１図ｃ
と同波形となつて転流重なり角が生じてもＦ／Ｖ
リミツトが正常に動作する。第４図はサイリスタ
未点弧時における各部の波形を示し、ａはQ1の
コレクタ波形、ｂは交流入力Vsの波形、ｃはQ2
のコレクタ波形、ｄはコンデンサＣの電圧波形で
ある。第５図はサイリスタ点弧時における各部の
動作波形を示し、ａはQ1のコレクタ波形、ｂは
交流入力VSの波形、ｃはQ2のコレクタ波形、ｄ
はコンデンサＣの電圧波形である。
制御用の同期パルスS2になると共に、微分回路１
１を経てＦ／Ｖ変換回路のトランジスタQ3のベ
ースに与えられる。Ｆ／Ｖ変換回路ではトランジ
スタQ3のオフでスタートしオンでストツプする
Ｆ／Ｖ変換の鋸歯状波が積分回路１２により作ら
れ、コンデンサＣの出力ViがＦ／Ｖリミツト回
路１３に与えられる。Viがポテンシヨメータ
VR3で設定した値を越えたときにＦ／Ｖリミツト
信号S3が出力される。なお、不要パルス除去用の
第２の回路１０が無い場合は、第２図ａに示す如
くu1の転流重なり角の終了後に交流入力Vsがオ
ンとなるためトランジスタQ1がオンになつてし
まうが、この回路１０が有る場合はトランジスタ
Q2がオンとなるためQ1はオフになりつぱなしで
これがu2の転流重なり角の始まりまで継続する。
この結果、複巻動作の場合でもQ1の出力即ち
Ｆ／Ｖリミツト用及び位相制御用の同期パルスは
180°に１回となり、Ｆ／Ｖリミツト回路１３の入
力信号であるコンデンサＣの電圧Viは第１図ｃ
と同波形となつて転流重なり角が生じてもＦ／Ｖ
リミツトが正常に動作する。第４図はサイリスタ
未点弧時における各部の波形を示し、ａはQ1の
コレクタ波形、ｂは交流入力Vsの波形、ｃはQ2
のコレクタ波形、ｄはコンデンサＣの電圧波形で
ある。第５図はサイリスタ点弧時における各部の
動作波形を示し、ａはQ1のコレクタ波形、ｂは
交流入力VSの波形、ｃはQ2のコレクタ波形、ｄ
はコンデンサＣの電圧波形である。
ところで、Q1とQ2の両トランジスタの動作レ
ベルは適切に選んである。即ち、Q2がオンする
電圧レベルVQ2を第６図ａに示す如く、Q1のオン
レベルVQ1よりも低くしてある。これが第６図ｂ
の如く逆になると、Q1が２度オンして同期パル
スが180°中２本出してしまう。この動作レベルの
調整は、R1とR3の抵抗値を選ぶことにより行つ
てある。
ベルは適切に選んである。即ち、Q2がオンする
電圧レベルVQ2を第６図ａに示す如く、Q1のオン
レベルVQ1よりも低くしてある。これが第６図ｂ
の如く逆になると、Q1が２度オンして同期パル
スが180°中２本出してしまう。この動作レベルの
調整は、R1とR3の抵抗値を選ぶことにより行つ
てある。
以上説明した如く、本考案によれば複巻動作の
場合も分巻動作と同様に正しくＦ／Ｖリミツトが
かかる。
場合も分巻動作と同様に正しくＦ／Ｖリミツトが
かかる。
第１図ａ〜ｃは分巻におけるＦ／Ｖリミツトを
説明する動作波形図、第２図ａ〜ｃは複巻におけ
るＦ／Ｖリミツトの不具合を説明する動作波形
図、第３図は本考案の一実施例を示す回路図、第
４図ａ〜ｄはサイリスタ未点弧時における各部の
動作波形図、第５図ａ〜ｄはサイリスタ点弧時に
おける各部の動作波形図、第６図ａ，ｂは動作レ
ベルの調整を説明する動作波形図である。 図面中、AGは交流発電機、EXは励磁機、DM
はサイリスタブリツジ、D1からD3はダイオード、
ZD1とZD2はツエナーダイオード、C1とC2はコン
デンサ、R1からR8は抵抗、１は複巻用変流器、
２は分巻用変成器、３はリアクトル、４と５は両
波整流回路の変成器とダイオードマトリクス、７
は直流電源回路、８は制御回路、９は第１の回
路、Q1は第１トランジスタ、Q2は第２トランジ
スタ、Q3と１２はＦ／Ｖ変換用のトランジスタ
と積分回路、１０は第２の回路、１１は微分回
路、１３はＦ／Ｖリミツト回路、１４から２０は
出力端、２１は全波整流回路、２２は同期パルス
出力端子、２３は第１直流電源部、２４は第２直
流電源部、Vsは交流入力電圧、ViはＦ／Ｖ変換
の出力電圧、VEXは界磁電圧、S1は電圧設定信
号、S2は同期パルス、S3はＦ／Ｖリミツト信号、
PG1とPG2はゲートパルスである。
説明する動作波形図、第２図ａ〜ｃは複巻におけ
るＦ／Ｖリミツトの不具合を説明する動作波形
図、第３図は本考案の一実施例を示す回路図、第
４図ａ〜ｄはサイリスタ未点弧時における各部の
動作波形図、第５図ａ〜ｄはサイリスタ点弧時に
おける各部の動作波形図、第６図ａ，ｂは動作レ
ベルの調整を説明する動作波形図である。 図面中、AGは交流発電機、EXは励磁機、DM
はサイリスタブリツジ、D1からD3はダイオード、
ZD1とZD2はツエナーダイオード、C1とC2はコン
デンサ、R1からR8は抵抗、１は複巻用変流器、
２は分巻用変成器、３はリアクトル、４と５は両
波整流回路の変成器とダイオードマトリクス、７
は直流電源回路、８は制御回路、９は第１の回
路、Q1は第１トランジスタ、Q2は第２トランジ
スタ、Q3と１２はＦ／Ｖ変換用のトランジスタ
と積分回路、１０は第２の回路、１１は微分回
路、１３はＦ／Ｖリミツト回路、１４から２０は
出力端、２１は全波整流回路、２２は同期パルス
出力端子、２３は第１直流電源部、２４は第２直
流電源部、Vsは交流入力電圧、ViはＦ／Ｖ変換
の出力電圧、VEXは界磁電圧、S1は電圧設定信
号、S2は同期パルス、S3はＦ／Ｖリミツト信号、
PG1とPG2はゲートパルスである。
Claims (1)
- 【実用新案登録請求の範囲】 交流発電機AGの出力を用いて界磁電流を供給
するサイリスタブリツジDMと、このサイリスタ
ブリツジDMを同期パルスS2を基準に位相制御す
る制御回路８とを具備する発電機の自動電圧調整
装置において、 前記サイリスタブリツジDMの交流入力電圧Vs
を全波整流する全波整流回路２１と、直流電源回
路７と、同期パルスS2を出力する第１の回路９
と、同期パルスS2のうち不要なパルスを除去する
第２の回路１０とを具備し、 前記直流電源回路７は第１直流電源部２３及び
この第１直流電源部に同極性で直列接続された第
２直流電源部２４を有し、サイリスタブリツジ
DMと第２直流電源部２４とが逆極性で直列接続
され、全波整流回路２１と第１直流電源部２３と
が逆極性で直列接続されていること、 前記第１の回路９は、第１直流電源部２３にベ
ース・エミツタ間電圧によりオン／オフ制御され
得る極性でコレクタ負荷抵抗R4を介してコレク
タとエミツタが接続された同期パルスS2を出力す
る第１トランジスタQ1と、この第１トランジス
タQ1のベースと第２直流電源部２４との間に接
続され、ベースに逆バイアス電圧を与える抵抗
R5，R3と、全波整流回路２１に一端が接続され
た抵抗R6と、この抵抗R6の他端と第１トランジ
スタQ1のベース間に全波整流回路２１の出力電
圧に対して順方向に接続されたダイオードD2と
を有すること、 前記全波整流回路２１の出力電圧と第２直流電
源部２４の出力電圧の関係は、前記交流入力電圧
Vsの零電圧付近でのみ前記第１の回路９の第１
トランジスタQ1がオフとなる関係であること、 前記第２の回路１０は、第１直流電源部２３に
ベース・エミツタ間電圧によりオン／オフ制御さ
れ得る極性でコレクタ負荷抵抗R7を介してコレ
クタとエミツタが接続された第２トランジスタ
Q2と、前記第１の回路９中の全波整流回路２１
に一端が接続された抵抗R6の他端と第２トラン
ジスタQ2のコレクタとの間に全波整流回路２１
の出力電圧に対して順方向に接続されたダイオー
ドD1と、第１直流電源部２３とサイリスタブリ
ツジDM間に接続された２つの抵抗R1，R2の直
列回路と、この直列回路中の２つの抵抗R1，R2
間の接続点と第２トランジスタQ2のベース間に
サイリスタブリツジDMの界磁電圧VEXに対して
順方向に接続されたダイオードD3と、第２トラ
ンジスタQ2のベースと直流電源回路７との間に
接続された抵抗R8とを有すること、 前記サイリスタブリツジDMの界磁電圧VEXと
第１及び第２直流電源部２３，２４の出力電圧と
の関係は、界磁電圧VEXが予め定めた電圧以上の
とき前記第２の回路１０中の第２トランジスタ
Q2がオンとなる関係であること、 を特徴とする発電機の自動電圧調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17021581U JPS5875500U (ja) | 1981-11-17 | 1981-11-17 | 発電機の自動電圧調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17021581U JPS5875500U (ja) | 1981-11-17 | 1981-11-17 | 発電機の自動電圧調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5875500U JPS5875500U (ja) | 1983-05-21 |
| JPH0534240Y2 true JPH0534240Y2 (ja) | 1993-08-30 |
Family
ID=29962177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17021581U Granted JPS5875500U (ja) | 1981-11-17 | 1981-11-17 | 発電機の自動電圧調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875500U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509965A (ja) * | 1973-06-04 | 1975-01-31 |
-
1981
- 1981-11-17 JP JP17021581U patent/JPS5875500U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509965A (ja) * | 1973-06-04 | 1975-01-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5875500U (ja) | 1983-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0113503A1 (en) | Three-phase power factor controller with induced EMF sensing | |
| JPH0124031B2 (ja) | ||
| JP4317881B2 (ja) | 電源 | |
| JP4339129B2 (ja) | スイッチ・モード電源 | |
| JPH0534240Y2 (ja) | ||
| US4325113A (en) | High voltage power supply | |
| JP3287062B2 (ja) | 電源回路 | |
| JPH0323838Y2 (ja) | ||
| JPS6031439Y2 (ja) | 励磁式交流発電機の自動電圧調整器 | |
| JP3303014B2 (ja) | 磁石式発電機の電圧制御装置 | |
| JPS6245793B2 (ja) | ||
| JP2529936B2 (ja) | ワイヤ送給電動機の速度制御装置 | |
| JPH034160Y2 (ja) | ||
| JPS6031440Y2 (ja) | 励磁式交流発電機の自動電圧調整器 | |
| JPH0634640B2 (ja) | 磁石式発電機の電圧制御装置 | |
| KR970006425Y1 (ko) | 전류 및 전압 궤환에 의해 제어되는 직류 전원 장치. | |
| JPS6229183Y2 (ja) | ||
| JPH019270Y2 (ja) | ||
| JPS635408Y2 (ja) | ||
| SU688975A1 (ru) | Устройство дл регулировани скорости электродвигател посто нного тока | |
| JPH0729742Y2 (ja) | スイッチング電源の電流検出回路 | |
| KR890006441Y1 (ko) | 삼상용 전자식 직류 아크 용접기 | |
| JPS6145753Y2 (ja) | ||
| JPH0246232Y2 (ja) | ||
| JPH0669268B2 (ja) | 充電回路 |