JPH05341499A - Reticle for stepper - Google Patents
Reticle for stepperInfo
- Publication number
- JPH05341499A JPH05341499A JP14717892A JP14717892A JPH05341499A JP H05341499 A JPH05341499 A JP H05341499A JP 14717892 A JP14717892 A JP 14717892A JP 14717892 A JP14717892 A JP 14717892A JP H05341499 A JPH05341499 A JP H05341499A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- alignment mark
- main body
- exposure apparatus
- projection exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ウェハーにレジスト等
を用いてLSIパターンを形成する工程において、露光
時の縮小投影露光装置用レチクルに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reticle for a reduction projection exposure apparatus at the time of exposure in the step of forming an LSI pattern on a wafer using a resist or the like.
【0002】[0002]
【従来の技術】近年、半導体の集積度は飛躍的に高ま
り、ウェハー上に微細パターン形成にはステッパーと呼
ばれる縮小投影露光装置を用いてパターンを形成するこ
とが主流となっている。2. Description of the Related Art In recent years, the degree of integration of semiconductors has dramatically increased, and it has become mainstream to form a fine pattern on a wafer by using a reduction projection exposure apparatus called a stepper.
【0003】特に最近チップ自体の面積が増大し、レチ
クル上のチップ総数が減少の傾向にある為にスクライブ
ライン部分の面積も減少の傾向にある。その上でアライ
メントマークは、アライメントマークの配置規則を守り
つつ、隣接チップで露光の影響がない場所に配置する必
要がある。このアライメントマークの配置場所によって
良品収量の関係が強く、深刻な問題となっている。Particularly, since the area of the chip itself has recently increased and the total number of chips on the reticle tends to decrease, the area of the scribe line portion also tends to decrease. Furthermore, it is necessary to arrange the alignment mark in a location where adjacent chips are not affected by exposure while observing the arrangement rule of the alignment mark. Depending on the location of the alignment mark, the yield of non-defective products is strong, which is a serious problem.
【0004】以下、従来の縮小投影露光装置用レチクル
について図面を参照しながら説明する。A conventional reticle for a reduction projection exposure apparatus will be described below with reference to the drawings.
【0005】図4および図5は従来の縮小投影露光装置
用レチクルの構成を示す平面図である。図4に示す従来
の縮小投影露光装置用レチクルは、9チップ構成の例で
あり、図5に示す縮小投影露光装置用レチクルは、4チ
ップ構成の例である。従来の縮小投影露光装置用レチク
ルは、本体チップ領域1、PCM領域2、スクライブラ
イン領域3およびアライメントマーク4とにより構成さ
れている。なおPCM領域2のPCMとはProcess Cont
rol Monitorの略語である。4 and 5 are plan views showing the structure of a conventional reticle for a reduction projection exposure apparatus. The conventional reticle for a reduction projection exposure apparatus shown in FIG. 4 is an example of a 9-chip configuration, and the reticle for a reduction projection exposure apparatus shown in FIG. 5 is an example of a 4-chip configuration. The conventional reticle for reduction projection exposure apparatus is composed of a main body chip region 1, a PCM region 2, a scribe line region 3 and an alignment mark 4. The PCM in the PCM area 2 is Process Cont
Abbreviation for rol Monitor.
【0006】以上のように構成された従来の縮小投影露
光装置用レチクルを用いて、ステッパー等により露光し
てパターンを形成していた。The conventional reticle for a reduction projection exposure apparatus having the above-described structure is used to form a pattern by exposure using a stepper or the like.
【0007】[0007]
【発明が解決しようとする課題】しかしながら上記の従
来の構成では以下のような課題を有していた。上記図4
に示すようにチップ数が9つの場合はスクライブライン
領域3も多く存在するため、アライメントマーク4の配
置規則および隣接チップでの露光の影響を考慮にいれて
も容易にアライメントマーク4の配置が行なえる。しか
し近年は本体チップサイズの増大や各種アライメントマ
ークの配置数の増加によってアライメントマークの配置
場所が減少してきており、特に本体チップ領域内の本体
チップが小数、例えば4つの場合には課題があった。However, the above-mentioned conventional structure has the following problems. Figure 4 above
When the number of chips is 9, as shown in FIG. 5, there are many scribe line regions 3, and therefore the alignment marks 4 can be easily arranged even if the arrangement rule of the alignment marks 4 and the influence of exposure on adjacent chips are taken into consideration. It However, in recent years, the location of the alignment marks has been decreasing due to the increase in the size of the main body chip and the increase in the number of the various alignment marks, and there is a problem especially when the number of main body chips in the main body chip area is small, for example, four. ..
【0008】以下、図面を参照しながら説明する。図6
は図5に示す従来の縮小投影露光装置用レチクルを用い
て露光した時のウェハー上のパターン状態を示す平面図
である。ウェハー5上には1ショット分の露光領域6と
PCM領域7が形成されている。A description will be given below with reference to the drawings. Figure 6
FIG. 6 is a plan view showing a pattern state on a wafer when exposed using the reticle for the conventional reduction projection exposure apparatus shown in FIG. An exposure area 6 and a PCM area 7 for one shot are formed on the wafer 5.
【0009】図7は図6に示すウェハー上のアライメン
トマーク部分を拡大した平面図である。FIG. 7 is an enlarged plan view of an alignment mark portion on the wafer shown in FIG.
【0010】図5に示す縮小投影露光装置用レチクルの
ようにレチクル上に本体チップ領域1が小数、4つの場
合はレチクル上でアライメントマーク4を本体チップ領
域1周辺のスクライブライン領域3上に配置し、図6に
示すようにウェハー5に露光した場合、図7に示すアラ
イメントマーク部分の拡大図のようにウェハー5上のス
クライブライン8上に形成されたアライメントマーク9
がズレてつぶれてしまう。また隣接するショットによる
アライメントマーク9のつぶれによる合わせ不能や、シ
フトショットによるアライメントマーク9のつぶれによ
る合わせ不能により良品収量に影響するという課題を有
していた。As in the reticle for the reduction projection exposure apparatus shown in FIG. 5, when the number of the main body chip area 1 is a small number on the reticle, the alignment mark 4 is arranged on the scribe line area 3 around the main body chip area 1 in the case of four reticle. Then, when the wafer 5 is exposed as shown in FIG. 6, the alignment mark 9 formed on the scribe line 8 on the wafer 5 as shown in an enlarged view of the alignment mark portion shown in FIG.
Is displaced and crushed. Further, there is a problem that the non-alignment due to the collapse of the alignment mark 9 due to the adjacent shots and the misalignment due to the collapse of the alignment mark 9 due to the shift shot affect the yield of non-defective products.
【0011】本発明は上記従来の課題を解決するもの
で、縮小投影露光装置用レチクルの本体チップ領域周辺
のスクライブライン上にもアライメントマークの配置を
可能にするとともに、縮小投影露光装置用レチクルの設
計のスループットの向上、良品収量の向上を目的として
いる。The present invention solves the above-mentioned problems of the prior art. It is possible to arrange an alignment mark also on a scribe line around the main body chip area of a reticle for a reduction projection exposure apparatus, and at the same time, for a reticle for a reduction projection exposure apparatus. The purpose is to improve design throughput and yield of non-defective products.
【0012】[0012]
【課題を解決するための手段】上記課題を解決するため
に本発明の縮小投影露光装置用レチクルは、以下のよう
な構成を有している。すなわち、レチクル内に少なくと
も1つの本体チップ領域と、PCM領域と、前記本体チ
ップ領域間にスクライブライン領域とを備え、前記スク
ライブライン領域にアライメントマークと、前記アライ
メントマークに対してY軸に対称の位置に配置した第1
の保護パターンと、前記PCM領域によるシフトショッ
ト分移動した位置に配置した第2の保護パターンとより
なることを特徴とする。In order to solve the above problems, a reticle for a reduction projection exposure apparatus of the present invention has the following structure. That is, at least one main body chip region, a PCM region, and a scribe line region between the main body chip regions are provided in the reticle, and the alignment mark is provided in the scribe line region and is symmetrical about the Y axis with respect to the alignment mark. First placed in position
And a second protection pattern arranged at a position moved by the shift shot by the PCM area.
【0013】[0013]
【作用】上記構成により、保護パターンを本体チップ領
域周辺のスクライブライン上に配置されているアライメ
ントマークに対して、X軸及びY軸に対称の位置に配置
する。また、アライメントマーク配置位置からY軸にP
CMによるシフトショット分の位置に配置することによ
って、縮小投影露光装置用レチクルの本体チップ領域に
周辺上にアライメントマークを配置することが可能とな
り、合わせが可能になり、パターンがズレてつぶれるこ
とがなくなる。With the above structure, the protection pattern is arranged at a position symmetrical to the X-axis and the Y-axis with respect to the alignment mark arranged on the scribe line around the main body chip region. In addition, P from the position where the alignment mark is placed to the Y-axis
By arranging the CMs at positions corresponding to the shift shots by the CM, it becomes possible to arrange the alignment marks on the periphery in the main body chip area of the reticle for the reduction projection exposure apparatus, and it becomes possible to perform alignment and the patterns may be displaced and crushed. Disappear.
【0014】[0014]
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0015】図1は、本発明の一実施例における縮小投
影露光装置用レチクルを示す平面図である。FIG. 1 is a plan view showing a reticle for a reduction projection exposure apparatus according to an embodiment of the present invention.
【0016】図1に示す縮小投影露光装置用レチクル
は、レチクル上に配置している本体チップ領域1(4チ
ップ)と、PCM領域2、スクライブライン領域3と、
アライメントマーク4と、前記アライメントマーク4に
対してY軸に対称の第1の保護パターン10およびPC
Mによるシフトショット分移動した第2の保護パターン
11により構成されている。The reticle for a reduction projection exposure apparatus shown in FIG. 1 has a main body chip region 1 (4 chips) arranged on the reticle, a PCM region 2, and a scribe line region 3.
Alignment mark 4, first protection pattern 10 and PC symmetrical with respect to the alignment mark 4 in the Y-axis
The second protection pattern 11 is moved by the shift shot by M.
【0017】まず、アライメントマーク4の配置場所を
配置規則に従って配置する。配置された位置が本体チッ
プ領域の周辺上であれば、X軸、Y軸にそれぞれの対称
位置に第1の保護パターン10(アライメントマークと
保護パターンを重ねて露光して一つのアライメントマー
クになるパターン)を配置する。First, the placement position of the alignment mark 4 is set according to the placement rule. If the arranged position is on the periphery of the main body chip region, the first protection pattern 10 (alignment mark and protection pattern are overlapped and exposed to form one alignment mark) at symmetrical positions with respect to the X axis and the Y axis. Pattern).
【0018】次に、PCM領域2をショット(1露光)
することによって本体チップ領域1のシフトが本体チッ
プ領域1のショットサイズと異なる場合には、アライメ
ントマーク4からシフトショット分移動した場所へ第2
の保護パターン11を配置をする。Next, the PCM area 2 is shot (one exposure).
By doing so, when the shift of the main body chip area 1 is different from the shot size of the main body chip area 1, the second position is moved from the alignment mark 4 by the shift shot.
The protection pattern 11 of is arranged.
【0019】以上のようにアライメントマーク4と保護
パターン10,11を配置した縮小投影露光装置用レチ
クルを用いて露光した場合について説明する。A case will be described in which exposure is performed using the reticle for a reduction projection exposure apparatus in which the alignment mark 4 and the protection patterns 10 and 11 are arranged as described above.
【0020】図2は図1に示す縮小投影露光装置用レチ
クルを用いて露光したときのウェハーの状態を示す平面
図である。ウェハー5上には1ショット分の露光領域6
とPCM領域7が形成されている。図3は図2に示すウ
ェハー上のアライメントマーク部分を拡大した平面図で
ある。FIG. 2 is a plan view showing the state of the wafer when it is exposed using the reticle for the reduction projection exposure apparatus shown in FIG. The exposure area 6 for one shot is formed on the wafer 5.
And a PCM area 7 is formed. FIG. 3 is an enlarged plan view of an alignment mark portion on the wafer shown in FIG.
【0021】図1に示すようなレチクルを用いてウェハ
ー5上に露光すると、図3に示すように、ウェハー5上
のスクライブライン8上にアライメントマーク12をつ
ぶさず露光して形成することができる。When the wafer 5 is exposed by using the reticle shown in FIG. 1, the alignment mark 12 can be formed on the scribe line 8 on the wafer 5 by exposure without crushing it, as shown in FIG. ..
【0022】以上のように本実施例によれば、アライメ
ントマーク4の保護パターンとして第1の保護パターン
10および第2の保護パターン11を配置することによ
り、本体チップ領域1周辺のスクライブライン領域3上
にもアライメントマーク4を配置でき、なおかつウェハ
ー5上にアライメントマークを形成した場合、アライメ
ントマーク12がつぶれることがなくなる。As described above, according to this embodiment, by disposing the first protection pattern 10 and the second protection pattern 11 as protection patterns for the alignment mark 4, the scribe line area 3 around the main body chip area 1 is arranged. When the alignment mark 4 can be arranged on the upper side of the wafer 5 and the alignment mark 12 is formed on the wafer 5, the alignment mark 12 does not collapse.
【0023】以上のように本体チップ領域周辺上のスク
ライブライン上もアライメントマークの配置が可能とな
り、縮小投影露光装置用レチクルの設計のスループット
の向上および合わせ精度の向上になり良品収量の向上に
なる。As described above, the alignment marks can be arranged also on the scribe lines around the main body chip area, the throughput of designing the reticle for the reduced projection exposure apparatus is improved, the alignment accuracy is improved, and the yield of non-defective products is improved. ..
【0024】[0024]
【発明の効果】以上のように本発明はアライメントマー
クの保護パターンを配置することによって本体チップ領
域の周辺スクライブライン上にもアライメントマークを
レチクル上に配置することが可能になり、縮小投影露光
装置用レチクルの設計のスループットの向上、合わせ精
度の向上になり良品収量の向上が可能な優れた縮小投影
露光装置用レチクルを実現できるものである。As described above, according to the present invention, by arranging the protection pattern of the alignment mark, it becomes possible to arrange the alignment mark on the reticle even on the peripheral scribe line of the main body chip area. It is possible to realize an excellent reticle for a reduction projection exposure apparatus capable of improving the throughput of the design of the working reticle and improving the alignment accuracy, and improving the yield of non-defective products.
【図1】本発明の一実施例に係る縮小投影露光装置用レ
チクルの構成を示す平面図FIG. 1 is a plan view showing the configuration of a reticle for a reduction projection exposure apparatus according to an embodiment of the present invention.
【図2】本発明の一実施例に係る縮小投影露光装置用レ
チクルを用いて露光した時のウェハー平面図FIG. 2 is a plan view of a wafer when exposed using a reticle for a reduction projection exposure apparatus according to an embodiment of the present invention.
【図3】本発明の一実施例に係る縮小投影露光装置用レ
チクルを用いて露光した時のウェハー上のアライメント
マーク部分を拡大した平面図FIG. 3 is an enlarged plan view of an alignment mark portion on a wafer when exposed using a reticle for a reduction projection exposure apparatus according to an embodiment of the present invention.
【図4】従来の縮小投影露光装置用レチクルの構成(9
チップ構成)を示す平面図FIG. 4 is a diagram showing the configuration of a reticle for a conventional reduction projection exposure apparatus (9
Top view showing chip configuration)
【図5】従来の縮小投影露光装置用レチクルの構成(4
チップ構成)を示す平面図FIG. 5: Structure of reticle for conventional reduction projection exposure apparatus (4
Top view showing chip configuration)
【図6】従来の縮小投影露光装置用レチクルを用いて露
光した時のウェハー平面図FIG. 6 is a plan view of a wafer when exposed using a reticle for a conventional reduction projection exposure apparatus.
【図7】従来の縮小投影露光装置用レチクルを用いて露
光した時のウェハー上のアライメントマーク部分を拡大
した平面図FIG. 7 is an enlarged plan view of an alignment mark portion on a wafer when exposed using a reticle for a conventional reduction projection exposure apparatus.
1 本体チップ領域 2 PCM領域 3 スクライブライン領域 4 アライメントマーク 5 ウェハー 6 1ショット分の露光領域 7 ウェハー上のPCM領域 8 ウェハー上のスクライブライン 9 アライメントマーク 10 第1の保護パターン 11 第2の保護パターン 12 アライメントマーク 1 Main Chip Area 2 PCM Area 3 Scribe Line Area 4 Alignment Mark 5 Wafer 6 Exposure Area for One Shot 7 PCM Area on Wafer 8 Scribing Line on Wafer 9 Alignment Mark 10 First Protective Pattern 11 Second Protective Pattern 12 Alignment mark
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/027 Continuation of front page (51) Int.Cl. 5 Identification code Office reference number FI technical display area H01L 21/027
Claims (1)
領域と、PCM領域と、前記本体チップ領域間にスクラ
イブライン領域とを備え、前記スクライブライン領域に
アライメントマークと、前記アライメントマークに対し
てY軸に対称の位置に配置した第1の保護パターンと、
前記PCM領域によるシフトショット分移動した位置に
配置した第2の保護パターンとよりなることを特徴とす
る縮小投影露光装置用レチクル。1. A reticle having at least one main body chip region, a PCM region, and a scribe line region between the main body chip regions, wherein the scribe line region has an alignment mark and a Y-axis with respect to the alignment mark. The first protection pattern arranged symmetrically with respect to
A reticle for a reduction projection exposure apparatus, comprising a second protection pattern arranged at a position moved by the shift shot by the PCM area.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14717892A JPH05341499A (en) | 1992-06-08 | 1992-06-08 | Reticle for stepper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14717892A JPH05341499A (en) | 1992-06-08 | 1992-06-08 | Reticle for stepper |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05341499A true JPH05341499A (en) | 1993-12-24 |
Family
ID=15424349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14717892A Pending JPH05341499A (en) | 1992-06-08 | 1992-06-08 | Reticle for stepper |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05341499A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970028813A (en) * | 1995-11-28 | 1997-06-24 | 김광호 | Reticle for Semiconductor Device Manufacturing |
JP2007065665A (en) * | 2005-08-30 | 2007-03-15 | Asml Netherlands Bv | Device manufacturing method, mask and device |
JP2008102360A (en) * | 2006-10-19 | 2008-05-01 | Fujitsu Ltd | Exposure mask, method for manufacturing electronic device, and method for inspecting exposure mask |
JP2009053716A (en) * | 2008-11-07 | 2009-03-12 | Renesas Technology Corp | Reticle, exposure method and method for manufacturing semiconductor device |
JP2009258420A (en) * | 2008-04-17 | 2009-11-05 | Seiko Epson Corp | Photomask and method of manufacturing semiconductor device |
US20190179229A1 (en) * | 2017-12-11 | 2019-06-13 | Boe Technology Group Co., Ltd. | Mask, device and method for exposure |
-
1992
- 1992-06-08 JP JP14717892A patent/JPH05341499A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970028813A (en) * | 1995-11-28 | 1997-06-24 | 김광호 | Reticle for Semiconductor Device Manufacturing |
JP2007065665A (en) * | 2005-08-30 | 2007-03-15 | Asml Netherlands Bv | Device manufacturing method, mask and device |
JP4658004B2 (en) * | 2005-08-30 | 2011-03-23 | エーエスエムエル ネザーランズ ビー.ブイ. | Device manufacturing method |
JP2008102360A (en) * | 2006-10-19 | 2008-05-01 | Fujitsu Ltd | Exposure mask, method for manufacturing electronic device, and method for inspecting exposure mask |
US7855035B2 (en) | 2006-10-19 | 2010-12-21 | Fujitsu Semiconductor Limited | Exposure mask, manufacturing method of electronic device, and checking method of exposure mask |
JP2009258420A (en) * | 2008-04-17 | 2009-11-05 | Seiko Epson Corp | Photomask and method of manufacturing semiconductor device |
JP2009053716A (en) * | 2008-11-07 | 2009-03-12 | Renesas Technology Corp | Reticle, exposure method and method for manufacturing semiconductor device |
JP4529099B2 (en) * | 2008-11-07 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | Reticle, exposure method and semiconductor device manufacturing method |
US20190179229A1 (en) * | 2017-12-11 | 2019-06-13 | Boe Technology Group Co., Ltd. | Mask, device and method for exposure |
US11086228B2 (en) * | 2017-12-11 | 2021-08-10 | Boe Technology Group Co., Ltd. | Mask, device and method for exposure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1128215B1 (en) | Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy | |
JPH05341499A (en) | Reticle for stepper | |
US6342426B1 (en) | Method for protecting stepper alignment marks | |
JPH07117744B2 (en) | Dicing line formation method | |
JPH01251631A (en) | Wafer | |
JP2862798B2 (en) | Photomask for semiconductor device manufacturing | |
JP3434593B2 (en) | Method for manufacturing semiconductor device | |
JPH02127641A (en) | Reticle for semiconductor integrated circuit | |
JPH02307206A (en) | Wafer alignment mark | |
JPH0276214A (en) | Alignment mark of glass mask in photolithography process | |
JP3955457B2 (en) | Photomask and wafer substrate exposure method | |
JPH0318012A (en) | Reticle for reducing-projection exposure apparatus | |
JPH07106242A (en) | Semiconductor aligner | |
JPH022606A (en) | Manufacture of semiconductor device | |
JPS59144125A (en) | Reticule | |
JPS6035514A (en) | Photolithographic pattern | |
JPH07169670A (en) | Manufacture of semiconductor device | |
JPH05335203A (en) | Reticle for reduced projection exposure and exposure method using the reticle | |
JPH05291106A (en) | Exposure method for semiconductor wafer | |
JPH02135343A (en) | Mask | |
JPH04348343A (en) | Reticle for reduction stepper | |
JP3057767B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JPH10312949A (en) | Exposure method and reticle used for the method | |
JPS623944B2 (en) | ||
JPH08222509A (en) | Substrate and its manufacture |