JPH0534128Y2 - - Google Patents
Info
- Publication number
- JPH0534128Y2 JPH0534128Y2 JP4650688U JP4650688U JPH0534128Y2 JP H0534128 Y2 JPH0534128 Y2 JP H0534128Y2 JP 4650688 U JP4650688 U JP 4650688U JP 4650688 U JP4650688 U JP 4650688U JP H0534128 Y2 JPH0534128 Y2 JP H0534128Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- main surface
- substrate portion
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 16
- 238000005259 measurement Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 239000000523 sample Substances 0.000 description 7
- 238000009966 trimming Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】
[産業上の利用分野]
本考案は、厚膜回路を含む回路基板装置に関す
る。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a circuit board device including a thick film circuit.
[従来の技術]
多くの回路基板装置は基板の表面と裏面との両
方に回路を設ける。この種の両面型の回路基板装
置の代表的な構成方法として次の2つが知られて
いる。[Prior Art] Many circuit board devices provide circuits on both the front and back sides of the board. The following two methods are known as typical construction methods for this type of double-sided circuit board device.
第1は、貫通孔を使用して基板の表面側の回路
と裏面側の回路を接続する方法である。 The first method is to connect circuits on the front side of the board and circuits on the back side of the board using through holes.
第2は、クリツプリードと呼ばれる接続部材を
使用して基板の表面側の回路と裏面側の回路とを
接続する方法である。 The second method is to connect circuits on the front side of the board and circuits on the back side using a connecting member called a clip lead.
本願考案は後者の第2の方法に関係するもので
ある。 The present invention relates to the latter second method.
[考案が解決しようとする課題]
ところで、回路基板装置を作成する場合に未完
成の状態で電気的特性を測定したいことがある。
前述の第1の方法に従つて回路基板装置を構成す
る場合は、貫通孔を使用して基板の裏面側の回路
が表面側の回路に接続されているので、基板の表
面側のみに測定プローブを当てて電気的特性を測
定することができる。しかし、前述の第2の方法
の場合は、クリツプリードを装着しないと表面側
の回路と裏面側の回路との接続が達成されないの
で、表面側の回路のみに測定プローブを当てて電
気的特性を測定することができず、裏面側の回路
にも測定プローブを当てることが必要になる。こ
のように基板の裏面側の回路に測定プローブを当
てると、測定の作業性が悪くなり、測定能率が低
下する。[Problems to be Solved by the Invention] By the way, when creating a circuit board device, there are times when it is desired to measure the electrical characteristics of the unfinished circuit board device.
When configuring a circuit board device according to the first method described above, the circuit on the back side of the board is connected to the circuit on the front side using through holes, so the measurement probe is attached only to the front side of the board. can be applied to measure electrical characteristics. However, in the case of the second method described above, the connection between the circuit on the front side and the circuit on the back side cannot be achieved unless clip leads are attached, so the electrical characteristics are measured by applying the measurement probe only to the circuit on the front side. It is not possible to measure it, and it is necessary to apply a measurement probe to the circuit on the back side as well. If the measurement probe is applied to the circuit on the back side of the board in this way, the workability of the measurement will be poor and the measurement efficiency will be reduced.
この種の問題を解決するための1つの方法とし
て実開昭59−192848号公報に記載されているよう
に、裏面側の回路を貫通孔を介して表面側に延長
させた中間段階(未完成)の回路基板装置を作
り、電気的特性の測定が終了したら、貫通孔の部
分で回路基板を分割し、不要部分を除去する方法
が考えられる。この方法によれば確かに表面側で
電気的特性の測定が可能になるが、導体膜を有す
る貫通孔部分で基板を分割するので、基板が分割
しにくいという問題が生じる。 As one method for solving this kind of problem, as described in Japanese Utility Model Application Publication No. 59-192848, an intermediate stage (unfinished ) After making the circuit board device and measuring the electrical characteristics, one possible method is to divide the circuit board at the through-holes and remove unnecessary parts. Although this method does make it possible to measure the electrical characteristics on the front surface side, the problem arises that it is difficult to divide the substrate because the substrate is divided at the through-hole portion having the conductive film.
そこで、本考案の目的は、基板の表面側の回路
と裏面側の回路との組み合せの電気的特性を表面
側で行うことが可能であり、且つ電気的特性の測
定後に基板の不要部分を容易に除去して小型化す
ることができる回路基板装置を提供することにあ
る。 Therefore, the purpose of this invention is to make it possible to measure the electrical characteristics of the combination of circuits on the front side and circuits on the back side of the board on the front side, and to easily remove unnecessary parts of the board after measuring the electrical characteristics. An object of the present invention is to provide a circuit board device that can be removed and downsized.
[課題を解決するための手段]
上記目的を達成するための本考案は、実施例を
示す図面の符号を参照して説明すると、電気的特
性の測定は可能であるが、最終的に完成されてい
ない中間段階の回路基板装置であつて、最終的に
回路基板として使用する第1の基板部分1と、最
終的には除去される部分であつて前記第1の基板
部分1に対して分割可能に連結されている第2の
基板部分2と、前記第1の基板部分1の一方の主
面4に形成された第1の回路部分と、前記第1の
基板部分1の他方の主面8に形成された第2の回
路部分と、前記第2の基板部分2の一方の主面1
1から他方の主面12に至るように形成されてい
る貫通孔13又は溝と、前記第2の基板部分2の
一方の主面11のみにおいて前記貫通孔13又は
溝を囲む領域から前記貫通孔13又は溝を介して
前記第2の基板部分2の他方の主面12に至り、
更に前記第1の基板部分1の他方の主面8の前記
第2の回路部分に至るように形成された導体層1
4とを備え、前記導体層14の前記第2の基板部
分2の一方の主面12に形成された部分と前記第
1の回路部分の一部とを使用して前記第1の回路
部分と前記第2の回路部分との組み合せ回路の電
気的特性を測定した後に前記第2の基板部分2を
除去するように構成された回路基板装置に係わる
ものである。[Means for Solving the Problems] The present invention for achieving the above object will be described with reference to the reference numerals in the drawings showing the embodiments. Although it is possible to measure electrical characteristics, it is not possible to ultimately complete the invention. It is a circuit board device at an intermediate stage in which the circuit board device is divided into a first board part 1 which is finally used as a circuit board, and a part which is ultimately removed and is divided into the first board part 1. a second substrate portion 2 that is possibly connected to each other, a first circuit portion formed on one main surface 4 of the first substrate portion 1, and the other main surface of the first substrate portion 1; 8 and one main surface 1 of the second substrate portion 2.
1 to the other main surface 12, and a region surrounding the through hole 13 or groove only on one main surface 11 of the second substrate portion 2 to the through hole. 13 or the other main surface 12 of the second substrate portion 2 via the groove,
Furthermore, a conductor layer 1 is formed on the other main surface 8 of the first substrate portion 1 to reach the second circuit portion.
4, using a portion of the conductor layer 14 formed on one main surface 12 of the second substrate portion 2 and a part of the first circuit portion to form the first circuit portion. The present invention relates to a circuit board device configured to remove the second board portion 2 after measuring the electrical characteristics of a circuit combined with the second circuit portion.
[作用及び効果]
本考案においては、接続のための貫通孔13又
は溝が第2の基板部分2に形成され、一方の主面
側においては導体層14が第2の基板部分2のみ
に形成され、第1の基板部分1まで延びていな
い。従つて、第1の主面(表面)側の導体層14
を使用して電気的特性を測定した後における第2
の基板部分2の分割を容易且つ良好に達成するこ
とができる。即ち、第1及び第2の基板部分1,
2の分割線上には第2の主面(裏面)側にのみ導
体層14があり、第1の主面(表面)側にはない
ので、両面に導体層がある場合に比べて容易且つ
良好に分割することができる。[Operations and Effects] In the present invention, the through hole 13 or groove for connection is formed in the second substrate portion 2, and the conductor layer 14 is formed only in the second substrate portion 2 on one main surface side. and does not extend to the first substrate part 1. Therefore, the conductor layer 14 on the first main surface (front surface) side
After measuring the electrical characteristics using
The division of the substrate portion 2 can be easily and efficiently achieved. That is, the first and second substrate portions 1,
On the dividing line of 2, there is a conductor layer 14 only on the second main surface (back) side and not on the first main surface (front surface) side, so it is easier and better than when there are conductor layers on both sides. It can be divided into.
また、第1の基板部分1の第2の主面(裏面)
の第2の回路部分を第2の基板部分2の第1の主
面(表面)側に導出するので、第1及び第2の回
路部分の組み合せ回路の電気的特性の測定を第1
の主面(表面)側のみで行うことが可能になり、
測定を能率的に進めることができる。 In addition, the second main surface (back surface) of the first substrate portion 1
Since the second circuit portion of the second substrate portion 2 is led out to the first main surface (front surface) side of the second substrate portion 2, the electrical characteristics of the combination circuit of the first and second circuit portions can be measured on the first side.
It is now possible to perform this only on the main (front) side of the
Measurements can be carried out efficiently.
[実施例]
次に、本考案の実施例に係わる厚膜混成集積回
路装置及びその製造方法を説明する。第1図は混
成集積回路の完成前の回路基板装置を示す平面
図、第2図はその底面図である。セラミツク回路
基板は第1の基板部分1と第2の基板部分2とか
ら成り、第2の基板部分2は浅い直線状溝から成
る分割線3で第1の基板部分1から分割除去され
る。[Example] Next, a thick film hybrid integrated circuit device and a method for manufacturing the same according to an example of the present invention will be described. FIG. 1 is a plan view showing a circuit board device before completion of a hybrid integrated circuit, and FIG. 2 is a bottom view thereof. The ceramic circuit board consists of a first substrate part 1 and a second substrate part 2, the second substrate part 2 being separated from the first substrate part 1 at a parting line 3 consisting of a shallow linear groove.
第1の基板部分1の一方の主面(表面)4上に
は複数のリードランド5a,5b,5c,5d
と、配線導体層6と、抵抗体層7とを含む第1の
回路部分が設けられている。第1の基板部分1の
他方の主面(裏面)8には第2図に示すようにリ
ードランド9a,9b,9c,9dと、配線導体
層10とを含む第2の回路部分が設けられてい
る。なお、第1及び第2の回路部分は模式的に一
部のみが示されており、実際には更に多くの回路
要素を含む。 A plurality of lead lands 5a, 5b, 5c, 5d are provided on one main surface (surface) 4 of the first substrate portion 1.
A first circuit portion including a wiring conductor layer 6 and a resistor layer 7 is provided. As shown in FIG. 2, a second circuit portion including lead lands 9a, 9b, 9c, and 9d and a wiring conductor layer 10 is provided on the other main surface (back surface) 8 of the first substrate portion 1. ing. Note that only some of the first and second circuit portions are schematically shown, and actually include many more circuit elements.
第2の基板部分2には一方の主面(表面)11
から他方の主面(裏面)12に至る貫通孔(スル
ーホール)13が設けられている。この貫通孔1
3の周囲から分割線と反対方向に向かつて表面1
1に設けられた測定端子用導体層14は、第4図
に示すように貫通孔13の壁面に設けられた導体
層15と第2図に示すように裏面側に設けられた
接続導体層16を介して第2の回路部分のリード
ランド9aに接続されている。第1の基板部分1
の裏面8には複数のリードランド9a〜9dがあ
るが、これ等の全部に対応して貫通孔13が設け
られておらず、フアンクシヨン・トリミングに必
要なリードランド9aのみに対応して貫通孔13
が設けられている。 The second substrate portion 2 has one main surface (front surface) 11.
A through hole 13 is provided extending from the main surface (back surface) 12 to the other main surface (back surface) 12 . This through hole 1
Surface 1 facing in the opposite direction to the dividing line from around 3
The measurement terminal conductor layer 14 provided in FIG. 1 includes a conductor layer 15 provided on the wall surface of the through hole 13 as shown in FIG. The lead land 9a of the second circuit portion is connected to the lead land 9a of the second circuit portion. First substrate part 1
Although there are a plurality of lead lands 9a to 9d on the back surface 8 of the , a through hole 13 is not provided for all of them, but a through hole is provided for only the lead land 9a necessary for function trimming. 13
is provided.
この混成集積回路装置は、表面側のリードラン
ド5a〜5dと裏面側のリードランド9a〜9d
とを接続することによつて所望の回路を完成する
ように構成されている。しかし、フアンクシヨ
ン・トリミングは回路装置の全部を完全に接続し
ない状態で行うことができる。 This hybrid integrated circuit device has lead lands 5a to 5d on the front side and lead lands 9a to 9d on the back side.
By connecting the two, a desired circuit is completed. However, function trimming can be performed without fully connecting all of the circuit devices.
フアンクシヨン・トリミングを行う時には、リ
ード端子5aと測定端子用導体層14との両方に
第1の測定用プローブを当て、第2の測定用プロ
ーブをリードランド5bに当てることによつて回
路の特性を測定し、抵抗体層7をトリミングす
る。リードランド5aと導体層14とは近接配置
されているので、共通のプローブを当てることは
容易である。フアンクシヨン・トリミングが終了
したら、分割線3に沿つて第2の基板部分2を分
割除去し、第5図に示す独立した第1の回路部分
1を得る。なお、分割は表面側の分割線3上に配
線導体層が設けられていないので、良好に達成さ
れる。 When performing function trimming, the characteristics of the circuit are measured by applying the first measurement probe to both the lead terminal 5a and the measurement terminal conductor layer 14, and applying the second measurement probe to the lead land 5b. Measure and trim the resistor layer 7. Since the lead land 5a and the conductor layer 14 are arranged close to each other, it is easy to apply a common probe to them. After the function trimming is completed, the second substrate portion 2 is divided and removed along the dividing line 3 to obtain the independent first circuit portion 1 shown in FIG. Incidentally, the division can be achieved satisfactorily since no wiring conductor layer is provided on the division line 3 on the front surface side.
しかる後、表面側のリードランド5a〜5dと
裏面側のリードランド9a〜9dとに接続される
ように第6図に示すクリツプリード17を装着
し、半田(図示せず)で結合する。 Thereafter, the clip leads 17 shown in FIG. 6 are attached so as to be connected to the lead lands 5a to 5d on the front side and the lead lands 9a to 9d on the back side, and are connected with solder (not shown).
[変形例]
本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。[Modifications] The present invention is not limited to the above-described embodiments, but can be modified as follows, for example.
(1) 第6図では表裏のリードランド5a,9aの
相互接続がリード17のバネ性を有する挟持部
分によつて達成されているが、表裏のリードラ
ンド5a,9aを接続するための専用コ字状接
続部材によつて行つてもよい。この場合には更
に外部リード部材をリードランド5a〜5dに
接続する。(1) In Fig. 6, the interconnection between the front and back lead lands 5a and 9a is achieved by the springy clamping portion of the lead 17, but there is a dedicated connector for connecting the front and back lead lands 5a and 9a. This may also be done by means of a character-shaped connecting member. In this case, external lead members are further connected to the lead lands 5a to 5d.
(2) 貫通孔13の代りに第2の基板部分2の端面
に貫通溝を形成し、これを利用して表裏の電気
的接続を達成してもよい。(2) Instead of the through hole 13, a through groove may be formed in the end surface of the second substrate portion 2, and this may be used to achieve electrical connection between the front and back sides.
(3) フアンクシヨン・トリミングに測定用端子導
体層14とリードランド5aとを電気的に接続
することが不要な場合にも本考案を適用し得
る。(3) The present invention can also be applied to the case where it is not necessary to electrically connect the measurement terminal conductor layer 14 and the lead land 5a for function trimming.
(4) 裏面側にリードランド9a〜9dを設けない
場合にも適用可能である。(4) It is also applicable when the lead lands 9a to 9d are not provided on the back side.
第1図は本考案の実施例に係わる回路基板装置
の一部を示す平面図、第2図は回路基板装置の底
面図、第3図は第1図の−線断面図、第4図
は第1図の−線断面図、第5図は第1図の回
路基板装置から第2の基板部分を除去した後の第
1の基板部分を示す平面図、第6図は第5図の第
1の基板部分にクリツプリードを結合した状態を
示す断面図である。
1……第1の基板部分、2……第2の基板部
分、3……分割線、5a,5d……リードラン
ド、7……抵抗体層、9a〜9d……リードラン
ド、13……貫通孔、14……測定端子用導体
層、17……クリツプリード。
FIG. 1 is a plan view showing a part of a circuit board device according to an embodiment of the present invention, FIG. 2 is a bottom view of the circuit board device, FIG. 3 is a cross-sectional view taken along the - line in FIG. 1, and FIG. 1, FIG. 5 is a plan view showing the first board portion after removing the second board portion from the circuit board device shown in FIG. 1, and FIG. FIG. 1 is a cross-sectional view showing a state in which a clip lead is coupled to the substrate portion of FIG. DESCRIPTION OF SYMBOLS 1... First board part, 2... Second board part, 3... Parting line, 5a, 5d... Lead land, 7... Resistor layer, 9a to 9d... Lead land, 13... Through hole, 14... conductor layer for measurement terminal, 17... clip lead.
Claims (1)
成されていない中間段階の回路基板装置であつ
て、 最終的に回路基板として使用する第1の基板部
分1と、 最終的には除去される部分であつて前記第1の
基板部分1に対して分割可能に連結されている第
2の基板部分2と、 前記第1の基板部分1の一方の主面4に形成さ
れた第1の回路部分と、 前記第1の基板部分1の他方の主面8に形成さ
れた第2の回路部分と、 前記第2の基板部分2の一方の主面11から他
方の主面12に至るように形成されている貫通孔
13又は溝と、 前記第2の基板部分2の一方の主面11のみに
おいて前記貫通孔13又は溝を囲む領域から前記
貫通孔13又は溝を介して前記第2の基板部分2
の他方の主面12に至り、更に前記第1の基板部
分1の他方の主面8の前記第2の回路部分に至る
ように形成された導体層14と を備え、前記導体層14の前記第2の基板部分2
の一方の主面12に形成された部分と前記第1の
回路部分の一部とを使用して前記第1の回路部分
と前記第2の回路部分との組み合せ回路の電気的
特性を測定した後に前記第2の基板部分2を除去
するように構成された回路基板装置。[Claims for Utility Model Registration] A first board portion 1 that is an intermediate stage circuit board device whose electrical characteristics can be measured but is not finally completed, and which is ultimately used as a circuit board. , a second substrate portion 2 which is a portion to be finally removed and is separably connected to the first substrate portion 1; and one main surface of the first substrate portion 1. 4, a second circuit portion formed on the other main surface 8 of the first substrate portion 1, and a first circuit portion formed on the other main surface 8 of the second substrate portion 2; A through hole 13 or groove formed to reach the other main surface 12; and a through hole 13 or groove formed from a region surrounding the through hole 13 or groove only on one main surface 11 of the second substrate portion 2. the second substrate portion 2 through the groove;
a conductor layer 14 formed to reach the other main surface 12 of the first substrate portion 1 and further reach the second circuit portion of the other main surface 8 of the first substrate portion 1; Second board part 2
The electrical characteristics of a combination circuit of the first circuit portion and the second circuit portion were measured using a portion formed on one main surface 12 of the circuit and a portion of the first circuit portion. A circuit board device configured to subsequently remove said second board portion 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4650688U JPH0534128Y2 (en) | 1988-04-06 | 1988-04-06 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4650688U JPH0534128Y2 (en) | 1988-04-06 | 1988-04-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01157461U JPH01157461U (en) | 1989-10-30 |
JPH0534128Y2 true JPH0534128Y2 (en) | 1993-08-30 |
Family
ID=31272776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4650688U Expired - Lifetime JPH0534128Y2 (en) | 1988-04-06 | 1988-04-06 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0534128Y2 (en) |
-
1988
- 1988-04-06 JP JP4650688U patent/JPH0534128Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01157461U (en) | 1989-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7563645B2 (en) | Electronic package having a folded package substrate | |
US6255602B1 (en) | Multiple layer electrical interface | |
JPH0534128Y2 (en) | ||
JPH0219982Y2 (en) | ||
JP2712100B2 (en) | Multilayer wiring board | |
JPS6314474Y2 (en) | ||
JPH0510379Y2 (en) | ||
JPH0617329Y2 (en) | Flexible printed circuit board | |
JPS6328618Y2 (en) | ||
JPS5814626Y2 (en) | multilayer printed board | |
JPH10242597A (en) | Printed wiring board | |
JPH05259214A (en) | Semiconductor device | |
JPH0282595A (en) | Method of forming printed circuit board | |
JPS6273640A (en) | Hybrid integrated circuit | |
JPS587657Y2 (en) | multilayer printed wiring board | |
JP3287184B2 (en) | Inspection circuit structure of semiconductor device | |
JP2639342B2 (en) | Pad for mounting electronic component and inspection method of pad and electronic component | |
JPH0648898Y2 (en) | Printed wiring board | |
JPH0634710Y2 (en) | Printed wiring board | |
JPH0548239A (en) | Forming method of circuit substrate | |
JPS5943748Y2 (en) | motherboard | |
JPS6020945Y2 (en) | Multi-chip LSI package | |
JPS6024088A (en) | Method of producing testing printed board | |
JPH01230287A (en) | Electric connection structure between boards | |
JPS6380543A (en) | Integrated circuit device |