JPH05338945A - エレベータの保守装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 エレベータの保守装置において、エレベータ
の制御プログラムのＳ／Ｗ暴走が発生するに至った直接
的な原因を究明する為に有効な情報を提供する。 【構成】 ＲＯＭに格納された制御プログラムに従って
エレベータの制御を実行する各台制御装置内のＭＰＵの
制御信号をコネクタ４２及びデコーダ４５を介して保守
装置３のＲＡＭ５に常にトレースしておき、少なくとも
Ｓ／Ｗ（ソフトウエア）が正常に一巡する以上の時間分
のトレースデータを蓄積して、Ｓ／Ｗが異常となれば、
各台制御装置のウォッチドッグタイマ回路からの検出信
号に基づきラッチ回路４８とマルチプレクサ４９及び双
方向バッファ５０により該トレース情報を保持するよう
に構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、エレベータの信号制
御部にマイクロプロセッサユニット（以下、ＭＰＵと略
称する）を用いたエレベータの保守装置に関するもので
ある。

【０００２】

【従来の技術】従来、例えば特開昭５５−７０６８４号
公報にエレベータの保守装置が開示されている。図７と
図８は上記公報に示された従来のエレベータの各台制御
装置とこれに接続される保守装置の構成を示すものであ
る。

【０００３】従来のエレベータの各台制御装置を示す図
７において、エレベータの各台制御装置１内のＭＰＵ２
には、アドレスバス２ａ、データバス２ｂ、コントロー
ルバス２ｃが接続され、これらのバスには号機制御デー
タをストアしたり、後述する保守装置３からのコマンド
信号をストアするランダムアクセスメモリ（以下ＲＡＭ
と略称する）４、プログラムや固定データを記憶してお
くリードオンリメモリ（以下ＲＯＭと略称する）５、号
機制御対象６との入出力インターフェースを行うフェリ
フェリアルインターフェースアダプタ（以下ＰＩＡと略
称する）７、外部との通信を行うアンシンクロナスコミ
ニュケーションインターフェースアダプタ（以下ＡＣＩ
Ａと略称する）８がそれぞれ接続されている。

【０００４】また、一定周期ごとに割込みをかける割込
みパルス１０とＡＣＩＡ８，９に与える基準クロック１
１とＭＰＵ２に与える基準クロック１２とを発生するク
ロック回路１３があり、群管理制御装置１４（図示せ
ず）との送信ライン１５と受信ライン１６及びＡＣＩＡ
８とのインターフェース回路１７がある。さらに、保守
装置３との間に仮設される送信ライン１８と受信ライン
１９は、取り外しまたは取り付けを容易にするために設
けられたコネクタ２０を通してＡＣＩＡ９とのインター
フェースをするインターフェース回路２１へ接続され
る。

【０００５】また、号機制御対象６の制御入力情報とし
て、例えばスイッチ２２ａ、ボタン２２ｂ、安全シーケ
ンスを行う若干のリレー接点２２ｃ、リミットスイッチ
２２ｄがあり、これらはディジタル入力信号２３として
ＰＩＡ７のＡポートからＲＡＭ４に記憶される。ＲＡＭ
４に記憶されたこれらの情報をもとに、制御シーケンス
が演算処理され、その演算結果は、ＰＩＡ７のＢポート
を介してディジタル出力信号２４として号機制御対象６
の出力素子、例えばランプ２５ａ、リレー２５ｂ等を駆
動する。

【０００６】図８は従来のエレベータの保守装置３を示
す図である。図において、ＭＰＵ２６には３種のバス２
６ａ，２６ｂ，２６ｃが接続され、これらのバスには、
保守対象である任意のエレベータ制御装置と仮設信号線
２７ａ，２７ｂ，２７ｃ，２７ｄおよびインターフェー
ス回路Ｉ／Ｏ２８ａ，２８ｂ，２８ｃ，２８ｄを介して
接続されるＡＣＩＡ２９ａ，２９ｂ，２９ｃ，２９ｄ、
キーボードまたはスイッチパネル等による制御卓３０か
らのデータをデータバス３０ａを介して入力するＰＩＡ
３１、仮設信号線２７ａ，２７ｂ，２７ｃ，２７ｄと制
御卓３０から入力された信号をストアするＲＡＭ３２、
プログラムや固定データを記憶しておくＲＯＭ３３、表
示器として使用するＣＲＴ表示器３４への表示信号を出
力するＣＲＴ制御回路３５がそれぞれ接続されている。
また、ＭＰＵ２６とＡＣＩＡ２９ａ，２９ｂ，２９ｃ，
２９ｄにそれぞれ基準クロック３６，３７を出力するク
ロック回路３８がある。

【０００７】次に、例えば各台制御装置１のＲＯＭ５に
プログラムされているシーケンスプログラムを保守装置
３のＣＲＴ３４に表示する場合の動作について概説す
る。まず、保守装置３の制御卓３０を用いて、該動作を
要求するコマンドを入力する。該コマンドのコマンドデ
ータは、データバス３０ａ、ＰＩＡ３１を介してＭＰＵ
２６に読み込まれ、さらに、ＡＣＩＡ２９ａ、Ｉ／Ｏ２
８ａ，２７ａを介して各台制御装置１に送出される。

【０００８】今、上記保守装置３のバス２７ａが各台制
御装置１の信号線１８，１９に接続されているものとす
れば、上記送出されたコマンドデータは、各台制御装置
１のコネクタ２０、Ｉ／Ｏ２１、ＡＣＩＡ９を介してＭ
ＰＵ２に読み込まれる。ＭＰＵ２は、該コマンドデータ
を認識すると、ＲＯＭ５の特定領域のシーケンスプログ
ラムを、ＡＣＩＡ９、Ｉ／Ｏ２１、コネクタ２０、信号
線１８，１９を介して保守装置３に送出する。

【０００９】上記送出されたシーケンスプログラムのデ
ータは、保守装置３のバス２７ａ、Ｉ／Ｏ２８ａ、ＡＣ
ＩＡ２９ａを介してＭＰＵ２６に読み込まれ、該シーケ
ンスプログラムの内容は、あらかじめ決められたフォー
マットに従ってＣＲＴ制御回路３５を介してＣＲＴ３４
に表示される。

【００１０】ここで、以上実施されるデータの入力、デ
ータの送出、データの受信及びコマンドの認識、コマン
ドに対応する処理や実行、各構成要素に対する制御など
は、各台制御装置１に関しては、ＲＯＭ５にあらかじめ
プログラムされており、ＭＰＵ２が管理する動作であ
り、他方、保守装置３に関しては、ＲＯＭ３３にあらか
じめプログラムされており、ＭＰＵ２６が管理する動作
である。

【００１１】

【発明が解決しようとする課題】ところで、近年、ＭＰ
Ｕの性能は増々向上し、より複雑で高機能，多量な制御
がＭＰＵの管理下に置かれるようになってきている。こ
れは必然的にソフトウェア（以下Ｓ／Ｗと略称する）が
複雑，多量になることを意味しており、従って、Ｓ／Ｗ
の動作を直接モニタできる保守装置が必要になってい
る。

【００１２】このような状況において、従来のエレベー
タの保守装置は以上のように構成されているので、ＲＯ
Ｍ５，３３に内蔵するプログラムそれ自体が正常に動作
していなければ保守機能を果たさず、例えばＳ／Ｗが暴
走する不具合が発生した時、該保守装置を用いてこの原
因を究明することは困難であった。

【００１３】この発明は、上記のような問題点を解消す
るためになされたもので、Ｓ／Ｗが暴走した状況におい
ても、この原因を究明するに必要十分な情報を提供する
ことができるエレベータの保守装置を得ることを目的と
する。

【００１４】

【課題を解決するための手段】この発明に係るエレベー
タの保守装置は、制御プログラムをストアする記憶手
段、この記憶手段にストアされた制御プログラムに基づ
きエレベータの制御を実行するマイクロプロセッサユニ
ット、及び上記記憶手段にストアされた制御プログラム
に基づく上記マイクロプロセッサユニットによる制御が
所定の繰り返し時間を越えたことを検出する検出手段を
含むエレベータの各台制御装置の上記マイクロプロセッ
サユニットの信号線と電気的に接続および切り離しが可
能な接続手段と、この接続手段を介して上記各台制御装
置のマイクロプロセッサユニットの信号線の状態を逐次
記憶し所定時間の間記憶情報を蓄積する他の記憶手段
と、上記検出手段からの検出信号に基づいて他の記憶手
段に蓄積された記憶情報を保持する保持手段とを備えた
ものである。

【００１５】

【作用】この発明におけるエレベータの保守装置は、Ｓ
／Ｗが正常に動作している時には、記憶手段により、保
守対象となる各台制御装置のマイクロプロセッサユニッ
トの信号線の状態を逐次記憶し、かつ所定時間該記憶し
た情報を蓄積し、Ｓ／Ｗが暴走すると、検出手段の検出
信号に基づき蓄積した記憶情報を保持することにより、
Ｓ／Ｗが暴走した時点から逆上って、命令の実行をマイ
クロプロセッサユニットの機械語レベルで確認すること
ができ、あらかじめ認識しているＳ／Ｗによる所望動作
と比較することにより、不具合が発生した直接的要因を
明らかにする。

【００１６】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はエレベータの各台制御装置１の構成図を示
すものである。図７と同一部分は同一符号を付して示す
図１において、６ａはエレベータの各種スイッチや安全
回路のリレーの接点及びランプ，モータ等のエレベータ
の外部機器、７ａは該外部機器６ａとＭＰＵ２との間で
入出力を行う為のインターフェース回路、２ｄはＭＰＵ
２の出力ポート信号、３９はＳ／Ｗ暴走を検出すること
ができるように構成した回路で、一般的にいうウォッチ
ドッグタイマ回路（ＷＤＴ回路と略称する）、４０は該
ＷＤＴ回路３９の検出信号、４１は各台制御装置１に後
述する本実施例の保守装置３の取り付けまたは取り外し
を可能とする為に設けたコネクタである。

【００１７】また、図２は保守装置３の構成図を示すも
のである。図２において、４２は上記各台制御装置１と
の接続の為に保守装置３側に設けたコネクタ、４３ａ，
４３ｂ，４３ｃ，４４は保守装置３が取り付けられた
時、上記各台制御装置１のＭＰＵ２の信号２ａ，２ｂ，
２ｃ及びＷＤＴ回路３９の出力信号４０と電気的に等価
となる信号線、４５はデコーダ、４６はモード切換え用
スイッチ、４７は２^N カウンタ、４８はラッチ回路、４
９はマルチプレクサ、５０は双方向バッファ、５１はＲ
ＡＭ、５２はＲＡＭ５１の電源をバックアップする為の
コンデンサである。

【００１８】次に、図２の保守装置３がどのように作用
して、図１の各台制御装置１の保守を可能とするかを、
各装置の動作に基づき説明する。ここに、各台制御装置
１のコネクタ４１と保守装置３のコネクタ４２は直接あ
るいは電線等を介して電気的に接続されているものとす
る。

【００１９】通常、各台制御装置１のＭＰＵ２は、ＲＯ
Ｍ５にストアされているコードを読み出し、（１）該コ
ードを解読し、（２）それに従い例えばアドレスＡｄｒ
Ｘ番地にデータをライトしたり、（３）アドレスＡｄｒ
Ｙ番地のデータをリードしたり、（４）または演算処理
を行ったりする。このような基本的な命令を有機的に組
合せて、エレベータの制御・駆動を行えるようなＳ／Ｗ
がＲＯＭ５に内蔵されている。

【００２０】一般に、Ｓ／Ｗは、ある一定時間で一巡
し、これを繰り返すように構成されており、例えば１０
ｍｓ未満で一巡することがあらかじめ判っているＳ／Ｗ
が一巡するに１０ｍｓ以上かかれば、Ｓ／Ｗの異常と判
定する。これは、ＭＰＵ２の出力信号２ｄを用いてＷＤ
Ｔ回路３９で検出している。該ＷＤＴ回路３９の検出信
号は、例えばその時点でＷＤＴ回路３９が正常であれば
論理Ｈ、ＷＤＴ回路３９が異常であれば論理Ｌとなる信
号をＷＤＴＩと称し、他方、電源投入後あるいは所定の
条件によるリセット後、一度でもＷＤＴ異常が発生すれ
ば、以降論理Ｌを保持して異常が発生したことを記憶す
る信号をＷＤＴＲと称することにし、ＷＤＴＩとＷＤＴ
Ｒがともに論理Ｈの時はトレース及びトレースデータの
リードが可能であるが、ＷＤＴＲが論理Ｌの時はトレー
スを禁止する。

【００２１】一方、ＭＰＵ２の制御信号を説明の為に、
さらに詳しく定義しておく。前述した（１）〜（４）の
状態に対応して、状態（１），（４）の時に論理Ｈを出
力し、状態（２），（３）の時に論理Ｌを出力する信号
をストローブ信号ＳＴＲＢと称し、状態（２）の時に論
理Ｌを出力し、状態（３）の時に論理Ｈを出力する（状
態（１），（４）の時は特に規定しない）信号をリード
ライト信号Ｒ／Ｗと称することにする。

【００２２】次に、図２を用いて保守装置３の動作を詳
しく説明する。ここで図３〜図６は説明の為に用いる図
で、図３はデコーダ４５の論理を示し、Ｘはｄｏｎ′ｔ
ｃａｒｅ、０は論理Ｌを、１は論理Ｈを示し、Ａｄｒ
Ａは、保守装置３の後述する情報を読み込む為に設定し
た読み込みポートのアドレスである。また、図４はＲＡ
Ｍ５１への書き込みを示すタイムチャート、図５はＲＡ
Ｍ５１の読み込みを示すタイムチャート、図６はＲＡＭ
５１のトレース後の内容を示す図である。

【００２３】今、アドレスＡｄｒＯ番地をリードする制
御信号を各台制御装置１のＭＰＵ２が発生したとする
と、信号線４３ａはＡｄｒＯ、信号線４３ｃのストロー
ブ信号ＳＴＲＢは有効時にＬ、リードライト信号Ｒ／Ｗ
はリード時にＨとなる。この時、信号４４のＷＤＴＩ、
ＷＤＴＲが共にＨで、信号４６ａもＨであると、デコー
ダ４５の出力４５ａはＨ、４５ｂ，４５ｄはストローブ
信号ＳＴＲＢに同期してＬ、４５ｃはＬであり、他方、
マルチプレクサ４９の端子ＣはＷＤＴＲのＨが入力され
ているので、該マルチプレクサ４９の入力Ａの情報、す
なわちＡｄｒＯなるデータが該マルチプレクサ４９のＹ
に出力される。また、双方向バッファ５０の端子Ｃは、
デコーダ４５の出力４５ａのＨが入力されているので、
双方向バッファ５０の入力端θへの入力は出力端Ｘに出
力され、結果として、ＲＡＭ５１のＤ端子にはＡｄｒＯ
なるデータが入力されることになる。

【００２４】ここで、仮にカウンタ４７の状態がｎ−４
であったとすると、以上よりＲＡＭ５１のアドレスｎ−
４にデータＡｄｒＯが書き込まれることになる（図４参
照）。さらに、デコーダ４５の出力４５ｄはカウンタ４
７のＴ端子（立上りエッジでカウントアップする）に入
力されているので、上記書き込み動作の完了後、カウン
タ４７の状態をｎ−３として、次に上記と同様にして実
施されるＲＡＭ５１に対する書き込みに備える。

【００２５】以上の動作を繰返し、仮にＲＡＭ５１のア
ドレスがｎの状態でＷＤＴＲがＬになったとすると、マ
ルチプレクサ４９の端子ＣはＷＤＴＲのＬが入力されて
いるので、該マルチプレクサ４９の入力Ｂの情報、すな
わちラッチ回路４８の状態ＥＯＣ（エンドオブコード）
が該マルチプレクサ４９のＹに出力される。ここで、Ｅ
ＯＣはトレースしているアドレス情報においてＳ／Ｗ暴
走が発生した時点を識別するために用いられ、正常にＳ
／Ｗが動作している時の実行されないアドレスコード、
例えばリセットアドレスである００００Ｈ等のアドレス
コードである。

【００２６】よって、上記と同様にして、ＲＡＭ５１の
アドレスｎにデータＥＯＣが書き込まれることになる
（図４参照）。但し、デコーダ４５の出力４５ｄは、Ｗ
ＤＴＲがＬになると、Ｈのままであるので、カウンタ４
７のカウントアップは行われず、これをもってＲＡＭ５
１へのアドレスコードのトレース動作は終了し、図６に
示す如く内容となる。

【００２７】次に、該トレースした情報を得る為、ＲＡ
Ｍ５１のデータを各台制御装置１のＭＰＵ２に読み込む
為の一実施例として、スイッチ４６を閉じ４６ａをＬと
して、この時、ＷＤＴが復帰している時（ＷＤＴＩ＝
Ｈ，ＷＤＴＲ＝Ｌ）あらかじめ割付けたＡｄｒＡ番地を
読めば、ＲＡＭ５１のデータを読み込むことができる。
読込み動作は、デコーダ４５の出力４５ｂをＨとしてＲ
ＡＭ５１への書き込みを禁止し、デコーダ４５の出力４
５ａをリードタイミングでＬとして、双方向バッファ５
０のＸ端子の情報をＩ端子に出力するようにした以外
は、上述した書き込み動作と類似しているので説明を省
略する（図５参照）。

【００２８】実施例２．なお、上記実施例ではＲＡＭ５
１にトレースするデータは、ＭＰＵ２のアドレスのみで
あるが、例えばＭＰＵ２が該アドレスに対して書き込み
を実施したのか、あるいは読み込みを実施したのかは、
ＭＰＵ２の他の制御信号、例えばリードライト信号Ｒ／
ＷをＲＡＭ５１のデータに接続しておけばよい。

【００２９】実施例３．また、上記実施例ではトレース
したデータを読み込む手段として、Ｓ／Ｗの異常が復帰
した時、該Ｓ／Ｗ異常が発生した各台制御装置１のＭＰ
Ｕ２でトレースデータを読み込むように説明したが、保
守装置３を取り外してもＲＡＭ５１の内容を保持するよ
うな手段、例えばＲＡＭ５１の電源をコンデンサ５２で
バックアップしておけば、保守装置３を取り外して、各
台制御装置１と同一構成の制御装置に保守装置３を取り
付けた後、トレースデータを読み込むこともできる。

【００３０】

【発明の効果】以上のように、この発明によれば、マイ
クロプロセッサユニットの制御信号を直接トレースし、
Ｓ／Ｗが正常に一巡する以上の時間、該トレース情報を
蓄え、Ｓ／Ｗが異常となった時、該トレース情報を保持
し、該記憶した情報を読み取れるように構成したので、
Ｓ／Ｗが異常な動作を開始した原因を確実に究明するこ
とができる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるエレベータの各台制
御装置を示す構成図である。

【図２】この発明の一実施例によるエレベータの保守装
置を示す構成図である。

【図３】図２のデコーダ４５の真理値表の説明図であ
る。

【図４】図２のＲＡＭ５１への書き込みを示すタイムチ
ャートである。

【図５】図２のＲＡＭ５１の読込みを示すタイムチャー
トである。

【図６】図２のＲＡＭ５１のトレース後の内容を示す説
明図である。

【図７】従来例における各台制御装置を示す構成図であ
る。

【図８】従来例における保守装置を示す構成図である。

【符号の説明】

１ 各台制御装置 ２ マイクロプロセッサユニット（ＭＰＵ） ３ 保守装置 ５ ＲＯＭ ３９ ウオッチドッグタイマ回路 ４１ コネクタ ４２ コネクタ ４５ デコーダ ４７ カウンタ ４８ ラッチ回路 ４９ マルチプレクサ ５０ 双方向バッファ ５１ ＲＡＭ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 制御プログラムをストアする記憶手段、
   この記憶手段にストアされた制御プログラムに基づきエ
   レベータの制御を実行するマイクロプロセッサユニッ
   ト、及び上記記憶手段にストアされた制御プログラムに
   基づく上記マイクロプロセッサユニットによる制御が所
   定の繰り返し時間を越えたことを検出する検出手段を含
   むエレベータの各台制御装置の上記マイクロプロセッサ
   ユニットの信号線と電気的に接続および切り離しが可能
   な接続手段と、この接続手段を介して上記各台制御装置
   のマイクロプロセッサユニットの信号線の状態を逐次記
   憶し所定時間の間記憶情報を蓄積する他の記憶手段と、
   上記検出手段からの検出信号に基づいて他の記憶手段に
   蓄積された記憶情報を保持する保持手段とを備えたこと
   を特徴とするエレベータの保守装置。