JPH05335305A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH05335305A JPH05335305A JP13853492A JP13853492A JPH05335305A JP H05335305 A JPH05335305 A JP H05335305A JP 13853492 A JP13853492 A JP 13853492A JP 13853492 A JP13853492 A JP 13853492A JP H05335305 A JPH05335305 A JP H05335305A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- region
- etching
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 エッチングする膜厚に差がある複数の箇所に
オーバエッチングすることなく、コンタクトホール（接
続孔）を形成する方法を提供する。 【構成】 Ｓｉ基板１１上のゲートポリＳｉ１２が形成
されていない領域にソースドレイン領域１５を形成す
る。次にＮＳＧ膜１３とＢＰＳＧ膜１４を形成した上に
レジスト１６を塗付し、薄い膜厚の接続孔形成領域Ａに
形成するレジストの開口部よりも、厚い膜厚の接続孔形
成領域Ｂに形成するレジスト開口部を大きく開口する。
レジストをマスクとして接続孔形成領域Ａでのエッチン
グが完了するまで処理し、レジストを除去後、ＢＰＳＧ
膜上全面に金属膜を堆積させる。接続孔形成領域Ｂに所
定大きさでＢＰＳＧ膜が露出するまで金属膜をエッチン
グし、前記二種類の接続孔形成領域Ａ，Ｂに金属膜の側
壁を形成する。また接続孔形成領域Ｂにおけるエッチン
グが完了するまでＢＰＳＧ膜及びＮＳＧ膜をエッチング
し接続孔を形成する。
オーバエッチングすることなく、コンタクトホール（接
続孔）を形成する方法を提供する。 【構成】 Ｓｉ基板１１上のゲートポリＳｉ１２が形成
されていない領域にソースドレイン領域１５を形成す
る。次にＮＳＧ膜１３とＢＰＳＧ膜１４を形成した上に
レジスト１６を塗付し、薄い膜厚の接続孔形成領域Ａに
形成するレジストの開口部よりも、厚い膜厚の接続孔形
成領域Ｂに形成するレジスト開口部を大きく開口する。
レジストをマスクとして接続孔形成領域Ａでのエッチン
グが完了するまで処理し、レジストを除去後、ＢＰＳＧ
膜上全面に金属膜を堆積させる。接続孔形成領域Ｂに所
定大きさでＢＰＳＧ膜が露出するまで金属膜をエッチン
グし、前記二種類の接続孔形成領域Ａ，Ｂに金属膜の側
壁を形成する。また接続孔形成領域Ｂにおけるエッチン
グが完了するまでＢＰＳＧ膜及びＮＳＧ膜をエッチング
し接続孔を形成する。
Description
【０００１】
【産業上の利用分野】本発明はコンタクトホールの形成
方法、より詳細には半導体装置の製造過程におけるコン
タクトホールの形成方法に関する。
方法、より詳細には半導体装置の製造過程におけるコン
タクトホールの形成方法に関する。
【０００２】
【従来の技術】ＬＳＩ（大規模集積回路）製造工程等に
おいては、個々の能動素子や受動素子を互いに電気的に
接続するために多くのコンタクトホールを形成すること
が必要である。
おいては、個々の能動素子や受動素子を互いに電気的に
接続するために多くのコンタクトホールを形成すること
が必要である。
【０００３】図２（ａ）〜（ｄ）は従来のコンタクトホ
ール形成工程を示した概略断面図である。シリコン基板
２１上にはＭＯＳトランジスタが形成されており、すな
わちシリコン基板２１上にゲートポリシリコン２２が形
成され、シリコン基板２１のゲートポリシリコン２２を
形成していない領域にイオン注入によるソースドレイン
領域２５が形成されている。ゲートポリシリコン２２及
びソースドレイン領域２５上にはＮＳＧ膜２３が形成さ
れ、ＮＳＧ膜２３上にはＢＰＳＧ膜２４が形成され、Ｂ
ＰＳＧ膜２４上にはレジスト２６ａが塗布されている。
ール形成工程を示した概略断面図である。シリコン基板
２１上にはＭＯＳトランジスタが形成されており、すな
わちシリコン基板２１上にゲートポリシリコン２２が形
成され、シリコン基板２１のゲートポリシリコン２２を
形成していない領域にイオン注入によるソースドレイン
領域２５が形成されている。ゲートポリシリコン２２及
びソースドレイン領域２５上にはＮＳＧ膜２３が形成さ
れ、ＮＳＧ膜２３上にはＢＰＳＧ膜２４が形成され、Ｂ
ＰＳＧ膜２４上にはレジスト２６ａが塗布されている。
【０００４】そして、フォト工程によりゲートポリシリ
コン２２上のレジスト２６ａ部分つまり薄い膜厚のコン
タクトホール形成領域Ａを開口する（図２（ａ））。
コン２２上のレジスト２６ａ部分つまり薄い膜厚のコン
タクトホール形成領域Ａを開口する（図２（ａ））。
【０００５】次に、湿式ラウンドエッチングを行ない、
さらにドライエッチングを行ない、薄い膜厚のコンタク
トホール形成領域Ａにコンタクトホール３０を形成する
（図２（ｂ））。
さらにドライエッチングを行ない、薄い膜厚のコンタク
トホール形成領域Ａにコンタクトホール３０を形成する
（図２（ｂ））。
【０００６】次にレジスト２６ａ除去後、レジスト２６
ｂを新たに形成し、フォト工程により厚い膜厚のコンタ
クトホール形成領域Ｂを開口する（図２（ｃ））。
ｂを新たに形成し、フォト工程により厚い膜厚のコンタ
クトホール形成領域Ｂを開口する（図２（ｃ））。
【０００７】次に、湿式ラウンドエッチングを行ない、
さらにドライエッチングを行ない、厚い膜厚のコンタク
トホール形成領域Ｂにコンタクトホール４０を形成する
（図２（ｄ））。
さらにドライエッチングを行ない、厚い膜厚のコンタク
トホール形成領域Ｂにコンタクトホール４０を形成する
（図２（ｄ））。
【０００８】
【発明が解決しようとする課題】しかしながら、上記方
法によりコンタクトホール３０、４０を形成する場合、
ＢＰＳＧ膜２４の膜厚に応じて、フォト工程を二度行な
う必要が生じ、処理工数が多くなるという課題があっ
た。
法によりコンタクトホール３０、４０を形成する場合、
ＢＰＳＧ膜２４の膜厚に応じて、フォト工程を二度行な
う必要が生じ、処理工数が多くなるという課題があっ
た。
【０００９】また、ゲートポリシリコン２２とＮＳＧ膜
２３との選択比を上げる方法によりコンタクトホール３
０、４０を形成する方法もあるが、この場合、前記選択
比の向上には限界があり、図３に示したように、エッチ
ング膜厚の薄い部分ではオーバーエッチングが生じてし
まうという課題があった。
２３との選択比を上げる方法によりコンタクトホール３
０、４０を形成する方法もあるが、この場合、前記選択
比の向上には限界があり、図３に示したように、エッチ
ング膜厚の薄い部分ではオーバーエッチングが生じてし
まうという課題があった。
【００１０】本発明は上記課題に鑑み発明された方法で
あって、エッチング箇所の膜厚に差がある場合でも、一
回のフォト工程で、オーバーエッチングすることなくコ
ンタクトホールを形成することができる方法を提供する
ことを目的としている。
あって、エッチング箇所の膜厚に差がある場合でも、一
回のフォト工程で、オーバーエッチングすることなくコ
ンタクトホールを形成することができる方法を提供する
ことを目的としている。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るコンタクトホールの形成方法は、エッチ
ング処理を施す膜厚に差がある複数箇所にコンタクトホ
ールを形成するコンタクトホールの形成方法において、
絶縁膜上にレジストを塗布する工程と、薄い膜厚のコン
タクトホール形成領域Ａに形成する前記レジストの開口
部よりも、厚い膜厚のコンタクトホール形成領域Ｂに形
成する前記レジストの開口部を大きく開口する工程と、
前記レジストをマスクとして前記コンタクトホール形成
領域Ａにおけるエッチングが完了するまでエッチング処
理を施す工程と、前記レジストを除去した後、前記絶縁
膜上全面に金属膜を堆積させる工程と、前記厚い膜厚の
コンタクトホール形成領域Ｂに所定の大きさで前記絶縁
膜が露出するまで前記金属膜にエッチング処理を施し、
前記薄い膜のコンタクトホール形成領域Ａ及び前記厚い
膜厚のコンタクトホール形成領域Ｂに前記金属膜のサイ
ドウオールを形成する工程と、前記厚い膜厚のコンタク
トホール形成領域Ｂにおけるエッチングが完了するまで
前記絶縁膜にエッチング処理を施す工程とを含んでいる
ことを特徴としている。
に本発明に係るコンタクトホールの形成方法は、エッチ
ング処理を施す膜厚に差がある複数箇所にコンタクトホ
ールを形成するコンタクトホールの形成方法において、
絶縁膜上にレジストを塗布する工程と、薄い膜厚のコン
タクトホール形成領域Ａに形成する前記レジストの開口
部よりも、厚い膜厚のコンタクトホール形成領域Ｂに形
成する前記レジストの開口部を大きく開口する工程と、
前記レジストをマスクとして前記コンタクトホール形成
領域Ａにおけるエッチングが完了するまでエッチング処
理を施す工程と、前記レジストを除去した後、前記絶縁
膜上全面に金属膜を堆積させる工程と、前記厚い膜厚の
コンタクトホール形成領域Ｂに所定の大きさで前記絶縁
膜が露出するまで前記金属膜にエッチング処理を施し、
前記薄い膜のコンタクトホール形成領域Ａ及び前記厚い
膜厚のコンタクトホール形成領域Ｂに前記金属膜のサイ
ドウオールを形成する工程と、前記厚い膜厚のコンタク
トホール形成領域Ｂにおけるエッチングが完了するまで
前記絶縁膜にエッチング処理を施す工程とを含んでいる
ことを特徴としている。
【００１２】
【作用】上記の方法によれば、薄い膜厚のコンタクトホ
ール形成領域Ａの開口部より厚い膜厚のコンタクトホー
ル形成領域Ｂの開口部を大きく開口して、前記薄い膜厚
のコンタクトホール形成領域Ａにおけるエッチングが完
了するまで、前記厚い膜厚のコンタクトホール形成領域
Ｂも同時にエッチングを行ない、レジストを除去した
後、絶縁膜全面に金属膜を堆積させてエッチバックを行
ない、前記厚い膜厚のコンタクトホール形成領域Ｂにお
けるエッチングを行なうので、前記薄い膜厚のコンタク
トホール形成領域Ａでは、サイドウォールは形成される
が、開口部は形成されず、一方前記厚い膜厚のコンタク
トホール形成領域Ｂではサイドウォールと共に開口部も
形成される。このため前記薄い膜厚のコンタクトホール
形成領域Ａはサイドウォールで保護されることとなりエ
ッチングされず、前記厚い膜厚のコンタクトホール形成
領域Ｂのみエッチングされることとなる。従って一回の
フォト工程で異なる膜厚の複数箇所にオーバーエッング
を生じさせることなくコンタクトホールが形成される。
また前記金属膜のサイドウオールの形成により後の配線
工程におけるカバレッジに対しても有利となる。
ール形成領域Ａの開口部より厚い膜厚のコンタクトホー
ル形成領域Ｂの開口部を大きく開口して、前記薄い膜厚
のコンタクトホール形成領域Ａにおけるエッチングが完
了するまで、前記厚い膜厚のコンタクトホール形成領域
Ｂも同時にエッチングを行ない、レジストを除去した
後、絶縁膜全面に金属膜を堆積させてエッチバックを行
ない、前記厚い膜厚のコンタクトホール形成領域Ｂにお
けるエッチングを行なうので、前記薄い膜厚のコンタク
トホール形成領域Ａでは、サイドウォールは形成される
が、開口部は形成されず、一方前記厚い膜厚のコンタク
トホール形成領域Ｂではサイドウォールと共に開口部も
形成される。このため前記薄い膜厚のコンタクトホール
形成領域Ａはサイドウォールで保護されることとなりエ
ッチングされず、前記厚い膜厚のコンタクトホール形成
領域Ｂのみエッチングされることとなる。従って一回の
フォト工程で異なる膜厚の複数箇所にオーバーエッング
を生じさせることなくコンタクトホールが形成される。
また前記金属膜のサイドウオールの形成により後の配線
工程におけるカバレッジに対しても有利となる。
【００１３】
【実施例】以下、本発明に係るコンタクトホールの形成
方法の実施例を図面に基づいて説明する。
方法の実施例を図面に基づいて説明する。
【００１４】図１（ａ）〜（ｆ）は実施例に係るコンタ
クトホールの形成工程を説明するための断面図である。
まず、半導体製造工程に従って、シリコン基板１１上に
ＭＯＳトランジスタを形成する。すなわち、シリコン基
板１１上にゲートポリシリコン１２を形成し、シリコン
基板１１のゲートポリシリコン１２が形成されていない
領域にイオン注入によりソースドレイン領域１５を形成
する。次に、ＮＳＧ膜１３及びＢＰＳＧ膜１４を形成
し、ついでＢＰＳＧ膜１４全面上に、レジスト１６を塗
布する（図１（ａ））。
クトホールの形成工程を説明するための断面図である。
まず、半導体製造工程に従って、シリコン基板１１上に
ＭＯＳトランジスタを形成する。すなわち、シリコン基
板１１上にゲートポリシリコン１２を形成し、シリコン
基板１１のゲートポリシリコン１２が形成されていない
領域にイオン注入によりソースドレイン領域１５を形成
する。次に、ＮＳＧ膜１３及びＢＰＳＧ膜１４を形成
し、ついでＢＰＳＧ膜１４全面上に、レジスト１６を塗
布する（図１（ａ））。
【００１５】つぎにフォト工程により、レジスト１６に
パターン形成を行なう。このとき、ゲートポリシリコン
１２上のレジスト１６、つまり薄い膜厚のコンタクトホ
ール形成領域Ａよりシリコン基板１１上のレジスト１
６、つまり厚い膜厚のコンタクトホール形成領域Ｂのほ
うが開口部が大きくなるようにパターン形成をする（図
１（ｂ））。
パターン形成を行なう。このとき、ゲートポリシリコン
１２上のレジスト１６、つまり薄い膜厚のコンタクトホ
ール形成領域Ａよりシリコン基板１１上のレジスト１
６、つまり厚い膜厚のコンタクトホール形成領域Ｂのほ
うが開口部が大きくなるようにパターン形成をする（図
１（ｂ））。
【００１６】次に、レジスト１６をマスクとして湿式ラ
ウンドエッチングを行なった後、ドライエッチングに切
り換えて薄い膜厚のコンタクトホール形成領域Ａのゲー
トポリシリコン１２が露出するまでエッチングを行なう
（図１（ｃ））。
ウンドエッチングを行なった後、ドライエッチングに切
り換えて薄い膜厚のコンタクトホール形成領域Ａのゲー
トポリシリコン１２が露出するまでエッチングを行なう
（図１（ｃ））。
【００１７】ついでレジスト１６を除去した後、ＢＰＳ
Ｇ膜１４上全面にＡｌＳｉ等の金属膜１７を堆積させる
（図１（ｄ））。
Ｇ膜１４上全面にＡｌＳｉ等の金属膜１７を堆積させる
（図１（ｄ））。
【００１８】次に、厚い膜厚のコンタクトホール形成領
域Ｂに所定の大きさでＢＰＳＧ膜１４が露出するまで金
属膜１７のエッチング処理を行なう。このとき薄い膜厚
のコンタクトホール形成領域Ａ及び厚い膜厚のコンタク
トホール形成領域Ｂに金属膜１７のサイドウオールが形
成できるようにエッチング処理を行ない、厚い膜厚のコ
ンタクトホール形成領域Ｂは開口しても、薄い膜厚のコ
ンタクトホール形成領域Ａは開口しないように図１
（ｂ）の工程で開口部の大きさを設定しておく（図１
（ｅ））。
域Ｂに所定の大きさでＢＰＳＧ膜１４が露出するまで金
属膜１７のエッチング処理を行なう。このとき薄い膜厚
のコンタクトホール形成領域Ａ及び厚い膜厚のコンタク
トホール形成領域Ｂに金属膜１７のサイドウオールが形
成できるようにエッチング処理を行ない、厚い膜厚のコ
ンタクトホール形成領域Ｂは開口しても、薄い膜厚のコ
ンタクトホール形成領域Ａは開口しないように図１
（ｂ）の工程で開口部の大きさを設定しておく（図１
（ｅ））。
【００１９】ついで厚い膜厚のコンタクトホール形成領
域Ｂにおいて、シリコン基板１１が露出するまでＢＰＳ
Ｇ膜１４及びＮＳＧ膜１３にエッチング処理を施す（図
１（ｆ））。
域Ｂにおいて、シリコン基板１１が露出するまでＢＰＳ
Ｇ膜１４及びＮＳＧ膜１３にエッチング処理を施す（図
１（ｆ））。
【００２０】このとき薄い膜厚のコンタクトホール形成
領域Ａにおけるゲートポリシリコン１２上は金属膜１７
によって被覆されているので、薄い膜厚のコンタクトホ
ール形成領域Ａにおけるオーバーエッチングが生じるこ
とがない。
領域Ａにおけるゲートポリシリコン１２上は金属膜１７
によって被覆されているので、薄い膜厚のコンタクトホ
ール形成領域Ａにおけるオーバーエッチングが生じるこ
とがない。
【００２１】以上説明したように、上記実施例に係るコ
ンタクトホールの形成方法によれば、ＢＰＳＧ膜１４の
膜厚が薄いコンタクトホール形成領域Ａではレジスト１
６の開口部を小さくし、ＢＰＳＧ膜１４の膜厚が厚いコ
ンタクトホール形成領域Ｂではレジスト１６の開口部を
大きくして、ＢＰＳＧ膜１４の膜厚が薄いコンタクトホ
ール形成領域Ａにおけるエッチングが完了するまでエッ
チングを行ない、次にレジスト１６を除去して金属膜１
７を堆積させ、エッチバックによりサイドウォールを形
成する。このとき、厚いコンタクトホール形成領域Ｂの
み開口されるので、薄いコンタクトホール形成領域Ａの
上面を金属膜１７により保護することができ、薄いコン
タクトホール形成領域Ａにおいてオーバーエッチングす
ることがなくなる。従って、膜厚に差がある複数箇所に
オーバーエッチングすることなく、コンタクトホール１
９、２０を形成することができる。また、金属膜１７の
サイドウォールが形成されるため、後の配線工程におけ
るカバレッジの向上を図ることができる。
ンタクトホールの形成方法によれば、ＢＰＳＧ膜１４の
膜厚が薄いコンタクトホール形成領域Ａではレジスト１
６の開口部を小さくし、ＢＰＳＧ膜１４の膜厚が厚いコ
ンタクトホール形成領域Ｂではレジスト１６の開口部を
大きくして、ＢＰＳＧ膜１４の膜厚が薄いコンタクトホ
ール形成領域Ａにおけるエッチングが完了するまでエッ
チングを行ない、次にレジスト１６を除去して金属膜１
７を堆積させ、エッチバックによりサイドウォールを形
成する。このとき、厚いコンタクトホール形成領域Ｂの
み開口されるので、薄いコンタクトホール形成領域Ａの
上面を金属膜１７により保護することができ、薄いコン
タクトホール形成領域Ａにおいてオーバーエッチングす
ることがなくなる。従って、膜厚に差がある複数箇所に
オーバーエッチングすることなく、コンタクトホール１
９、２０を形成することができる。また、金属膜１７の
サイドウォールが形成されるため、後の配線工程におけ
るカバレッジの向上を図ることができる。
【００２２】
【発明の効果】以上詳述したように本発明に係るコンタ
クトホールの形成方法においては、エッチング処理を施
す膜厚に差がある複数箇所にコンタクトホールを形成す
るコンタクトホールの形成方法において、絶縁膜上にレ
ジストを塗布する工程と、薄い膜厚のコンタクトホール
形成領域Ａに形成する前記レジストの開口部よりも、厚
い膜厚のコンタクトホール形成領域Ｂに形成する前記レ
ジストの開口部を大きく開口する工程と、前記レジスト
をマスクとして前記コンタクトホール形成領域Ａにおけ
るエッチングが完了するまでエッチング処理を施す工程
と、前記レジストを除去した後、前記絶縁膜上全面に金
属膜を堆積させる工程と、前記厚い膜厚のコンタクトホ
ール形成領域Ｂに所定の大きさで前記絶縁膜が露出する
まで前記金属膜にエッチング処理を施し、前記薄い膜の
コンタクトホール形成領域Ａ及び前記厚い膜厚のコンタ
クトホール形成領域Ｂに前記金属膜のサイドウオールを
形成する工程と、前記厚い膜厚のコンタクトホール形成
領域Ｂにおけるエッチングが完了するまで前記絶縁膜に
エッチング処理を施す工程とを含んでいるので、前記薄
い膜のコンタクトホール形成領域Ａでは、前記サイドウ
ォールは形成でき、開口部は形成できず、一方前記厚い
膜のコンタクトホール形成領域Ｂの領域ではサイドウォ
ールと共に開口部も形成できる。このため、前記薄い膜
のコンタクトホール形成領域Ａはサイドウォールで保護
できるためエッチングされず、前記厚い膜のコンタクト
ホール形成領域Ｂのみエッチングできる。従って膜厚に
差がある複数箇所にオーバーエッチングすることなく、
コンタクトホールが形成できる。また、金属膜のサイド
ウォールの形成により後の配線工程におけるカバレッジ
の向上を図ることができる。
クトホールの形成方法においては、エッチング処理を施
す膜厚に差がある複数箇所にコンタクトホールを形成す
るコンタクトホールの形成方法において、絶縁膜上にレ
ジストを塗布する工程と、薄い膜厚のコンタクトホール
形成領域Ａに形成する前記レジストの開口部よりも、厚
い膜厚のコンタクトホール形成領域Ｂに形成する前記レ
ジストの開口部を大きく開口する工程と、前記レジスト
をマスクとして前記コンタクトホール形成領域Ａにおけ
るエッチングが完了するまでエッチング処理を施す工程
と、前記レジストを除去した後、前記絶縁膜上全面に金
属膜を堆積させる工程と、前記厚い膜厚のコンタクトホ
ール形成領域Ｂに所定の大きさで前記絶縁膜が露出する
まで前記金属膜にエッチング処理を施し、前記薄い膜の
コンタクトホール形成領域Ａ及び前記厚い膜厚のコンタ
クトホール形成領域Ｂに前記金属膜のサイドウオールを
形成する工程と、前記厚い膜厚のコンタクトホール形成
領域Ｂにおけるエッチングが完了するまで前記絶縁膜に
エッチング処理を施す工程とを含んでいるので、前記薄
い膜のコンタクトホール形成領域Ａでは、前記サイドウ
ォールは形成でき、開口部は形成できず、一方前記厚い
膜のコンタクトホール形成領域Ｂの領域ではサイドウォ
ールと共に開口部も形成できる。このため、前記薄い膜
のコンタクトホール形成領域Ａはサイドウォールで保護
できるためエッチングされず、前記厚い膜のコンタクト
ホール形成領域Ｂのみエッチングできる。従って膜厚に
差がある複数箇所にオーバーエッチングすることなく、
コンタクトホールが形成できる。また、金属膜のサイド
ウォールの形成により後の配線工程におけるカバレッジ
の向上を図ることができる。
【図１】（ａ）〜（ｆ）は本発明に係るコンタクトホー
ルの形成方法の工程の実施例を順に示した模式的断面図
である。
ルの形成方法の工程の実施例を順に示した模式的断面図
である。
【図２】（ａ）〜（ｄ）は従来のコンタクトホールの形
成方法の工程を順に示した模式的断面図である。
成方法の工程を順に示した模式的断面図である。
【図３】従来のコンタクトホールの形成状態を示した模
式的断面図である。
式的断面図である。
１３ ＮＳＧ膜（絶縁膜） １４ ＢＰＳＧ膜（絶縁膜） １６ レジスト １７ 金属膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784
Claims (1)
- 【請求項１】 エッチング処理を施す膜厚に差がある複
数箇所にコンタクトホールを形成するコンタクトホール
の形成方法において、 ａ）絶縁膜上にレジストを塗布する工程 ｂ）薄い膜厚のコンタクトホール形成領域Ａに形成する
前記レジストの開口部よりも、厚い膜厚のコンタクトホ
ール形成領域Ｂに形成する前記レジストの開口部を大き
く開口する工程 ｃ）前記レジストをマスクとして前記薄い膜厚のコンタ
クトホール形成領域Ａにおけるエッチングが完了するま
でエッチング処理を施す工程 ｄ）前記レジストを除去した後、前記絶縁膜上全面に金
属膜を堆積させる工程 ｅ）前記厚い膜厚のコンタクトホール形成領域Ｂに所定
の大きさで前記絶縁膜が露出するまで前記金属膜にエッ
チング処理を施し、前記薄い膜のコンタクトホール形成
領域Ａ及び前記厚い膜厚のコンタクトホール形成領域Ｂ
に前記金属膜のサイドウオールを形成する工程 ｆ）前記厚い膜厚のコンタクトホール形成領域Ｂにおけ
るエッチングが完了するまで前記絶縁膜にエッチング処
理を施す工程 を含んでいることを特徴とするコンタクトホールの形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13853492A JPH05335305A (ja) | 1992-05-29 | 1992-05-29 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13853492A JPH05335305A (ja) | 1992-05-29 | 1992-05-29 | コンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335305A true JPH05335305A (ja) | 1993-12-17 |
Family
ID=15224406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13853492A Pending JPH05335305A (ja) | 1992-05-29 | 1992-05-29 | コンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335305A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245305A (ja) * | 1994-03-04 | 1995-09-19 | Yamaha Corp | 配線形成法 |
| JPH0974134A (ja) * | 1995-09-02 | 1997-03-18 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| US6559476B2 (en) * | 2001-06-26 | 2003-05-06 | United Microelectronics Corp. | Method and structure for measuring bridge induced by mask layout amendment |
| US9064843B2 (en) | 2013-01-11 | 2015-06-23 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
-
1992
- 1992-05-29 JP JP13853492A patent/JPH05335305A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245305A (ja) * | 1994-03-04 | 1995-09-19 | Yamaha Corp | 配線形成法 |
| JPH0974134A (ja) * | 1995-09-02 | 1997-03-18 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| US6559476B2 (en) * | 2001-06-26 | 2003-05-06 | United Microelectronics Corp. | Method and structure for measuring bridge induced by mask layout amendment |
| US9064843B2 (en) | 2013-01-11 | 2015-06-23 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405799A (en) | Method of making a storage electrode of DRAM cell | |
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| US6022815A (en) | Method of fabricating next-to-minimum-size transistor gate using mask-edge gate definition technique | |
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPH0951033A (ja) | 集積回路チップの製造方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US5490901A (en) | Method for forming a contact hole in a semiconductor device | |
| JPH06163578A (ja) | 接続孔形成法 | |
| US5654576A (en) | Post-titanium nitride mask ROM programming method and device manufactured thereby | |
| US6444572B2 (en) | Semiconductor processing methods of forming a contact opening | |
| JPH05335305A (ja) | コンタクトホールの形成方法 | |
| US4082604A (en) | Semiconductor process | |
| JPH10233392A (ja) | 半導体装置の製造方法 | |
| US5696022A (en) | Method for forming field oxide isolation film | |
| US6586162B2 (en) | Simple photo development step to form TiSix gate in DRAM process | |
| KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| KR100244577B1 (ko) | 반도체메모리셀의실리사이드제조방법 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100783636B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100273685B1 (ko) | 반도체장치제조방법 | |
| JPH10261722A (ja) | 半導体装置の製造方法 |