JPH05334125A - Method for verifying specification of software - Google Patents

Method for verifying specification of software

Info

Publication number
JPH05334125A
JPH05334125A JP4142871A JP14287192A JPH05334125A JP H05334125 A JPH05334125 A JP H05334125A JP 4142871 A JP4142871 A JP 4142871A JP 14287192 A JP14287192 A JP 14287192A JP H05334125 A JPH05334125 A JP H05334125A
Authority
JP
Japan
Prior art keywords
function
transition
software
constraint
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4142871A
Other languages
Japanese (ja)
Inventor
Tetsuji Fukaya
哲司 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4142871A priority Critical patent/JPH05334125A/en
Publication of JPH05334125A publication Critical patent/JPH05334125A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)

Abstract

PURPOSE:To completely inspect the non-contradiction of a function using method at the time of preparing the specification of software or charging the specifica tion, and at the time of detecting an error, to provide effective information for correcting the specification to a designer. CONSTITUTION:A transition extracting mean 2 extracts transition from the specification of software to be verified which is described based upon a status transition model and a function extracting means 3 extracts the function used in the specification. An inspection means 7 verifies whether restriction is canceled or not by paying its attention to the extracted function and virtually and reversely tracing the transition used for the function and detects a loop unnecessary for the inspection based upon relation between the used function and the restriction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、システムに使用される
ソフトウエアの使用の品質を向上させ、誤りを含む場合
の仕様訂正の作業を効率化するソフトウエアの仕様検証
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a software specification verification method for improving the quality of use of software used in a system and improving the efficiency of specification correction work when an error is included.

【0002】[0002]

【従来の技術】システム・ソフトウエアの開発、保守に
かかるコストは非常に高くなっているのが現状である。
このため、システム・ソフトウエアの設計工程の効率化
及び品質向上が非常に重要となっている。そこで、ソフ
トウエア仕様の検証は緊急に必要である。
2. Description of the Related Art Currently, the cost of developing and maintaining system software is extremely high.
Therefore, it is very important to improve the efficiency and quality of the system software design process. Therefore, it is urgently necessary to verify the software specifications.

【0003】ソフトウエア仕様の記述形式の1つには状
態遷移モデルがある。この状態遷移モデルは、例えば図
4に示すように各内部状態Q1、Q2、Q3、Q4、Q
5を示し、例えば状態Q2で入力Cが入ると出力Dを出
して状態Q3に遷移することを表している。この場合、
状態Q2から状態Q3への有向枝が遷移であり、C/D
がイベント/アクション(以下、関数と呼ぶ)である。
A state transition model is one of the description formats of the software specification. This state transition model is, for example, as shown in FIG. 4, internal states Q1, Q2, Q3, Q4, Q.
5 shows that, for example, when the input C is input in the state Q2, the output D is output and the state changes to the state Q3. in this case,
The directional branch from state Q2 to state Q3 is a transition, and C / D
Is an event / action (hereinafter referred to as a function).

【0004】このような状態遷移モデルによるソフトウ
エア仕様の検証には、誤りの基準を定め、初期状態から
順次遷移させながら検査する方法がある。しかしなが
ら、かかるソフトウエア仕様では、状態遷移の系列は無
限個ある場合が多く、効果的な検査を行う検証方式とし
て確率した技術はない。
For the verification of software specifications by such a state transition model, there is a method of defining an error standard and inspecting while sequentially transiting from an initial state. However, in such software specifications, there are often infinite number of state transition sequences, and there is no probable technique as a verification method for performing effective inspection.

【0005】[0005]

【発明が解決しようとする課題】以上のように状態遷移
モデルに基づくソフトウエア仕様では、状態遷移の系列
は無限個ある場合が多く、検証漏れの可能性や効果的な
検査を行うことができない。
As described above, in the software specification based on the state transition model, the sequence of state transitions is often infinite, and there is a possibility that verification may be missed or effective inspection cannot be performed. ..

【0006】そこで本発明は、ソフトウエア仕様作成又
は仕様変更時に関数の使用方法の無矛盾性を全て検査
し、誤りを検出すると仕様修正のための有効な情報を設
計者に与えることができるソフトウエアの仕様検証方法
を提供することを目的とする。
In view of the above, the present invention is a software which can check the consistency of the usage of functions at the time of creating a software specification or changing the specification and, when an error is detected, provide the designer with effective information for modifying the specification. The purpose is to provide a method of verifying the specifications of.

【0007】[0007]

【課題を解決するための手段】本発明は、状態遷移モデ
ルを基にして記述された検証対象ソフトウエアの仕様上
で使用される関数の使用に誤りを含むか否かを検査する
ソフトウエアの仕様検証方法において、
SUMMARY OF THE INVENTION The present invention is a software for checking whether or not an error is included in the use of a function used on the specification of software to be verified described based on a state transition model. In the specification verification method,

【0008】検証対象ソフトウエアの仕様中の遷移を抽
出する遷移抽出手段と、検証対象ソフトウエアの仕様中
で使用されている関数を抽出する関数抽出手段と、関数
の使用に関する制約を保持する制約保持手段と、抽出さ
れた関数に着目し、この関数の使用されている遷移から
仮想的に逆向きに遷移を辿ることにより制約が破棄され
ていないかを検査し、かつ使用されている関数と制約と
の関係から検査に不要なループを検出する検査手段とか
ら成るソフトウエアの仕様検証方法である。
Transition extracting means for extracting a transition in the specification of the verification target software, function extracting means for extracting a function used in the specification of the verification target software, and a constraint for holding a constraint on the use of the function Focusing on the holding means and the extracted function, it is checked whether the constraint is abandoned by tracing the transition in the reverse direction from the used transition of this function, and the used function This is a software specification verification method comprising an inspection means for detecting a loop unnecessary for inspection in relation to constraints.

【0009】[0009]

【作用】このような手段を有することにより、状態遷移
モデルを基にして記述された検証対象ソフトウエアの仕
様中から遷移抽出手段により遷移を抽出し、これと共に
検証対象ソフトウエアの仕様中で使用されている関数を
関数抽出手段により抽出する。ここで、検査手段では抽
出された関数に着目し、この関数の使用されている遷移
から仮想的に逆向きに遷移を辿ることにより制約が破棄
されていないかを検査し、かつ使用されている関数と制
約との関係から検査に不要なループを検出する。これに
より、検査方式は状態遷移系列の無限性を回避する仕組
み(ループ処理)を持つものとなり、検査に漏れがな
く、検査の経過を保持して制約の破棄された理由を設計
者に与えることができる。
By having such means, the transition is extracted from the specification of the verification target software described based on the state transition model by the transition extraction means, and is used in the specification of the verification target software together therewith. The existing function is extracted by the function extracting means. Here, the checking means pays attention to the extracted function, checks whether the constraint is abandoned by tracing the transition in the reverse direction from the used transition of this function, and is used. Detect loops unnecessary for inspection from the relationship between functions and constraints. As a result, the inspection method has a mechanism (loop processing) that avoids the infiniteness of the state transition series, so that there is no omission in inspection, the progress of inspection is retained, and the reason for constraint cancellation is given to the designer. You can

【0010】[0010]

【実施例】以下、本発明の一実施例について図面を参照
して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0011】図1はソフトウエアの仕様検証方法を適用
した装置のブロック構成図である。検証対象仕様保持部
1は、設計者から入力された検証対象ソフトウエア仕様
を保持するものである。この検証対象仕様保持部1に
は、遷移情報抽出部2及び使用関数抽出部3が接続され
ている。
FIG. 1 is a block diagram of an apparatus to which a software specification verification method is applied. The verification target specification holding unit 1 holds the verification target software specifications input by the designer. The transition information extraction unit 2 and the used function extraction unit 3 are connected to the verification target specification holding unit 1.

【0012】このうち遷移情報抽出部2は検証対象ソフ
トウエアの仕様中の全遷移を抽出して遷移情報ベース部
4に保持させる機能を有するものであり、使用関数抽出
部3は検証対象ソフトウエアの仕様中で使用されている
全関数を抽出して関数情報ベース部5に保持させる機能
を有するものである。
Of these, the transition information extraction unit 2 has a function of extracting all transitions in the specifications of the software to be verified and holding them in the transition information base unit 4, and the use function extraction unit 3 is the software to be verified. The function information base unit 5 has a function of extracting all the functions used in the specifications of the above.

【0013】又、関数使用制約データベース部6には、
予め設計者から入力された関数の使用に関する制約が保
持されている。すなわち、検証対象ソフトウエアに記述
された関数を使用できるのは、いかなる条件が成立して
いる場合かを保持している。実際にはその関数を使用す
るために、それまでの遷移系列で使用されていなければ
ならない関数や、使用されていてはいけない関数などが
保持されている。
Further, the function use constraint database section 6 includes
The constraint regarding the use of the function input by the designer in advance is held. That is, the function described in the software to be verified holds what condition is satisfied. Actually, in order to use the function, the functions that must be used in the transition series up to that point and the functions that should not be used are held.

【0014】検査部7は、遷移情報ベース部4からの遷
移及び関数情報ベース部5からの関数を受けとると共
に、関数使用制約データベース部6から制約を受け取
り、抽出された関数に着目し、この関数の使用されてい
る遷移から仮想的に逆向きに遷移を辿ることにより制約
が破棄されていないかを検査し、かつ使用されている関
数と制約との関係から検査に不要なループを検出する機
能を有している。具体的には検査状態位置保持部7−
1、逆遷移実現部7−2、制約検査部7−3及び遷移検
査過程保持部7−4を有している。検査状態位置保持部
7−1は、検査を進めている状態とその状態で成立しな
ければならない制約の集合を保持するものである。
The checking unit 7 receives the transition from the transition information base unit 4 and the function from the function information base unit 5, receives the constraint from the function use constraint database unit 6, and pays attention to the extracted function. A function that checks if constraints are not discarded by tracing the transition in the reverse direction from the used transitions of the above, and detects unnecessary loops from the relation between the used functions and the constraints. have. Specifically, the inspection state position holding unit 7-
1, a reverse transition realizing unit 7-2, a constraint checking unit 7-3, and a transition checking process holding unit 7-4. The inspection state position holding unit 7-1 holds a state where the inspection is in progress and a set of constraints that must be satisfied in that state.

【0015】逆遷移実現部7−2は、検証対象ソフトウ
エアの状態から遷移情報ベース部4の遷移情報を用いて
検証対象ソフトウエアの状態を逆向きに遷移させる機能
を有するものである。
The reverse transition realization unit 7-2 has a function of shifting the state of the verification target software in the reverse direction from the state of the verification target software using the transition information of the transition information base unit 4.

【0016】制約検査部7−3は、検査状態位置保持部
7−1からの検査状態と関数使用制約データベース部6
の制約とから検証対象ソフトウエア上の遷移における関
数の使用方法の検査を行う機能を有するものである。
The constraint checking unit 7-3 includes a check state and function use constraint database unit 6 from the check state position holding unit 7-1.
It has a function of inspecting the usage method of the function in the transition on the software to be verified from the constraint of.

【0017】遷移検査過程保持部7−4は、先約検査部
7−3において検査した状態と各状態において成立しな
ければならない制約を対とした検査過程を保持する機能
を有するものである。
The transition inspection process holding unit 7-4 has a function of holding an inspection process in which the states inspected by the a priori inspection unit 7-3 and the constraints that must be satisfied in each state are paired.

【0018】又、誤り情報提示部8は、制約検査部7−
3において誤りが検出された場合、遷移検査過程保持部
7−4から仕様訂正のために設計者に情報を提示する機
能を有するものである。次に上記の如く構成された装置
の作用について図2に示す検査動作の流れ図を参照して
説明する。
Further, the error information presenting unit 8 includes a constraint checking unit 7-
3 has a function of presenting information to the designer for the specification correction from the transition inspection process holding unit 7-4 when an error is detected. Next, the operation of the apparatus configured as described above will be described with reference to the flow chart of the inspection operation shown in FIG.

【0019】設計者により作成された検証対象ソフトウ
エアは検証対象仕様保持部1に保持される。遷移情報抽
出部2は、検証対象仕様保持部1から検証対象ソフトウ
エアの仕様中の全遷移を抽出して遷移情報ベース部4に
保持させる。これと共に使用関数抽出部3は、検証対象
仕様保持部1から検証対象ソフトウエアの仕様中で使用
されている全関数を抽出して関数情報ベース部5に保持
させる。
The verification target software created by the designer is held in the verification target specification holding unit 1. The transition information extraction unit 2 extracts all the transitions in the specifications of the verification target software from the verification target specification holding unit 1 and causes the transition information base unit 4 to hold them. At the same time, the used function extraction unit 3 extracts all the functions used in the specification of the verification target software from the verification target specification holding unit 1 and causes the function information base unit 5 to hold the functions.

【0020】検証対象ソフトウエアの仕様検証の動作が
開始すると、ステップ#1において、検査状態位置保持
部7−1は、遷移情報ベース部4から検証対象ソフトウ
エアの関数とその関数を使用している遷移から、その遷
移元の状態を取り出す。これと共に制約検査部7−3は
関数使用制約データベース6から対象関数の制約集合を
取り出す。又、遷移検査過程保持部7−4には検査状態
と制約集合が検査出発状態として渡される。次にステッ
プ#2において検査状態として状態と制約集合とが検査
状態位置保持部7−1に渡される。次のステップ#3に
おいて全ての遷移系列に対して検査が行われたかが判断
され、検査が行われていなければ、ステップ#4に移
る。このステップ#4において、逆遷移実現部7−2
は、遷移情報ベース部4から検査対象状態に遷移する状
態全てを取り出す。
When the operation of verifying the specifications of the verification target software is started, the inspection state position holding unit 7-1 uses the function of the verification target software and its function from the transition information base unit 4 in step # 1. From the existing transition, the state of the transition source is extracted. At the same time, the constraint checking unit 7-3 extracts the constraint set of the target function from the function use constraint database 6. Also, the inspection state and the constraint set are passed to the transition inspection process holding unit 7-4 as the inspection starting state. Next, in step # 2, the state and the constraint set are passed to the inspection state position holding unit 7-1 as the inspection state. In the next step # 3, it is determined whether or not the inspection has been performed on all transition series. If the inspection has not been performed, the process proceeds to step # 4. In step # 4, the reverse transition realization unit 7-2
Extracts all the states that transit to the inspection target state from the transition information base unit 4.

【0021】次にステップ#5において制約検査部7−
3は、取り出された遷移全てに対して使用されている関
数と成立しなければならない制約集合から誤り遷移系列
の判定、つまり遷移の関数から制約の破棄が検出された
かを判断する。
Next, in step # 5, the constraint checking unit 7-
3 determines the error transition series from the constraint set that must be satisfied with the function used for all the extracted transitions, that is, whether the discard of the constraint is detected from the transition function.

【0022】この判断の結果、遷移の関数から制約の破
棄が検出されると、ステップ#6に移り、制約検査部7
−3は遷移検査過程保持部7−4から検査してきた遷移
系列と破棄された制約を取り出して誤り情報提示部8に
渡す。この誤り情報提示部8は、遷移系列と破棄された
制約とを受け取って仕様訂正のために設計者に情報を提
示する。
As a result of this judgment, when the constraint discard is detected from the transition function, the process proceeds to step # 6, and the constraint checking unit 7
-3 takes out the transition sequence that has been inspected and the discarded constraint from the transition inspection process holding unit 7-4 and passes it to the error information presenting unit 8. The error information presenting unit 8 receives the transition series and the discarded constraint and presents the information to the designer for the specification correction.

【0023】又、遷移の関数から制約の破棄が検出され
なければ、ステップ#7に移り、制約検査部7−3は検
査してきた遷移系列が正しいことを検査、つまりその遷
移の関数から全ての制約の成立が認められるかが判断さ
れる。この判断の結果、制約の成立が認められれば、ス
テップ#8に移り、制約検査部7−3は検査状態の集合
からその状態を削除する。
Further, if the constraint discard is not detected from the transition function, the process proceeds to step # 7, and the constraint checking unit 7-3 checks that the checked transition sequence is correct, that is, all the transition functions are checked. It is judged whether or not the constraint is approved. If the result of this determination is that the constraint is established, the procedure moves to step # 8, and the constraint checking unit 7-3 deletes that state from the set of check states.

【0024】又、制約の成立が認められなければ、ステ
ップ#9に移り、制約検査部7−3は検査不要ループの
判定、つまり検査してきた遷移系列がループに入ってお
り、それ以上のステップが不必要であるかを判断する。
すなわち、遷移検査過程部7−4の情報から過去に検査
した状態と同じ状態を検査対象にしている場合におい
て、もし、成立しなければならない制約が全く同じ場
合、それ以上、そこから検査を進める必要はない。
If the constraint is not confirmed, the process proceeds to step # 9, where the constraint checking unit 7-3 determines that the loop does not need to be checked, that is, the transition sequence that has been checked is in the loop. Determine if is unnecessary.
That is, in the case where the same state as the state that was inspected in the past is set as the inspection target from the information of the transition inspection process section 7-4, if the constraint that must be satisfied is exactly the same, the inspection is further proceeded from there. No need.

【0025】例えば、図3に示す状態遷移図では、系列
「2」〜系列「n」で検査する遷移に関数T1→T2の
繰り返しが出現している。もし、関数T1→T2の系列
に対象としている制約を成立させるための関数も、破棄
させるための関数も含まれていることが認められなけれ
ば、さらに遷移を実行しても、検査結果に変化はない。
つまり、この系列の検査は、関数T0→T1→T3の系
列の検査結果と同一となり、関数T0→T1→T3以降
の検査を継続すればよいことになる。従って、かかるル
ープは検査不要なループと判断される。そして、それ以
上検査不要なループであることを検出すると、上記ステ
ップ#8に移り、検出されなければ次のステップ#10
に移る。
For example, in the state transition diagram shown in FIG. 3, the repetition of the function T1.fwdarw.T2 appears in the transitions examined in the series "2" to series "n". If it is not recognized that the function T1 → T2 sequence includes the function for satisfying the target constraint and the function for discarding the target constraint, even if the transition is further executed, the inspection result is changed. There is no.
In other words, the inspection of this series is the same as the inspection result of the series of the function T0 → T1 → T3, and the inspection after the function T0 → T1 → T3 should be continued. Therefore, such a loop is determined to be a loop that does not require inspection. When it is detected that the loop does not require further inspection, the process proceeds to step # 8, and if not detected, the next step # 10 is performed.
Move on to.

【0026】このステップ#10において対象としてい
る遷移で使用される関数が成立しなければならない制約
集合に含まれる場合には、その要素を取り除き新しい制
約集合とする。
If the function used in the target transition in step # 10 is included in the constraint set that must be satisfied, that element is removed to make a new constraint set.

【0027】そうして、再びステップ#2に戻り、系列
が正しいか、又は誤りを含むかの検査を繰り返し行い、
全ての系列について正しいか、誤りを含むかを検査でき
たときに終了する。
Then, the procedure returns to step # 2 again and repeats the check whether the sequence is correct or contains an error,
It ends when all the sequences can be checked for correctness or for errors.

【0028】このように上記一実施例によれば、設計者
は状態遷移モデルを基にソフトウエアの仕様を記述する
と、仕様中の関数の制約を記述しておくことにより、仕
様中で使用される関数が正しく使用されているかを自動
的に検査でき、検査に漏れがなく検査結果の正当性を保
証するような仕様検証を実現できる。又、検査に失敗し
ても検査過程を保持することにより制約がいかなる理由
により破棄されたかを設計者に与えることができ、仕様
修正の手助けを実現でき、ソフトウエア仕様の品質を向
上でき、ソフトウエア仕様作成の労力を軽減できる。な
お、本発明は上記一実施例に限定されるものでなくその
要旨を変更しない範囲で変形してもよい。
As described above, according to the above-described embodiment, when the designer describes the software specification based on the state transition model, the function constraint in the specification is described, so that the designer can use the software in the specification. It is possible to automatically check whether or not the function to be used is correctly used, and it is possible to realize specification verification that guarantees the correctness of the inspection result without omission of the inspection. In addition, even if the inspection fails, by keeping the inspection process, it is possible to give the designer what reason the constraints were discarded, and it is possible to help the specification modification, improve the quality of software specifications, and The effort of creating wear specifications can be reduced. It should be noted that the present invention is not limited to the above-mentioned embodiment, and may be modified within the scope of the invention.

【0029】[0029]

【発明の効果】以上詳記したように本発明によれば、ソ
フトウエア仕様作成又は仕様変更時に関数の使用方法の
無矛盾性を全て検査し、誤りを検出すると仕様修正のた
めの有効な情報を設計者に与えることができるソフトウ
エアの仕様検証方法を提供できる。
As described above in detail, according to the present invention, when the software specifications are created or the specifications are changed, all the consistency of the usage of the function is inspected, and if an error is detected, the effective information for the specification correction is obtained. It is possible to provide a software specification verification method that can be given to a designer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わるソフトウエアの仕様検証方法を
適用した装置の一実施例を示すブロック構成図。
FIG. 1 is a block configuration diagram showing an embodiment of an apparatus to which a software specification verification method according to the present invention is applied.

【図2】同装置における検査動作の流れ図。FIG. 2 is a flow chart of an inspection operation in the device.

【図3】同装置における検査不要ループの検出作用を説
明するための状態遷移図。
FIG. 3 is a state transition diagram for explaining the detection operation of the inspection unnecessary loop in the same device.

【図4】従来におけるソフトウエアの仕様検証方法を説
明するための状態遷移図。
FIG. 4 is a state transition diagram for explaining a conventional software specification verification method.

【符号の説明】[Explanation of symbols]

1…検証対象仕様保持部1、2…遷移情報抽出部、3…
使用関数抽出部、4…遷移情報ベース部、5…関数情報
ベース部、6…関数使用制約データベース部、7…検査
部、7−1…検査状態位置保持部、7−2…逆遷移実現
部、7−3…制約検査部、7−4…遷移検査過程保持
部、8…誤り情報提示部。
1 ... Verification target specification holding unit 1, 2 ... Transition information extraction unit, 3 ...
Use function extraction unit, 4 ... Transition information base unit, 5 ... Function information base unit, 6 ... Function use constraint database unit, 7 ... Checking unit, 7-1 ... Check state position holding unit, 7-2 ... Reverse transition realizing unit , 7-3 ... Constraint checking unit, 7-4 ... Transition checking process holding unit, 8 ... Error information presenting unit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 状態遷移モデルを基にして記述された検
証対象ソフトウエアの仕様上で使用される関数の使用に
誤りを含むか否かを検査するソフトウエアの仕様検証方
法において、 前記検証対象ソフトウエアの仕様中の遷移を抽出する遷
移抽出手段と、前記検証対象ソフトウエアの仕様中で使
用されている前記関数を抽出する関数抽出手段と、前記
関数の使用に関する制約を保持する制約保持手段と、抽
出された前記関数に着目し、この関数の使用されている
前記遷移から仮想的に逆向きに遷移を辿ることにより前
記制約が破棄されていないかを検査し、かつ使用されて
いる前記関数と前記制約との関係から検査に不要なルー
プを検出する検査手段とから成ることを特徴とするソフ
トウエアの仕様検証方法。
1. A software specification verification method for inspecting whether or not there is an error in the use of a function used on the specification of software to be verified described based on a state transition model, Transition extraction means for extracting transitions in software specifications, function extraction means for extracting the functions used in the verification target software specifications, and constraint holding means for holding constraints regarding the use of the functions And paying attention to the extracted function, inspecting whether the constraint is abandoned by tracing a transition from the used transition of this function to a virtual reverse direction, and A specification verification method for software, comprising: an inspection unit that detects a loop unnecessary for inspection based on a relationship between a function and the constraint.
JP4142871A 1992-06-03 1992-06-03 Method for verifying specification of software Pending JPH05334125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4142871A JPH05334125A (en) 1992-06-03 1992-06-03 Method for verifying specification of software

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4142871A JPH05334125A (en) 1992-06-03 1992-06-03 Method for verifying specification of software

Publications (1)

Publication Number Publication Date
JPH05334125A true JPH05334125A (en) 1993-12-17

Family

ID=15325542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4142871A Pending JPH05334125A (en) 1992-06-03 1992-06-03 Method for verifying specification of software

Country Status (1)

Country Link
JP (1) JPH05334125A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293417A (en) * 2005-04-05 2006-10-26 Ntt Docomo Inc Application program verification system and method, and computer program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293417A (en) * 2005-04-05 2006-10-26 Ntt Docomo Inc Application program verification system and method, and computer program
JP4727278B2 (en) * 2005-04-05 2011-07-20 株式会社エヌ・ティ・ティ・ドコモ Application program verification system, application program verification method, and computer program
US8332823B2 (en) 2005-04-05 2012-12-11 Ntt Docomo, Inc. Application program verification system, application program verification method and computer program

Similar Documents

Publication Publication Date Title
CN102054100B (en) Static analysis-based method and system for detecting RTL (Resistor Transistor Logic) design errors
JPH04148882A (en) Indicating fault position of logic integrated circuit
WO2014180107A1 (en) Test-based static analysis false positive elimination method
JPH05334125A (en) Method for verifying specification of software
EP1643400A2 (en) Electronic device connectivity analysis methods and systems
CN109165155B (en) Software defect repairing template extraction method based on cluster analysis
JP4160656B2 (en) Printed circuit board test method
CN115658539A (en) Integrity detection method and device for macro definition in code and chip simulation system
JP3703390B2 (en) Logic verification device
JP3152205B2 (en) Logic simulation apparatus and method, and recording medium recording control program therefor
JPH1139363A (en) Data verification system
JP2858551B2 (en) Wiring inspection data creation method
CN108255736B (en) Quality evaluation method and device for circuit test platform
JP2000258511A (en) Device and method for automatically producing test pattern
JP2845478B2 (en) Logic circuit delay time analyzer
JP3171236B2 (en) Input terminal competition pattern detection system
JP2004272312A (en) Test device and test method
JP2751539B2 (en) Interface verification processing method
JPH05265805A (en) Program inspecting device
JPH01261737A (en) Automatic control system for inspection of language processor
JPH07121576A (en) Failure simulation device
CN113742154A (en) Scan chain repair method, device and chip
JPH0221279A (en) Validation of logic circuit
JPH03265942A (en) Language processing program evaluating device
JP2002007167A (en) Redundant circuit detecting device