JPH0532924B2 - - Google Patents
Info
- Publication number
- JPH0532924B2 JPH0532924B2 JP7541389A JP7541389A JPH0532924B2 JP H0532924 B2 JPH0532924 B2 JP H0532924B2 JP 7541389 A JP7541389 A JP 7541389A JP 7541389 A JP7541389 A JP 7541389A JP H0532924 B2 JPH0532924 B2 JP H0532924B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- multiplier
- triangular wave
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、三角波を入力して正弦波に著しく近
似した出力波形を得ることが出来る正弦波発生器
に関する。
似した出力波形を得ることが出来る正弦波発生器
に関する。
周知の如く、電子機器における正弦波信号は、
基準周波数信号を発生させる発振回路及びこの基
準信号を入力として波形整形を計る正弦波発生器
によつて得られる。
基準周波数信号を発生させる発振回路及びこの基
準信号を入力として波形整形を計る正弦波発生器
によつて得られる。
そして、かかる波形整形回路として極く一般的
には、折線近似回路が多く用いられるが、このよ
うな回路装置の最大の欠点として、微分ノイズの
発生が懸念される。
には、折線近似回路が多く用いられるが、このよ
うな回路装置の最大の欠点として、微分ノイズの
発生が懸念される。
そこで、このような微分ノイズ発生の懸念がな
い正弦波発生器の一例として、第４図示の回路装
置が知られている。
い正弦波発生器の一例として、第４図示の回路装
置が知られている。
即ち、基準周波数信号Viを入力とする４入力
の掛算器M1及びM2からなる回路装置では、 V0＝1.5715＊Vi−0.004317＊Vi 3／１＋0.001398＊Vi 2 で示される回路伝達関数の下で、正弦波出力V0
が現われる。
の掛算器M1及びM2からなる回路装置では、 V0＝1.5715＊Vi−0.004317＊Vi 3／１＋0.001398＊Vi 2 で示される回路伝達関数の下で、正弦波出力V0
が現われる。
ところで、従来周知の上記回路構成からなる装
置は、先ず、使用する演算素子が特殊であると共
に回路の構成が比較的複雑であることから、発生
器自体がコスト高となると共に、機能的には前記
伝達関数式から理解されるように、該伝達関数が
３次式（分子）を２次式（分母）で割算した形と
なり、信号処理上、大変不利な割算項（分母）を
含んでいる。
置は、先ず、使用する演算素子が特殊であると共
に回路の構成が比較的複雑であることから、発生
器自体がコスト高となると共に、機能的には前記
伝達関数式から理解されるように、該伝達関数が
３次式（分子）を２次式（分母）で割算した形と
なり、信号処理上、大変不利な割算項（分母）を
含んでいる。
そこで、本発明は、この種の正弦波発生器とし
て比較的簡単な回路構成によるコスト低減化を計
ると共に、機能は素より使用に便利な正弦波発生
器の開発を目的とする。
て比較的簡単な回路構成によるコスト低減化を計
ると共に、機能は素より使用に便利な正弦波発生
器の開発を目的とする。
かかる目的を達成するために、本発明では、三
角波入力を２乗器結線下の第１の掛算器に与え、
該掛算器からの２乗波出力を第２の掛算器の一方
の入力に与える一方、該第２の掛算器の他方の入
力には前記三角波入力を与え、且つ、この第２の
掛算器による３乗波出力と前記三角波入力とを入
力とする合成器の該三角波入力信号路中に３倍の
増幅率を有する増幅回路を直列に挿入してなる正
弦波発生器を提案する。
角波入力を２乗器結線下の第１の掛算器に与え、
該掛算器からの２乗波出力を第２の掛算器の一方
の入力に与える一方、該第２の掛算器の他方の入
力には前記三角波入力を与え、且つ、この第２の
掛算器による３乗波出力と前記三角波入力とを入
力とする合成器の該三角波入力信号路中に３倍の
増幅率を有する増幅回路を直列に挿入してなる正
弦波発生器を提案する。
そして、前記増幅回路を３倍電圧を一方の入力
とする掛算器で構成し、これに同じ構成の掛算器
を直列接続して合成器の一方の入力信号路を構成
すると共に、前記第２の掛算器の前記他方の入力
信号路にも同じ構成の掛算器を介して前記三角波
入力を与えるように構成して、遅延補償回路とし
て有効である。
とする掛算器で構成し、これに同じ構成の掛算器
を直列接続して合成器の一方の入力信号路を構成
すると共に、前記第２の掛算器の前記他方の入力
信号路にも同じ構成の掛算器を介して前記三角波
入力を与えるように構成して、遅延補償回路とし
て有効である。
上記構成からなる解決のための手段において、
基準周波数信号として三角波を入力すると、当回
路の伝達関数の近似式 V0≒−（X3−3X） ただし、V0＝正弦波出力、Ｘ＝三角波入力で
現わされる前記三角波入力の３乗波出力が正弦波
として得られる。
基準周波数信号として三角波を入力すると、当回
路の伝達関数の近似式 V0≒−（X3−3X） ただし、V0＝正弦波出力、Ｘ＝三角波入力で
現わされる前記三角波入力の３乗波出力が正弦波
として得られる。
即ち、二つの掛算器によつて三角波入力の３乗
波出力が得られ、他方、増幅器によつて三角波入
力の３倍電圧信号が得られ、該３倍ゲインの微調
整下に、合成器によりこれ等３乗波出力X3と３
倍電圧3Xとを処理（−（X3−3X）することによ
つて、極めて近似した正弦波出力V0を得ること
が出来る。
波出力が得られ、他方、増幅器によつて三角波入
力の３倍電圧信号が得られ、該３倍ゲインの微調
整下に、合成器によりこれ等３乗波出力X3と３
倍電圧3Xとを処理（−（X3−3X）することによ
つて、極めて近似した正弦波出力V0を得ること
が出来る。
そして、３倍電圧を一方の入力とする掛算器は
その他方の入力に与えられる三角波入力の３倍増
幅を出力する増幅器として機能し、これに直列に
接続した掛算器および第２の掛算器入力への信号
路に挿入された今一つの掛算器は、共に機能的な
演算素子としては活用せずに、単に信号の高域伝
播遅延補償路として機能する。
その他方の入力に与えられる三角波入力の３倍増
幅を出力する増幅器として機能し、これに直列に
接続した掛算器および第２の掛算器入力への信号
路に挿入された今一つの掛算器は、共に機能的な
演算素子としては活用せずに、単に信号の高域伝
播遅延補償路として機能する。
これによつて、附加された掛算器が他の掛算器
と同種であるとき、各回路における掛算器の接続
段数を揃えて、合成器の＋及び−入力極に至る各
信号の遅延時間を互いに揃えることが出来る。
と同種であるとき、各回路における掛算器の接続
段数を揃えて、合成器の＋及び−入力極に至る各
信号の遅延時間を互いに揃えることが出来る。
次に、本発明の好ましい実施例を添附図面を参
照して説明する。
照して説明する。
第１図は本発明の一実施例を示す回路構成図で
基準周波数信号としての三角波入力Viを、第１の
掛算器Ａの結線されたＸ、Ｙ入力に接続する一方
で、第２の掛算器ＢのＸ入力にも接続してある。
基準周波数信号としての三角波入力Viを、第１の
掛算器Ａの結線されたＸ、Ｙ入力に接続する一方
で、第２の掛算器ＢのＸ入力にも接続してある。
そして、前記掛算器Ａの出力は他方の掛算器Ｂ
のＹ入力に与えるように回路接続してある。
のＹ入力に与えるように回路接続してある。
更に、該掛算器Ｂの出力を−入力とする合成器
Σの＋入力信号路に略３倍の増幅率を有する増幅
器Ｇを配置して、これで処理した三角波入力Viの
３倍電圧をその＋入力となしてある。
Σの＋入力信号路に略３倍の増幅率を有する増幅
器Ｇを配置して、これで処理した三角波入力Viの
３倍電圧をその＋入力となしてある。
その他、V0は合成器Σの出力を示す。
そこで、かかる構成よりなる実施例回路の三角
波入力Viとして1Vピークの基準三角波を入力す
ると、掛算器ＡはそのＸ、Ｙ入力結線により２乗
器として機能し、その入力には振幅1Vピークの
２乗波が現われる。
波入力Viとして1Vピークの基準三角波を入力す
ると、掛算器ＡはそのＸ、Ｙ入力結線により２乗
器として機能し、その入力には振幅1Vピークの
２乗波が現われる。
この波形出力は、掛算器ＢのＹ入力に入る。同
時に該掛算器ＢのＸ入力には三角波入力Viが入力
されているので、その出力に３乗波形（同図上の
回路要部に示す波形図参照）が発生する。
時に該掛算器ＢのＸ入力には三角波入力Viが入力
されているので、その出力に３乗波形（同図上の
回路要部に示す波形図参照）が発生する。
合成器Σではこの３乗波形出力および増幅器Ｇ
を介して得られる三角波入力Viの３倍電圧の両入
力から出力V0が得られる。
を介して得られる三角波入力Viの３倍電圧の両入
力から出力V0が得られる。
そして、上記実施回路の伝達関数の近似式が
V0≒−（X3−3X）
ただし、V0＝正弦波出力、Ｘ＝三角波入力で
表わされ、このときの出力V0が正弦波に著しく
近似し、精密に増幅ゲインを調整していくと、
0.001％以下の歪率が増幅率3.0464808Vによつて
実現する。
表わされ、このときの出力V0が正弦波に著しく
近似し、精密に増幅ゲインを調整していくと、
0.001％以下の歪率が増幅率3.0464808Vによつて
実現する。
第３図は当該実施例における作動特性図で、図
上実線で最も好もしい作動状態を示す。
上実線で最も好もしい作動状態を示す。
第２図は本発明の他の実施例を示す回路構成図
で、高域伝播遅延補償特性の改善を意図して、前
記第１図示実施例の構成に比較して、前記増幅器
Ｇに替えてＸ入力に前記三角波入力Viを与え且つ
Ｙ入力に該入力Viの３倍電圧3Vを与えた掛算器
Ｄと該入力Vi電圧と等倍電圧1VをＹ入力とする
掛算器Ｆとを直列に配置してあり、又、掛算器Ｂ
のＸ入力信号路に掛算器Ａと同じ構成の掛算器Ｃ
（前記入力Vi電圧と等倍電圧1VをＹ入力とする）
を挿入してある。
で、高域伝播遅延補償特性の改善を意図して、前
記第１図示実施例の構成に比較して、前記増幅器
Ｇに替えてＸ入力に前記三角波入力Viを与え且つ
Ｙ入力に該入力Viの３倍電圧3Vを与えた掛算器
Ｄと該入力Vi電圧と等倍電圧1VをＹ入力とする
掛算器Ｆとを直列に配置してあり、又、掛算器Ｂ
のＸ入力信号路に掛算器Ａと同じ構成の掛算器Ｃ
（前記入力Vi電圧と等倍電圧1VをＹ入力とする）
を挿入してある。
ところで、上記第１図示実施例の如く、３乗波
出力で高い周波数の正弦波を発生させる場合、掛
算器ＢのＸ入力には三角波入力Viが直接入力され
る他方で、そのＹ入力には２乗器構成の掛算器Ａ
の出力信号が入力されるので、当然に多くの回路
素子（トランジスタなど）を経由して来る該Ｙ入
力への信号が先のＸ入力信号に比べ時間的に遅れ
ることとなる。そのために、この両信号の時間差
を補修することが必要となる。
出力で高い周波数の正弦波を発生させる場合、掛
算器ＢのＸ入力には三角波入力Viが直接入力され
る他方で、そのＹ入力には２乗器構成の掛算器Ａ
の出力信号が入力されるので、当然に多くの回路
素子（トランジスタなど）を経由して来る該Ｙ入
力への信号が先のＸ入力信号に比べ時間的に遅れ
ることとなる。そのために、この両信号の時間差
を補修することが必要となる。
しかし、この種汎用のアナログ４象限掛算器は
ギルバート・セルで構成されることが多いので、
回路装置に組合せ使用するこれ等素子のバラツキ
や温度特性を総合して補償することは簡単には出
来ない。
ギルバート・セルで構成されることが多いので、
回路装置に組合せ使用するこれ等素子のバラツキ
や温度特性を総合して補償することは簡単には出
来ない。
このような状況下において、当該第３図示の実
施例によれば、先ず、掛算器ＢのＸ入力に入る信
号の経路を、附加した掛算器Ｃの回路を迂回して
構成することが出来、しかも、この迂回経路が掛
算器Ａと同じ回路構成からなることから、該掛算
器Ａにおける温度特性等の各動作条件と同じ条件
で掛算器ＢのＸ入力に向かう信号を処理すること
が出来る。
施例によれば、先ず、掛算器ＢのＸ入力に入る信
号の経路を、附加した掛算器Ｃの回路を迂回して
構成することが出来、しかも、この迂回経路が掛
算器Ａと同じ回路構成からなることから、該掛算
器Ａにおける温度特性等の各動作条件と同じ条件
で掛算器ＢのＸ入力に向かう信号を処理すること
が出来る。
そして、合成器ΣのＹ入力信号路を、掛算器Ｄ
による３倍増幅回路の構成下に、掛算器Ｆによる
信号迂回路の追加で、使用回路素子（構成回路）
を揃えて構成することが出来、これによつて、合
成器ΣのＸ及びＹ入力信号路における各回路の多
段直列素子の使用段数を揃えた構成となつて、各
回路を同一条件下で作動させることが出来る。
による３倍増幅回路の構成下に、掛算器Ｆによる
信号迂回路の追加で、使用回路素子（構成回路）
を揃えて構成することが出来、これによつて、合
成器ΣのＸ及びＹ入力信号路における各回路の多
段直列素子の使用段数を揃えた構成となつて、各
回路を同一条件下で作動させることが出来る。
このように、本発明発生器によれば、三角波入
力を２乗器結線下の第１の掛算器に与え、該掛算
器からの２乗波出力を第２の掛算器の一方の入力
に与える一方、該第２の掛算器の他方の入力には
前記三角波入力を与え、且つ、この第２の掛算器
による３乗波出力と前記三角波入力とを処理する
合成器の三角波入力信号路に３倍の増幅率を有す
る増幅回路を挿入したので、このゲインを微調整
することによつて、歪率0.001％以下に出来るシ
ミユレーシヨン値0.0000034％をシフト値
3.0464808V（入力Viの略３倍）で、正弦波に実用
上支障のない程度に極めて近似した３乗波出力を
得ることが出来、しかも、その回路構成からレベ
ル変動に対しても過敏でなくて常に安定動作が期
待出来ると共に微分ノイズ発生の惧れもない。
力を２乗器結線下の第１の掛算器に与え、該掛算
器からの２乗波出力を第２の掛算器の一方の入力
に与える一方、該第２の掛算器の他方の入力には
前記三角波入力を与え、且つ、この第２の掛算器
による３乗波出力と前記三角波入力とを処理する
合成器の三角波入力信号路に３倍の増幅率を有す
る増幅回路を挿入したので、このゲインを微調整
することによつて、歪率0.001％以下に出来るシ
ミユレーシヨン値0.0000034％をシフト値
3.0464808V（入力Viの略３倍）で、正弦波に実用
上支障のない程度に極めて近似した３乗波出力を
得ることが出来、しかも、その回路構成からレベ
ル変動に対しても過敏でなくて常に安定動作が期
待出来ると共に微分ノイズ発生の惧れもない。
また、本発明正弦波発生器における各分岐回路
を、使用する掛算器の直列段数を揃えて構成する
ことによつて、信号の高域伝播特性の優れた装置
構成となすことが出来る。
を、使用する掛算器の直列段数を揃えて構成する
ことによつて、信号の高域伝播特性の優れた装置
構成となすことが出来る。
なお、第４図示の従来例における正弦波発生回
路の前記伝達関数式を因数分解すると下記のよう
になり、その分母に虚数が現われる。従つて、前
記伝達関数からなる本発明発生器は、この従来装
置とその回路動作機能が大きく異なる。
路の前記伝達関数式を因数分解すると下記のよう
になり、その分母に虚数が現われる。従つて、前
記伝達関数からなる本発明発生器は、この従来装
置とその回路動作機能が大きく異なる。
V0≒1.5715Vi−0.004317Vi 3／１＋0.001398Vi 2
≒−3.0880Vi 3−1124.1Vi／Vi 2＋715.31
≒−3.088Vi（Vi 2−364.0）／Vi 2＋715.31
≒−3.088Vi（Vi＋19.1）（Vi−19.1）／（Vi＋j26.75
）（Vi−j26.75） ≒−3.088Vi（Vi＋19.0794639）（Vi−19.0794639）／
（Vi＋j26.7452348）（Vi−j26.7452348）
）（Vi−j26.75） ≒−3.088Vi（Vi＋19.0794639）（Vi−19.0794639）／
（Vi＋j26.7452348）（Vi−j26.7452348）
第１図は本発明発生器の一実施例を示す回路構
成図、第２図は本発明発生器の他の実施例を示す
回路構成図、第３図は本発明発生器における作動
状態を示すシミユレーシヨン特性図、第４図は従
来周知の正弦波発生器の一例を示す回路構成図で
ある。 Ａ，Ｂ，Ｃ，Ｄ及びＦ……掛算器、Ｇ……３倍
増幅器、Σ……合成器、Vi……三角波入力、V0
……正弦波出力。
成図、第２図は本発明発生器の他の実施例を示す
回路構成図、第３図は本発明発生器における作動
状態を示すシミユレーシヨン特性図、第４図は従
来周知の正弦波発生器の一例を示す回路構成図で
ある。 Ａ，Ｂ，Ｃ，Ｄ及びＦ……掛算器、Ｇ……３倍
増幅器、Σ……合成器、Vi……三角波入力、V0
……正弦波出力。
Claims (1)
- 【特許請求の範囲】 １ 三角波入力を２乗器結線下の第１の掛算器に
与え、該掛算器からの２乗波出力を第２の掛算器
の一方の入力に与える一方、該第２の掛算器の他
方の入力には前記三角波入力を与え、且つ、この
第２の掛算器による３乗波出力と前記三角波入力
とを入力とする合成器の該三角波入力信号路中に
３倍の増幅率を有する増幅回路を直列に挿入して
なることを特徴とする正弦波発生器。 ２ 前記増幅回路を３倍電圧を一方の入力とする
掛算器で構成し、これに同じ構成の掛算器を直列
接続して合成器の一方の入力信号路を構成すると
共に、前記第２の掛算器の前記他方の入力信号路
にも同じ構成の掛算器を介して前記三角波入力を
与えるところの請求項１に記載の正弦波発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7541389A JPH02253704A (ja) | 1989-03-28 | 1989-03-28 | 正弦波発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7541389A JPH02253704A (ja) | 1989-03-28 | 1989-03-28 | 正弦波発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02253704A JPH02253704A (ja) | 1990-10-12 |
| JPH0532924B2 true JPH0532924B2 (ja) | 1993-05-18 |
Family
ID=13575463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7541389A Granted JPH02253704A (ja) | 1989-03-28 | 1989-03-28 | 正弦波発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02253704A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2706680B2 (ja) * | 1991-03-05 | 1998-01-28 | インターニックス株式会社 | 擬似正弦波発生器 |
| JPH0629744A (ja) * | 1991-12-28 | 1994-02-04 | Intaanix Kk | 位相ロック・ループ用デジタル信号処理型基準周波数発生回路 |
| DE19701068A1 (de) | 1997-01-15 | 1998-07-16 | Deutsche Telekom Ag | Verfahren und Schaltungsanordnung zur Erzeugung von Sinus-/Cosinusschwingungen |
-
1989
- 1989-03-28 JP JP7541389A patent/JPH02253704A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02253704A (ja) | 1990-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7702702B2 (en) | Signal processing device for computing phase difference between alternating current signals | |
| JPS59174018A (ja) | デイジタル−アナログ変換回路 | |
| JPH05127672A (ja) | 倍音付与回路 | |
| JPH0532924B2 (ja) | ||
| US5132636A (en) | Triangular to sine wave converter | |
| Payne et al. | Linear transfer function synthesis using non-linear IC components | |
| US7420430B2 (en) | Method and arrangement for generating an output clock signal with an adjustable phase relation from a plurality of input clock signals | |
| CN210157375U (zh) | 麦克风混响电路及电子设备 | |
| Mulder et al. | An instantaneous and syllabic companding translinear filter | |
| JPH02118784A (ja) | 正弦波発生器 | |
| Pawase et al. | CMOS Gilbert mutiplier for analog signal processing and its FPAA based implementation | |
| JPH08265068A (ja) | 利得制御回路 | |
| US4683439A (en) | Digitally driven switching power amplifier system | |
| US2735616A (en) | hoadley | |
| Seon et al. | A CMOS inverse trigonometric function circuit | |
| RU2771479C1 (ru) | Симметричный усилитель с обратной связью | |
| JP3173524B2 (ja) | アンバランス・バランス変換回路 | |
| JP6679071B1 (ja) | ハムノイズ除去方法、及びその方法を用いたハムノイズ除去回路 | |
| KR100259483B1 (ko) | 능동소음제어에서의제어신호합성장치 | |
| JP3927624B2 (ja) | サラウンド回路 | |
| JPH0743957B2 (ja) | サンプル・ホールド回路 | |
| JPS606134B2 (ja) | Ｒｃ アクテイブバンドリ ジエクトフイルタ | |
| Maheshwari | Active‐Only Current Controlled Summing/Difference Amplifiers Using CCCIIs | |
| JP2856398B2 (ja) | 電子式電力量計 | |
| JPS63104518A (ja) | 関数発生回路 |