JPH05328381A - クロマ復調回路 - Google Patents

Abstract

(57)【要約】 【目的】回路規模が小さい簡易なディジタルフィルタを
用いて、色のエッジ周辺の影響を除去し、偽色の発生を
抑制したクロマ復調回路を提供する。 【構成】色副搬送波により入力したディジタルクロマ信
号を復調する復調回路３を備える。復調回路３の出力か
ら映像の色のエッジを検出するエッジ検出回路５を備え
る。エッジ検出回路５の出力により復調回路２の出力の
映像の色のエッジ周辺に発生する偽色を補正するエラー
補正回路４を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はクロマ復調回路に関し、
特にディジタル信号処理を用いるＶＴＲやテレビジョン
受像機等のクロマ復調回路に関する。

【０００２】

【従来の技術】映像信号処理回路においては、通常、ア
ナログ映像信号の入力に対して種々の信号処理がなされ
るが、昨今は、映像信号処理回路においても、ディジタ
ル処理が採用されるようになってきている。例えば、ア
ナログのクロマ信号をその色副搬送波周波数の４倍でサ
ンプリングしてＡＤ変換したディジタルクロマ信号に対
し色復調を行うクロマ復調回路が採用されている。

【０００３】従来のクロマ復調回路は、図６に示すよう
に入力信号ＤＣオフセットを除去するＢＰＦ１１と、色
副搬送波周波数の信号で色復調を行う復調回路１２とを
備えて構成されていた。

【０００４】次に動作について説明する。まず、色副搬
送波周波数の４倍のクロック４ＦＳＣでサンプリングし
てＡＤ変換したディジタルクロマ信号ＣＩＮは、クロマ
入力端子ＴＣを介してＢＰＦ１１に供給され、図７に示
すような特性の帯域制限によりＤＣオフセットをキャン
セルする。このときのＢＰＦ１１の伝達関数は、次式で
示される。

【０００５】

【０００６】ＢＰＦ１１の出力ＣＦとサブキャリア入力
端子ＴＳに入力された副搬送波ＦＳＣは復調回路１２で
復調され、出力ＲＢＹは色差出力端子ＴＯを介して出力
される。

【０００７】上記のごとく、従来のクロマ復調回路は、
ＤＣ成分を通さないＢＰＦ１１によりＡＤ変換時のオフ
セットを除去し、副搬送波により復調する事によって色
差信号を得るというものであった。

【０００８】上述の従来のクロマ復調回路は、入力され
るディジタルクロマ信号のＤＣオフセット成分を除去す
るために、ＤＣ成分は通過せずかつクロマ信号の持つ帯
域は通過するＢＰＦにより帯域制限を行う。ここでＢＰ
Ｆ１１の理想的な特性はＤＣ成分は通過せず、クロマ信
号帯域すなわち副搬送波周波数の２倍の帯域の成分は全
体にわたって全く減衰しないことである。しかし、この
ような理想的な急峻なゲインの立ち上がりと立ち下がり
を持つディジタルフィルタを実現するには、フィルタの
次数の増加と係数のビット数の増加のため回路の規模が
大きくなってしまい、したがって理想的なＢＰＦを持つ
クロマ復調回路を半導体集積回路として実現する場合、
チップ面積が増大し、消費電力、コストが増加するとい
う問題点があった。

【０００９】一方、次数、係数のビット数とも少ない回
路規模の小さい簡易なディジタルフィルタにより帯域制
限を行うと図７に示すように、高帯域において出力が減
衰してしまい、したがって出力ＲＢＹによる映像は、高
域となる色のエッジ周辺に影響がでる。ここで副搬送波
周波数の４倍のクロックでサンプリングされた色信号の
データ１つを画素と呼ぶことにする。上記色信号は４画
素で色を再現するため、ＢＰＦ１１において色のエッジ
をまたいだ上記画素間の演算を行うと、エッジ周辺にエ
ラーの画素データが出力され、画面上では偽色となって
見えるという不具合を発生するというものであった。

【００１０】

【発明が解決しようとする課題】上述した従来のクロマ
復調回路は、回路規模が大きい理想的な特性のディジタ
ルフィルタを実現しようとすると、チップ面積が増大
し、消費電力、コストが増加するという問題点があっ
た。

【００１１】また、回路規模が小さい簡易なディジタル
フィルタを用いると、高域となる色のエッジ周辺に影響
を生じ、画面上では偽色となって見えるという欠点があ
った。

【００１２】本発明の目的は、上記欠点を解消し、回路
規模が小さい簡易なディジタルフィルタを用いて、色の
エッジ周辺の影響を除去し、偽色の発生を抑制したクロ
マ復調回路を提供することにある。

【００１３】

【課題を解決するための手段】本発明のクロマ復調回路
は、色副搬送波周波数の２倍以上の整数倍の標本化周波
数でディジタル変換したディジタルクロマ信号を色差信
号に復調するクロマ復調回路において、前記ディジタル
クロマ信号の直流オフセット電圧を除去し帯域制限ディ
ジタルクロマ信号を出力する帯域制限フィルタと、色副
搬送波により前記帯域制限ディジタルクロマ信号を復調
する第一の復調回路と、色副搬送波により入力した前記
ディジタルクロマ信号を復調する第二の復調回路と、前
記第二の復調回路の出力から映像の色のエッジを検出す
るエッジ検出回路と、前記エッジ検出回路の出力により
前記第一の復調回路の出力の映像の色をエッジ周辺に発
生する偽色を補正するエラー補正回路とを備えて構成さ
れている。

【００１４】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１５】図１は本発明のクロマ復調回路の第一の実
施例を示すブロック図である。

【００１６】本実施例のクロマ復調回路は、図１に示す
ように、入力のディジタルクロマ信号ＣＩＮのＤＣオフ
セットを除去し帯域制限ディジタルクロマ信号ＣＦを出
力する帯域制限フィルタ（ＢＰＦ）１と、色副搬送波
（サブキャリア）ＦＳＣにより帯域制限ディジタルクロ
マ信号ＦＣを復調する復調回路２と、サブキャリアＦＳ
Ｃにより入力のディジタルクロマ信号ＣＩＮを復調する
復調回路３と、復調回路３の出力から映像の色のエッジ
を検出するエッジ検出回路５と、エッジ検出回路５の出
力により復調回路２の出力の映像の色のエッジ周辺に発
生する偽色を補正するエラー補正回路４とを備えて構成
されている。

【００１７】次に、本実施例の動作について説明する。

【００１８】まず、色副搬送波周波数の４倍のクロック
でサンプリングされＡＤ変換されたディジタルクロマ信
号ＣＩＮはクロマ入力端子ＴＣを介してＢＰＦ１に供給
され、図７に示すような特性の帯域制限によりＤＣオフ
セットをキャンセルする。このときのＢＰＦの伝達関数
は次式で表される。

【００１９】

【００２０】ＢＰＦ１の出力ＣＦとサブキャリア入力端
子ＴＳに入力されたサブキャリアＦＳＣは復調回路２に
供給され、図３に示すタイミングで復調され色差信号Ｒ
ＢＡとなる。一方、クロマ入力端子ＴＣのディジタルク
ロマ信号ＣＩＮとサブキャリア入力端子ＴＳのサブキャ
リアＦＳＣは復調回路３に供給され、復調回路２と同様
に、図３に示すタイミングで復調される。復調回路３の
出力信号ＲＢＢとＲＢしきい値入力端子ＴＴに設定され
た信号ＲＲＥＦ／ＢＲＥＦはエッジ検出回路５に供給さ
れる。

【００２１】エッジ検出回路５は、図２に示すように、
２つのＤＦＦ５１，５２と減算回路５３と、比較回路５
４と、検出回路５５と、オフ制御回路５６とを備えて構
成されている。エッジ検出回路５において、信号ＲＢＢ
はＤＦＦ５１に供給され、ＤＦＦ５１の出力はＤＦＦ５
２に供給される。ＤＦＦ５１，５２はそれぞれ入力を１
クロックずつ、合計２クロック遅延し出力する。ＤＦＦ
５２の出力ＲＢＤ２とＲＢＢとは減算回路５３に供給さ
れ、ＲＢＢよりＲＢＤ２が減算される。ここでＲＢＢは
クロマ信号ＣＩＮを復調した信号であるため、次式のよ
うに色差Ｒ−ＹとＢ−Ｙが交互になるディジタル信号で
ある。

【００２２】

【００２３】この関係を図４（ａ）に示す。したがって
減算回路５３の出力ＳＵＢＲＢは次式のようにしてＲ−
Ｙ、Ｂ−Ｙごとの差分となる。

【００２４】

【００２５】このＲ−Ｙ、Ｂ−Ｙごとの差分をそれぞれ △Ｒ１２、△Ｂ１２・・△Ｒ（Ｎ−１）Ｎ とおく。

【００２６】減算回路５３の出力ＳＵＢＲＢ（△Ｒ１
２、△Ｂ１２・・・△Ｒ（Ｎ−１）Ｎ）とＲＢしきい値
入力端子ＴＴに設定されたしきい値ＲＲＥＦ，ＢＲＥＦ
は比較回路５４に供給され、△Ｒ（Ｎ−１）ＮとＲＲＥ
Ｆ、△Ｂ（Ｎ−１）ＮとＢＲＥＦがそれぞれ比較され
る。比較回路５４の出力ＤＲＢは検出回路５５に供給さ
れ、検出回路５５はＤＲＢが連続して △Ｒ（Ｎ−１）Ｎ＞ＲＲＥＦ、△Ｂ（Ｎ−１）Ｎ＞ＢＲ
ＥＦ を示す位置を検出する。検出回路５５の出力ＥＲＢはオ
フ制御回路５６に供給され、オフ制御回路５６は連続す
る４データの間に２回以上エッジが検出されるとき、そ
のエッジ検出信号をキャンセルする。そのほかの場合エ
ッジの位置（タイミング）を示す信号を出力する。

【００２７】エッジ検出回路５の動作のタイムチャート
を図４（Ａ），（Ｂ）に示す。図４（Ａ）において、例
えばエッジ検出回路５に入力される信号ＲＢＢのＢ−Ｙ
１とＲ−Ｙ２の間にエッジがある時、減算回路５３の出
力ＳＵＢＲＢの△Ｒ１２と△Ｂ１２は比較回路５４でそ
れぞれＲＲＥＦとＢＲＥＦよりも大きいと判定される。
この場合検出回路５５において連続する○の間にエッジ
があることが判定される。クロマ信号ＣＩＮは、副搬送
波の４倍のクロックでサンプリングされているので、ク
ロマ信号の帯域から多くとも連続する４データに１回の
エッジしか存在しないため、４データに２回以上エッジ
が検出される場合は、オフ制御回路５６によりキャンセ
ルする。

【００２８】エッジ検出回路５の出力ＥＤＧと復調回路
２の出力ＲＢＡはエラー検出回路４に供給され、図４
（Ｂ）に示すようにエッジをはさむ２データをその前の
２データと置き換えて出力する。エラー補正回路４の出
力ＲＢＹは色差出力端子ＴＯを介して出力される。

【００２９】本実施例では、入力ＤＣオフセットキャン
セルのため２次の簡易なディジタルフィルタをＢＰＦ１
に用いているが、復調回路Ｂ３とエッジ検出回路５でク
ロマ信号ＣＩＮのエッジを検出し、エラー補正回路４で
偽色の原因となるエッジをはさむデータを本来の色のデ
ータと置き換えるため、ＢＰＦ１による色信号の高周波
帯域の影響をキャンセルすることができる。したがって
本実施例のような比較的簡易で小規模なディジタルフィ
ルタをＤＣオフセットキャンセルに用いることが可能と
なり、その場合でも色エッジの再現性のよい画質が得ら
れる。

【００３０】次に、本発明の第二の実施例について説明
する。

【００３１】図５は本発明のクロマ復調回路の第二の実
施例を示すブロック図である。

【００３２】前述の第一の実施例に対する本実施例の相
違点は、第一の実施例の回路に、ＢＰＦ１の出力である
帯域制限ディジタルクロマ信号ＣＦと入力のディジタル
クロマ信号ＣＩＮとの減算を行なう減算回路６と、減算
回路６の出力ＤＣＯの積分平均回路７と、ＰＷＭ回路８
とが付加されたことである。

【００３３】次に、本実施例の動作について説明する。

【００３４】まず、副搬送波周波数の４倍のクロックで
サンプリングされ、ＡＤ変換されたディジタルクロマ信
号ＣＩＮは、クロマ入力端子ＴＣを介して減算回路６の
被減数端に供給される。一方、ＢＰＦ１の出力である帯
域制限ディジタルクロマ信号ＣＦは減算回路６の減数端
に供給され、両信号の減算が行われる。ここで減算回路
６の出力ＤＣＯはＣＩＮのオフセットレベルを表してい
る。減算回路６の出力ＤＣＯは積分平均回路７に供給さ
れ、一定の期間（４クロックの間）累算し、一定の期間
のデータ数で除算される。しがって積分平均回路７の出
力ＤＣＡは、減算回路６の出力ＤＣＯの一定期間の平均
値である。積分平均回路７の出力ＤＣＡはＰＷＭ回路８
に供給され、ＤＣＡの大きさに比例したパルス幅とパル
ス数を持つ信号ＡＯＵＴに変換される。ＰＷＭ回路８の
出力ＡＯＵＴはフィードバック出力端子ＴＢを介して出
力される。

【００３５】本実施例では減算回路６によりＤＣオフセ
ットレベルを算出し、積分平均回路７により、ＤＣオフ
セットレベルの一定期間の平均を算出し、ＰＷＭ回路８
によりパルス信号ＡＯＵＴに変換して出力する。このＡ
ＯＵＴを外部のアナログローパスフィルタによりアナロ
グ信号に変換してＡＤ変換前の信号レベル制御に用いれ
ば、ＡＤ変換時のＤＣレベルのフィードバック制御が実
現できる。

【００３６】ＡＯＵＴによりＡＤ変換前に、ある程度の
ＤＣレベルの合わせ込みを行えば、ＡＤ変換後の復調回
路３における色復調でＤＣオフセットによる影響を、第
一の実施例に比べある程度抑制できるので、エッジ検出
回路５によるエッジ検出の精度が向上し、エラー補正回
路４によるより正確なエラー補正が可能となる。

【００３７】上記ＡＤ変換前のＤＣレベルの合わせ込み
及び復調回路３における色復調のＤＣオフセットの影響
の抑制の程度は、積分平均回路７の積分期間とＰＷＭ回
路８の出力ＡＯＵＴの分解能により決定する。

【００３８】

【発明の効果】以上述べたように本発明のクロマ復調回
路は、第二の復調回路とエッジ検出回路でクロマ信号の
エッジを検出し、エラー補正回路で偽色の原因となるエ
ッジをはさむデータを本体の色のデータと置き換えるた
め、従来のクロマ復調回路において問題となったＢＰＦ
１による色信号の高周波帯域の影響をキャンセルできる
という効果がある。

【００３９】したがって簡易な小規模のディジタルフィ
ルタをＤＣオフセットキャンセルに用いることが可能と
なり、その場合でも色エッジの再現性のよい画質が得ら
れるので、半導体集積回路として実現する場合、チップ
面積を縮小化でき、消費電流およびコストの削減が可能
となるという効果がある。

【図面の簡単な説明】

【図１】本発明のクロマ復調回路の第一の実施例を示す
ブロック図である。

【図２】本実施例のクロマ復調回路におけるエッジ検出
回路の一例を示すブロック図である。

【図３】本実施例のクロマ復調回路における動作の一例
を示すタイムチャートである。

【図４】エッジ検出回路の動作の一例を示すタイムチャ
ートである。

【図５】本発明のクロマ復調回路の第二の実施例を示す
ブロック図である。

【図６】従来のクロマ復調回路の一例を示すブロック図
である。

【図７】ＢＰＦの特性の一例を示す図である。

【符号の説明】 １，１１ ＢＰＦ ２，３，１２ 復調回路 ４ エラー補正回路 ５ エッジ検出回路 ６，５３ 減算回路 ７ 積分平均回路 ８ ＰＷＭ回路 ５１，５２ ＤＦＦ ５４ 比較回路 ５５ オフ制御回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 色副搬送波周波数の予め定めた整数倍の
   標本化周波数でディジタル変換したディジタルクロマ信
   号を色差信号に復調するクロマ復調回路において、 前記ディジタルクロマ信号の直流オフセット電圧を除去
   し帯域制限ディジタルクロマ信号を出力する帯域制限フ
   ィルタと、 色副搬送波により前記帯域制限ディジタルクロマ信号を
   復調する第一の復調回路と、 色副搬送波により入力した前記ディジタルクロマ信号を
   復調する第二の復調回路と、 前記第二の復調回路の出力から映像の色のエッジを検出
   するエッジ検出回路と、 前記エッジ検出回路の出力により前記第一の復調回路の
   出力の映像の色をエッジ周辺に発生する偽色を補正する
   エラー補正回路とを備えることを特徴とするクロマ復調
   回路。
2. 【請求項２】 前記エッジ検出回路が直列接続され前記
   第二の復調回路の出力を単位時間遅延させる第一および
   第二のフリップフロップと、 前記第二の復調回路の出力と前記第二のフリップフロッ
   プの出力との減算を行なう第一の減算回路と、 前記第一の減算回路の出力が予め定めたしきい値より大
   きいとき比較信号を出力する比較回路と、 前記比較信号が連続する位置を検出しエッジ検出信号を
   出力する検出回路と、 前記エッジ検出信号が連続する前記整数倍の数と同数の
   データの間に２回以上出力されたときこのエッジ検出信
   号をキャンセルするオフ制御回路とを備えることを特徴
   とする請求項１記載のクロマ復調回路。
3. 【請求項３】 前記ディジタルクロマ信号と前記帯域制
   限ディジタルクロマ信号との減算を行なう第二の減算回
   路と、 前記第二の減算回路の出力を積分し予め定めた期間の前
   記積分の結果を平均する積分平均回路と、 前記積分平均回路の出力の大きさに比例したパルス幅の
   信号に変換するＰＷＭ回路とを備えることを特徴とする
   請求項１記載のクロマ復調回路。