JPH05328317A - 映像信号送受信装置 - Google Patents

Abstract

(57)【要約】 【目的】映像高能率符号化装置における送信バッファに
おける情報占有量の急激な変動を防ぎ、画質変動のない
高能率符号化、復号化を行えるようにする。 【構成】フィルム映像検出回路１００３、１００６は、
入力信号がフィルム画像を電気信号に変換したものであ
った場合、当該入力信号を信号レート変換回路１００
２、１００５により重複フレーム信号を削除した形に
し、かつ、無信号期間がないように分散させて低いクロ
ックレートに変換し符号化装置１００８に送る。これに
より符号化装置１００８では送信バッファにおける情報
占有量が急激に変動するような期間がなくなり、よって
量子化ビット数の急激な変動もなくなり画質の変動を抑
えることができる。復号化装置１００９で復号化された
信号はフレーム周波数変換回路１０１２、１０１３で元
の信号に戻される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、フレーム間予測、可
変長符号化を用いて映像信号をディジタル伝送する送信
機、受信機に関する。

【０００２】

【従来の技術】近年、テレビ放送が多用化し、日本のハ
イビジョン技術が急速に進展するにつれ、アメリカ国内
でも地上放送業者を中心に次世代のテレビジョン（Ｔ
Ｖ）方式であるＡＴＶの開発の機運が高まってきた。１
９８７年にＦＣＣ（アメリカ連邦通信委員会）は諮問委
員会を設置して、内外の各団体からＡＴＶの伝送方式を
公募し、提案された方式について画質、伝搬などの比較
実験を行った上で方式を決定するとの方針を明らかにし
た。その中で４方式がデジタル伝送方式を採用してい
る。この状況から、アメリカのＡＴＶはデジタル伝送方
式が有力になっている模様である。

【０００３】一般的に映像信号をデジタル化すると、そ
の情報量は膨大になり、これを直接伝送路にて伝送した
り記録媒体に蓄積するのはかなりの困難が予想される。
例えば、現行の５２５、２：１インタレース信号の全デ
ータレートは２１６Ｍｂｐｓとなり、５２５、１：１ノ
ンインタレース信号では４３２Ｍｂｐｓにもなる。

【０００４】そこで、画像圧縮技術は必須となるが、多
種の画像圧縮技術アイテムの中からＤＣＴ変換、フレー
ム間予測符号化、ランレングス符号化、エントロピー符
号化を複合的に用いて映像信号を符号化している技術と
して、テレビ会議等に用いられているＣＣＩＴＴのＨ２
６１モデルがあり、この技術をベースにしてデジタル伝
送ＴＶシステムの提案が活発に行われる。映像ソース
は、大きく分けて以下に示す２種類が考えられる。

【０００５】まず第１にテレビカメラで取った映像が考
えられる。この信号は、ＮＴＳＣ方式では３０フレーム
／秒、６２５本ＰＡＬ方式では２５フレーム／秒、１１
２５本ハイビジョンでは３０フレーム／秒である。第２
にフィルム映像が考えられる。

【０００６】図１１（Ａ）に示すように一般的にフィル
ム映像は、２４コマ／秒であるので、その信号は２４コ
マ／秒のままテレビ信号（電気信号）に変換するわけで
はなく、ＮＴＳＣ方式用には図１１（Ｂ）に示すように
フィルム映像１コマから３フィールド分の映像を作り、
次の１コマからは２フィールド分のデータを作り以後こ
の動作を繰り返す方式（以下３２プルダウン方式と呼
ぶ）でＴＶ信号に変換する。６２５本ＰＡＬ方式では、
フィルム映像１コマから２フィールド分の映像を作る動
作を繰り返し、２５コマに１回１コマから３フィールド
分の映像を作る方式で映像を変換していると考えられ
る。１１２５本ハイビジョンでは、ＮＴＳＣ方式と同様
の処理が行われる。図１２には、ＣＣＩＴＴのＨ２６１
の一般的なモデルエンコーダのブロック図を示し、以下
符号化の動作について説明する。

【０００７】まず、映像入力端子５００には、８×８画
素（以下ＤＣＴブロックと称する）のブロック変換され
た映像信号が入力される。入力された映像信号は、差分
回路５０１と動き検出回路５０９に入力される。動き検
出回路５０９には、入力端子から入力された現信号とフ
レームメモリ５０７で１フレーム遅延された信号が同時
に入力され、その信号に基づいてＤＣＴブロック単位ま
たは１６×１６画素（以下マクロブロックと称する）単
位で動きベクトルが検出される。この動きベクトルは、
動き補償回路５０８に伝送される。また、受信側（デコ
ーダ側）にも伝送される。（動き補償回路５０８では、
動きベクトルに応じて１フレーム遅延されたデータが動
き補償され、予測信号として出力され、次にループフィ
ルタ５１０でフィルタ処理された後、差分回路５０１及
び加算回路５０６に送られる。

【０００８】ここで、スイッチ５１１は、図示しない判
定回路によって、現信号と１フレーム遅延された信号の
差分値（８×８画素分合計）がしきい値より大きいとオ
フされる。その結果、差分回路５０１及び加算回路５０
６には信号が送られない。スイッチ５１１がオフ状態に
なるのは、動きの早い映像やシーンチェンジ時及び受信
機側で映像を再生するために必要なフレーム差分を行わ
ない信号処理を行う場合である。一般にこのモードをイ
ントラモード（もしくはフレーム内処理）と呼ぶ。逆
に、スイッチ５１１がオン状態の場合は、差分回路５０
１ではフレーム間差分処理が行われ、加算回路５０６で
はフレーム加算処理が行われる。このモードを一般的に
インターモード（フレーム間処理）と呼ぶ。

【０００９】このようにイントラ／インター処理された
信号は、ＤＣＴ回路５０２に送信される。ＤＣＴ回路５
０２では、送られてきたＤＣＴブロック信号をＤＣＴ処
理し、量子化回路５０３に送出する。量子化回路５０３
では、入力されたＤＣＴ係数を量子化テーブルにあわせ
て量子化し可変長符号化回路５１２に信号を伝送する。
この信号は、一般的にはランレングス符号とレベル信号
となっている。一方、逆量子化回路５０５に送出された
信号は、量子化された信号そのものである。従って、逆
量子化回路５０４で逆量子化された信号は、量子化回路
５０３の入力信号にほぼ等しい。さらに逆量子化回路５
０４の出力を逆ＤＣＴ回路５０５で処理した結果の信号
は、ＤＣＴ回路５０２の入力にほぼ等しい。ここでほぼ
等しいと記したのは、量子化誤差を含んでいるからであ
る。

【００１０】次に、加算回路５０６では上記逆ＤＣＴ回
路で処理された信号とインターモードの場合には１フレ
ーム遅延された信号が入力され加算される。前記のよう
に、イントラモードの場合には１フレーム遅れの信号は
入力されない。フレーム加算処理された加算回路５０６
の出力は、フレームメモリ５０７に送出される。加算回
路５０６の出力は一般的にはローカルデコーダ出力とな
る。

【００１１】可変長符号化回路５１２に入力された信号
は、ハフマンテーブル等を用いて可変長符号化処理され
る。可変長符号化された信号は、送信バッファ５１３に
入力される。この信号は、符号化される映像によってデ
ータ量が変化するため、送信バッファ５１３でデータを
一時保持し、出力端子５１５から一定レートで信号を送
出している。

【００１２】送信バッファ５１３は、上記したように出
力信号レートを一定にするためのものであるので、可変
長符号化される信号が極端に少なくなりバッファ占有量
が０になることや、逆に入力される信号が極端に多くな
りバッファの占有量が１００になることを防止する必要
がある。そこで、バッファ５１３における情報の占有量
は常時監視され、バッファ５１３の情報占有量の状態を
量子化テーブル選択回路５１４に伝えている。量子化テ
ーブル選択回路５１４では、占有量の状態を見て量子化
回路５０３の量子化テーブルの制御を行っている。つま
り、占有量が少ないときは量子化ビット数を増やして送
信バッファ５１３に入力されるデータ量を増加させ、占
有量が多いときは量子化ビット数を少なくして送信バッ
ファ５１３に入力されるデータ量を減少させる。以上が
一般的なＨ２６１モデルのエンコーダ回路である。

【００１３】図１３にデコーダのブロック図を示し、以
下復号化についての説明を行う。映像入力端子６００に
は、可変長符号化された信号が入力される。入力バッフ
ァ６０１では、可変長量子化された信号を可変長復号化
回路６０２で復号化するレートに合わせて信号を出力す
る。可変長復号化回路６０２では、送信側とマッチした
映像復号化が行われる。以後、逆量子化回路６０３では
逆量子化がなされ、逆ＤＣＴ回路６０４では逆ＤＣＴ変
換が行われる。加算回路６０５ではインターモードの場
合には、逆ＤＣＴ回路６０４より得られる信号とフレー
ムメモリ６０８でフレーム遅延された信号を動き補正回
路６０７で動き補正された信号が加算される。また、イ
ントラモードの場合にはスイッチ６０６によって１フレ
ーム遅延された信号は加算されない。加算回路６０５の
出力は、帯域制限フィルタ６０９によってフィルタリン
グされた後にデコーダ出力として映像信号出力端子６１
０より出力される。動き補正のための動きベクトルは、
エンコーダ側から伝送されてくる。以上、Ｈ２６１モデ
ルのエンコーダ・デコーダについて述べたが、このモデ
ルでは以下に示す不具合が生じる。

【００１４】（１）図１１に示した２４コマ／秒のフィ
ルム映像を３０フレーム／秒のＮＴＳＣ方式映像信号に
変換した映像において、斜線で示した１フィールド分の
映像はフィルム映像の同じ１コマから変換されているた
め、この信号をフレーム間予測符号化した場合、量子化
誤差以外は符号が発生しないことになり、その結果、図
１０に示すエンコーダブロック図において、送信バッフ
ァ５１３に入力される信号がほとんどなくなり送信バッ
ファ５１３の占有率が極端に低下することになる。する
と、バッファの情報占有率が極端に低下するので、先に
説明したように量子化テーブル選択回路５１４では、次
のフィールドの信号の量子化ビット数を多くするテーブ
ルが選択される。このように量子化された信号は、５フ
ィールドごとに画質が大幅に変化することになり、復号
化された映像信号の画質の差が極端に変化するという不
具合が生じる。

【００１５】（２）映像信号には、一般に水平または垂
直ブランキング期間が存在し、またアスペクト比の異な
るフィルムソース信号では、ＴＶ画面のアスペクト比に
合わせるため画面上下に無信号期間が存在する場合があ
る。このような無信号期間では（１）と同じ理由で送信
バッファの情報占有率が変動し符号化品質がフィールド
内で変動してしまう。

【００１６】

【発明が解決しようとする課題】上記したように従来の
システムでは、映像信号中に存在する無信号期間によ
り、送信バッファの占有量が急激に変化してしまい、こ
れにより符号化品質が変動してしまうという問題があっ
た。

【００１７】そこでこの発明の目的は、映像高能率符号
化装置における送信バッファにおける情報占有量の急激
な変動を防ぎ、画質変動のない高能率符号化、復号化を
行える映像信号送受信装置を提供することにある。

【００１８】

【課題を解決するための手段】上記目的を実現するため
に、この発明では符号化すべき信号中に存在する無信号
期間および、上記フィルム上の映像信号から電気的信号
に変換された信号中の符号化が不必要な信号期間は、符
号化を停止するのではなく、その期間も符号化できる限
り絶え間無く符号化できるように符号化レートを変える
ものである。

【００１９】

【作用】上記の手段により、符号化した際に送信バッフ
ァの情報占有量を急激に変化差せ量子化ビット数を大き
く変化させるような期間が生じなくなくり、伝送される
映像の画質の均一化を得ることができる。

【００２０】

【実施例】以下、この発明の実施例を図面を参照して説
明する。図１は、この発明の一実施例におけるエンコー
ダ及びデコーダのブロック図である。

【００２１】入力端子１０００には図示したような２：
１飛び越し走査映像信号が入力される。入力端子１００
０に入力された映像信号は、信号レート変換回路１００
２とフィルム映像検出回路１００３に入力される。フィ
ルム映像検出回路１００３においては、入力される映像
信号がフィルム上の画像が電気的信号に変換された信号
であるかどうかを検出する。信号レート変換回路１００
２では、入力映像信号がフィルム上の画像を電気信号に
変換したものであった場合、これを逆に元のフィルム上
の画像が持つフレーム周波数（を有する映像信号に変換
し、走査線変換回路１００４で順次走査信号に変換す
る。

【００２２】入力端子１００１から入力される映像信号
は、１：１の順次走査信号で、フレーム周波数変換回路
１００５では、先のフレーム周波数変換回路１００２と
同様の処理が成される。フィルム映像検出回路１００６
も、先のフレーム周波数変換回路１００３と同様の処理
を行う。以上のように処理された映像信号は、セレクタ
１００７に入力され、フィルム映像検出回路１００３お
よび１００６の結果より入力が選択され、フレーム周波
数が決定され、符号化が行われるとともに、入力された
信号がフィルム映像から変換したものかどうか、またい
かなるフレーム周波数を使っているかの情報についても
符号化される。そして、符号化装置１００８で符号化さ
れた信号はデジタル伝送路で伝送される。

【００２３】デコーダ側では、伝送されてきた信号が復
号化回路１００９に入力され、入力された信号がフィル
ム映像から変換したものかどうか、いかなるフレーム周
波数を使っているかを示す信号を検出し、検出された信
号をもとにフレーム周波数をもちいて復号化が行われ、
セレクタ回路１０１０で信号が選択され、エンコーダの
入力信号がフィルム映像から変換された飛び越し走査信
号の場合は、走査線変換回路１０１１によって飛び越し
走査信号に変換される。そして、フレーム周波数変換回
路１０１２においてエンコーダの入力信号と同じフレー
ム周波数になるようにフレーム周波数変換が行われ、元
の映像信号となりセレクタ１０１４を介して出力端子１
０１６に導出される。エンコーダの入力信号がフィルム
映像から変換されたものでない飛び越し走査信号の場合
は、フレーム周波数変換が行われない。つまりセレクタ
１０１０から直接セレクタ１０１４を通して出力端子１
０１６へ導出される。

【００２４】エンコーダの入力信号がフィルム映像から
変換された順次走査信号の場合は、信号レート変換回路
１０１３においてフレーム周波数変換が行われもとの映
像信号に変換される。エンコーダの入力信号がフィルム
映像から変換されたものでない順次走査信号の場合は、
フレーム周波数変換が行われない経路で映像信号処理が
行われ、出力端子１０１７へ導出される。

【００２５】次に上記のシステムにおいて入力信号がフ
ィルム映像と判断された時のフレーム周波数の切り換え
について図２以下の図面を参照しながら説明する。ここ
では入力される信号はフレーム周波数３０Ｈｚ、２：１
飛び越し走査の信号を例として取り上げて説明する。図
２には、入力信号がフィルム映像信号か否かを検出する
フィルム映像信号検出回路１００３、１００６のブロッ
ク図を示す。

【００２６】入力端子２から入力された映像信号はフレ
ーム遅延回路１００とフレーム差分回路１０１に入力さ
れ、フレーム間差分信号を積分回路１０２に送出する。
積分回路１０２では、１フレーム分の差分データが積分
され、その結果がしきい値以上になっている場合は動画
と判定し”１”を出力し、しきい値未満の場合には、静
画と判断し”０”を出力する。

【００２７】図３には、フィルム画像をテレビ信号に変
換した場合のフレーム周波数のフォーマットの例を示し
ている。図３において、斜線の部分は、同じ信号が用い
られているので先の積分回路１０２の出力が確実に”
０”になる。そこで、周期性検出回路１０４では、積分
回路１０２の出力をもとに、図３に示す斜線の部分を検
出しフィルム画像を変換した映像であるかどうかを判定
する。ただし、積分回路１０２の出力は、映像ソースが
静止画の場合は常に”０”となるため、周期性検出回路
１０４は、フィルム映像の動画部分においてのみこの周
期性検出が有効となるように制御され、斜線部分の検出
が数パターン連続することを検知した後にソースがフィ
ルム映像であるとして判断出力を得る。さらに、フィル
ム映像が静止画であることも考えられるため、一度フィ
ルム映像であると判断された後は、上記斜線部分の積分
回路１０２出力が”１”に変化するまではフィルム映像
が続いていると判断する。周期性検出回路１０４の出力
は、セレクタ１００７（図１）に送られ通常のソースと
フィルム映像を切り替える制御が成される。

【００２８】メモリライト制御回路１０３では、積分回
路１０２の出力が”０”の場合は映像信号を信号レート
変換用のメモリに書き込まないようにする制御信号が送
出され、”１”の場合は映像信号を信号レート変換用の
メモリに書き込むように制御する制御信号が送出され
る。

【００２９】図４には、図１に示した信号レート変換回
路１００２、１００５のブロック図を示す。さらにこの
回路構成におけるメモリライト／リードタイミングを図
５に示している。上記したようにフィルム信号検出回路
１００３あるいは１００６で入力信号がフィルム信号で
あると判定されると、メモリライト制御回路１０３（図
２）から出力される制御信号をもとに、メモリライト制
御回路２００はフレーム期間ごとに入力信号を、この入
力信号のレートのクロックをライトクロックとしてフレ
ームメモリ２０１とフレームメモリ２０２に交互にデー
タを書き込むようにアドレスを出力する。このときのメ
モリへの書き込みタイミングは、図５の斜視部のフィー
ルドを除きＡＯ，ＡＥの映像がメモリ２０１に書き込ま
れると、ＢＥ，ＢＯの信号がメモリ２０２に書き込まれ
る。このとき、上記ＡＯはＡフレームの奇数（ＯＤＤ）
フィールドを意味し、ＡＥはＡフレームの偶数（ＥＶＥ
Ｎ）フィールドを意味する。

【００３０】次に、メモリリード制御回路２０３では、
メモリライト制御回路２００からデータを書き込んでい
るメモリが上記２つのメモリのうちどちらなのかを送出
し、ライト動作が行われているフレームメモリではない
メモリのデータを１フレーム２４Ｈｚで送出するように
入力信号のレートのクロックを一部間引いたクロックを
リードクロックとしてリード動作が行われる。このよう
な動作によって図５に示すように斜線部の不要な映像を
取り除き、且つ信号レートを低くすることができる。図
５には、３０Ｈｚ飛び越し走査信号をレート変換した例
と、２５Ｈｚ飛び越し走査信号をレート変換した例とを
示している。

【００３１】尚、このように制御を行う場合、メモリ２
０１及び２０２に入力される映像信号は、ＡＯ，ＡＥの
場合は通常のＴＶ信号を時間的並びは同じであるが、Ｂ
Ｅ，ＢＯの場合はＥＶＥＮ側の信号とＯＤＤ側の信号が
時間的に逆に入力されてしまうので、メモリ書き込みア
ドレスを逆にするかもしくは読みだしアドレスを逆にす
る制御が成される。

【００３２】このように入力信号がフィルム信号と判断
され信号レートの変換が行われた際には図１の点線で囲
まれた符号化システム全体のシステムクロックもこのリ
ードクロックと同じ１フレーム２４Ｈｚ相当のクロック
に切り替わる。以上のような構成にすることにより、従
来のような周期的に大幅に画質変動が起こることがなく
符号化レートも下げることができる。

【００３３】ここでこのシステムの特徴部でもあるクロ
ック周波数の変換についてさらに詳しく説明する。以
下、ここではフレーム周波数３０Ｈｚで入力される映像
信号を２４Ｈｚのフレーム周波数を有する信号に変換す
る場合を例として説明する。一般的に異なる二つの周波
数のクロックが必要な時はそれぞれの周波数に対応する
発振器がそれぞれ必要とされるが、このシステムによれ
ば、この場合フレーム周波数３０Ｈｚに相当する周波数
の発振器のみを用い、フレーム周波数２４Ｈｚに相当す
るクロックはこの３０Ｈｚのクロックを一部間引いて作
り出すので、発振器を２つ持つことなく、信号レートの
低減を行っている。図６には、このシステムにおける単
一の周波数のクロックを一定期間間引きし、周波数レー
トの低いクロックを生成する回路の一例を示している。

【００３４】入力される映像信号のレートに対応した周
波数の発振器６０１の出力は、カウンタ６０２、セレク
タ６０３及びアンド回路６０４に入力される。カウンタ
６０２からはクロックの周波数を変換する為のマスク信
号がアンド回路６０４に出力される。この信号によって
他端に入力されているクロック信号は一部マスクされセ
レクタ６０３に入力される。

【００３５】セレクタ６０３は、端子６０７より入力さ
れるフィルム信号検出回路１００６からの出力によって
制御され、フィルム信号のときはアンド回路６０４の出
力であるもとのクロックを一部間引いてレートを落とし
たクロックを、そうでないときは発振器６０１より出力
されるクロックを直接システムクロックとして選択して
端子６０６に出力する。図４の回路においては、端子６
０５の出力がライトクロック、端子６０６の出力がリー
ドクロックとなり、信号レートの変換が行われる。そし
て端子６０６の出力を符号化システム全体のシステムク
ロックとすることにより低レートの符号化が行える。

【００３６】ここで、端子６０６に得られるクロックの
生成方法の例を以下に示す。今、入力信号は、フレーム
周波数３０Ｈｚの信号で、フィルム映像と判断された時
にフレーム周波数２４Ｈｚの信号に変換し、符号化シス
テムをこのフレーム周波数２４Ｈｚに相当するクロック
で動作させる場合を例としているので、変換前と変換後
の周波数の比（２４／３０）を満たしていればどの間隔
でクロックを間引いてもかまわない。そこでこのクロッ
クを間引くいくつかの例を以下に示す。また、各場合
（１）から（６）までの６つの場合のタイミングチャー
トを図７乃至図９に示す。 （１）５フィールド間に１フィールド期間間引く（図７
（Ａ）参照） （２）５ラインの内、１ライン間引く（図７（Ｂ）参
照） （３）５クロックに１クロック間引く（図８（Ａ）参
照） （４）水平、垂直のブランキング期間間引き（図８
（Ｂ）参照） （５）マクロブロック（８ＤＯＴ×８ライン×４ブロッ
ク×５マクロブロック）単位に一定期間間引く（図９
（Ａ）参照） （６）ＤＣＴブロック（８ＤＯＴ×８ライン×５ブロッ
ク）単位に一定期間間引く（図９（Ｂ）参照）

【００３７】（１）の場合は５フィールドのサイクルの
内、１フィールド期間だけクロックを間引き、５フィー
ルド周期で見ると周波数の比は４／５（２４／３０）に
なるようにしている。これにより図５における斜線部の
不要な情報は読み出されず、１フィールド分の無駄な情
報量は削除される。次に（２）の場合は２ラインを一周
期として考えた場合であり、５ライン対し１ライン間引
いており５ライン周期で周波数の比は４／５になってい
る。

【００３８】さらに（３）の場合はこれをクロック単位
で考えたものであり、ライトクロック５クロックに対し
リードクロックは１クロック間引かれ４クロックになる
ので、これも４／５の周波数の比になり同様に不要な信
号を取り除くとともにレートを下げることが可能であ
る。

【００３９】このようにフィールド、ライン、クロック
単位に４／５の比を維持するように周期的に間引く方法
と以下に示すような特定の期間にクロックを間引く方法
がある。

【００４０】これが上記（４）、（５）、（６）の場合
であり、水平、垂直のブランキング期間に集中してクロ
ック間引き行う方法であり、５フィールドサイクルで考
えて、総合的に４／５の比になるように水平、垂直のブ
ランキング期間の間引く割合を決定する。

【００４１】そしてさらに符号化／復号化の処理はＤＣ
Ｔブロック単位、もしくはマクロブロック単位に行われ
るので、このＤＣＴブロック単位またはマクロブロック
単位に数クロック間引いていき、これも５フィールドで
見ると４／５の比になる様に間引いていく。このように
クロックの間引き方はさまざまに換えることが可能であ
り、これらを符号化効率等を考えて適応的に切り換える
ことも可能である。

【００４２】以上述べたように図４のようにメモリを用
いた回路において映像信号のレートのライトクロックと
そのクロックをある一定期間間引いたリードクロックを
用いることにより容易に周波数レートの変換が可能にな
り、映像の周期的な大幅な画質変動をなくすことが可能
になる。

【００４３】そしてさらに、この信号レートを変換した
クロックをシステムクロックとして符号化を行うことに
より、低レートの符号化が行われるため伝送信号レート
も下げることができる。

【００４４】また、デコーダ側ではエンコーダ側よりシ
ステムクロックが切り替わったという情報を検知すると
復号化を行うシステムクロックをエンコーダ側からの情
報に基づいて間引かれたクロックに切り替える。そして
このクロックによって処理された信号は、エンコーダ側
と同様にメモリを有する回路構成の信号レート変換回路
に入力される。ここではエンコーダと反対の処理が行わ
れライトクロックとして間引かれたクロックを入力し、
リードクロックをエンコーダ側の入力に間引かれていな
い映像信号のレートのクロックを入力し、２つのメモリ
の内、片側のメモリを３フィールド、もう一つを２フィ
ールドずつ読みだす様に制御を行い、これを合わせるこ
とにより符号化／復号化を行う前の信号レートに復元さ
れる。また、デコーダ側の復号化処理は以下に示す第２
の方法でも可能である。

【００４５】エンコーダ側のシステムクロックは上記ど
れを使用していても、切り替わったという情報を検知せ
ずに上記（１）のエンコーダ側の信号処理に用いている
クロックによって復号化処理を行う。つまり、５フィー
ルドに１フィールド符号化を行わないタイミングで復号
化が行われる。この結果は、エンコーダ側と同様にメモ
リを有する回路構成の信号レート変換回路に入力され
る。ここではエンコーダと反対の処理が行われライトク
ロックとして間引かれたクロックを入力し、リードクロ
ックをエンコーダ側の入力に間引かれていない映像信号
のレートのクロックを入力し、２つのメモリの内、片側
のメモリを８フィールド、もう一つを２フィールドずつ
読みだすように制御を行い、これを合わせることにより
符号化／復号化を行う前の信号レートに復元される。上
記第２の信号処理を行う場合には、強制的に１フィール
ド期間復号化処理を止める必要が生じるため、受信バッ
ファは、送信側の送信バッファの容量より少なくとも１
フィールド分容量を大きくしなければならない。

【００４６】以上、３０Ｈｚの飛び越し走査信号につい
て述べたが、３０Ｈｚ以外の周波数の入力信号、そして
順次走査された入力信号についてもこの発明は有効であ
り、どの場合も入力信号のレートによってクロックを間
引くタイミングが異なるだけで同様の周波数レートの変
換が可能になる。さらに、ここではフィルム映像の場合
を中心に説明してきたが、フィルム映像か否かに関係な
く、映像信号のブランキング期間の信号を符号化しない
ことを考慮に入れて信号レートの変換が可能であり、上
述のクロック単位に間引く方法、ＤＣＴブロック単位に
間引く方法等を用いることにより図１０に示すように水
平垂直のブランキング期間に符号化すべき映像信号を分
散した形で挿入できるように低い信号レートに変換する
と共に、ブランキング期間も映像データの処理に当てる
ようにし、これにより大幅な情報量の変動をなくし、大
幅な画質変動が起こらなくなるようにする符号化も可能
である。

【００４７】上記映像信号のブランキング期間を符号化
しない符号を受信したデコーダ側では、エンコーダ側よ
りシステムクロックが切り替わったという情報を検知す
ると、復号化を行うシステムクロックをエンコーダ側か
らの情報に基づいて間引かれたクロックに切り替える。
そしてこのクロックによって処理された信号は、エンコ
ーダ側と同様にメモリを有する回路構成の信号レート変
換回路に入力される。ここではエンコーダと反対の処理
が行われライトクロックとして間引かれたクロックを入
力し、リードクロックをエンコーダ側の入力に間引かれ
ていない映像信号のレートのクロックを入力し、メモリ
から読み出すときに、水平、垂直のブランキングを生成
することにより、符号化／復号化を行う前の信号レート
に復元される。また、デコーダ側の復号化処理は以下に
示す第２の方法でも可能である。

【００４８】エンコーダ側のシステムクロックには関係
なく、エンコーダ側の信号処理に用いている間引きの無
いクロックによって復号化処理を行い、復号化処理に応
じてブランキング信号付け処理を行うことによって復号
化が行われる。ただし、前記第２の信号処理を行う場合
には、強制的に水平、垂直ブランキング期間復号化処理
を止める必要が生じるため、受信バッファは送信バッフ
ァ＋垂直ブランキング期間分の容量が最低限必要とな
る。

【００４９】

【発明の効果】以上述べたように、フィルム映像等をエ
ンコードする場合は、エンコード、デコードの大部分を
入力映像信号のレートのクロックから２４Ｈｚに相当す
るフレーム周波数を作り出し、これをシステムクロック
として処理することにより、映像の周期的な大幅な画質
変動をなくし、しかもシステムクロックの低レート化に
よって伝送信号レートも下げることができる。

【００５０】さらに、フィルム映像か否かに関係なく映
像信号において水平垂直のブランキング期間の時間を映
像信号の処理に当てられるように信号レートの変換を行
うことにより同様に映像の周期的な大幅な画質変動をな
くし、しかもシステムクロックの低レート化によって伝
送信号レートも下げることができる。

【図面の簡単な説明】

【図１】この発明の一実施例によるエンコーダ及びデコ
ーダのブロック図。

【図２】図１のフィルム映像検出回路を示すブロック
図。

【図３】図２のフィルム映像検出回路の動作を説明する
ために示したタイムチャート。

【図４】図１の信号レート変換回路を示すブロック図。

【図５】図４の信号レート変換回路の動作を説明するた
めに示したタイムチャート。

【図６】信号レート変換回路におけるライトクロック生
成回路の例を示す回路図。

【図７】信号レート変換回路におけるクロックの間引き
方の例を示す図。

【図８】同じく信号レート変換回路におけるクロックの
間引き方の例を示す図。

【図９】同じく信号レート変換回路におけるクロックの
間引き方の例を示す図。

【図１０】フィルム映像でない信号の信号レート変換の
例を示す説明図。

【図１１】フィルム映像変換の例を示す説明図。

【図１２】従来のエンコーダ回路を示す図。

【図１３】従来のデコーダ回路を示す図。

【符号の説明】

１００２、１００５…信号レート変換回路、１００３、
１００６…フィルム映像検出回路、１００４、１０１１
…走査線変換回路、１００７、１０１０、１０１４、１
０１５…セレクタ、１００８…符号化装置、１００９…
復号化装置。

Claims (8)

【特許請求の範囲】
1. 【請求項１】映像信号を高能率符号化して伝送し、復号
   化する映像信号送受信装置において、 送信側では、送信バッファの占有量の急激な変動を防ぐ
   ために、入力映像信号を映像情報は保持したままブラン
   キング期間等の伝送不要信号期間に、当該映像情報を時
   間的に分散させるように平均的に低い周波数レートの信
   号に変換するレート変換手段を有し、受信側では送信側
   の前記入力映像信号と同じレートの周波数に戻す手段を
   有したことを特徴とする映像信号送受信装置。
2. 【請求項２】 前記低い周波数レートの信号に変換する
   レート変換手段は、入力信号のフレーム周波数と符号化
   装置側の動作上のフレーム周波数とのフレーム周波数差
   または入力信号のブランキング期間を埋めるようなレー
   ト変換を行うように、符号化／復号化装置のシステムク
   ロックを切り換え手段を有することを特徴とする請求項
   １記載の映像信号送受信装置。
3. 【請求項３】前記周波数レートのレート変換手段は、入
   力映像信号のレートのクロックとそのクロックを間引
   き、クロック周波数を下げたクロックを用いることを特
   徴とする請求項１記載の映像信号送受信装置。
4. 【請求項４】前記送信側で周波数レートの変換を行い、
   さらにシステムクロックとして入力映像信号のレートの
   クロックを間引いたクロックが用いられたとき、その情
   報を受信側に伝送する手段をさらに有することを特徴と
   する請求項１記載の映像信号送受信装置。
5. 【請求項５】前記受信側では、前記送信側より送られて
   くる前記システムクロックの変更を示す情報を検知する
   手段を有し、前記情報よりシステムクロックの変更が確
   認されたとき、復号化を送信側における符号化に用いた
   クロックと同じクロックで処理する手段を有し、さらに
   送信側に入力された映像信号と同じレートの周波数に戻
   す手段を備えたことを特徴とする請求項４記載の映像信
   号送受信装置。
6. 【請求項６】前記送信側では、入力された映像信号がフ
   ィルム上の映像信号から電気的信号に変換された信号か
   どうかを判別する手段を有し、入力された映像信号がフ
   ィルム上の映像信号から電気的信号に変換された信号と
   判別された場合は入力映像を入力されたフィルム上の映
   像信号の１秒あたりのコマ数Ｎに等しいフレーム周波数
   ＮＨｚの信号に変換する手段を有し、入力映像信号のレ
   ートのクロックを間引く期間はフレーム周波数ＮＨｚに
   相当するように間引く手段を有し、さらに符号化部を前
   記フレーム周波数ＮＨｚに相当するクロックで動作させ
   ることを特徴とする請求項１記載の映像信号送受信装
   置。
7. 【請求項７】前記受信側では、送信側でシステムクロッ
   クの変更が行われたかを判定する手段を有し、前記判定
   手段においてシステムクロックがＮＨｚに相当するクロ
   ックに変更されていると判断されたときは復号化の処理
   を行うクロックを前記ＮＨｚに相当するクロックで行う
   手段を有し、さらに送信側に入力された映像信号と同じ
   レートの周波数に戻す手段を備えたことを特徴とする請
   求項６記載の映像信号送受信装置。
8. 【請求項８】前記受信側では、送信側の有する送信バッ
   ファの容量に送信側で符号化されない信号期間分の容量
   を追加された受信バッファをもち、送信側に入力された
   映像信号と同じレートの周波数に復号化する手段を備え
   たことを特徴とする請求項１記載の映像信号送受信装
   置。