JPH05327221A - 積層セラミック基板およびその製造方法 - Google Patents

積層セラミック基板およびその製造方法

Info

Publication number
JPH05327221A
JPH05327221A JP4152839A JP15283992A JPH05327221A JP H05327221 A JPH05327221 A JP H05327221A JP 4152839 A JP4152839 A JP 4152839A JP 15283992 A JP15283992 A JP 15283992A JP H05327221 A JPH05327221 A JP H05327221A
Authority
JP
Japan
Prior art keywords
conductor
melting point
via hole
green sheet
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4152839A
Other languages
English (en)
Inventor
Shinya Nakai
信也 中井
Keizo Kawamura
敬三 川村
Taro Miura
太郎 三浦
Makoto Furubayashi
真 古林
Tadao Fujii
忠雄 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP4152839A priority Critical patent/JPH05327221A/ja
Publication of JPH05327221A publication Critical patent/JPH05327221A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 セラミックのグリーンシート上に導体が形成
され、これに少なくとも一層のグリーンシートが積層さ
れ、グリーンシートと導体とを同時に焼成して得られる
積層セラミック基板において、積層セラミック基板の内
部導体の融点以上の温度で積層セラミック基板を焼成し
たときに、内部導体が積層セラミック基板から失われる
ことによる電気的特性の劣化を防止することができる積
層セラミック基板を提供することを目的とするものであ
る。 【構成】 積層セラミック基板3の内部パターンを構成
する内部導体である中心導体10の材料の融点よりも、
内部導体と表面の回路パターン31とを電気的に接続す
るヴィアホール20の導体材料の融点を高くしたもので
ある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミックのグリーン
シート上に導体を印刷等で形成し、これに他のグリーン
シートを積層し、グリーンシートと導体とを同時に焼成
して得られる積層セラミック基板およびその製造方法に
関するものである。
【0002】
【背景技術】従来の積層セラミック基板においては、そ
の焼成温度を内部導体の融点以下に設定することが常識
である。たとえば、その導体として銀を使用した場合、
銀の融点が960℃であるので、たとえば900℃を焼
成温度に設定している。
【0003】ところで、たとえば100MHzを超える
ような超高周波部品、デバイスまたは超高速デジタル回
路用の基板においては、内部導体の融点以上の温度で焼
成温度を設定する積層セラミック基板の製造方法が、本
件出願人によって提案されている。このようにすること
によって、焼成中に内部導体が溶融されるので、その内
部導体が純金属に近づき、内部導体の導電率が向上し、
積層セラミック基板の高周波特性が向上する。
【0004】
【発明が解決しようとする課題】一方、積層セラミック
基板においては、内部導体の他に、内部導体を表面導体
に接続するヴィアホールが設けられており、このヴィア
ホールについても上記と同様に、その融点以上の温度で
焼成すると、焼成時にヴィアホールも溶融し、これによ
ってヴィアホールが表面に吹き出すことがある。この場
合、内部導体の一部が失われ、この結果、電気的特性が
著しく劣化するという問題がある。
【0005】本発明は、積層セラミック基板の内部導体
の融点以上の温度で積層セラミック基板を焼成したとき
に、内部導体が積層セラミック基板から失われることに
よる電気的特性の劣化を防止することができる積層セラ
ミック基板を提供することを目的とするものである。
【0006】
【課題を解決するための手段】本発明は、積層セラミッ
ク基板の内部パターンを構成する内部導体材料の融点よ
りも、内部導体と表面の回路パターンとを電気的に接続
するヴィアホール導体材料の融点を高くしたものであ
る。
【0007】
【作用】本発明は、積層セラミック基板の内部パターン
を構成する内部導体材料の融点よりも、内部導体と表面
の回路パターンとを電気的に接続するヴィアホール導体
材料の融点を高くしたので、積層セラミック基板の内部
導体の融点以上の温度で焼成したときに、内部導体が積
層セラミック基板から失われることによる電気的特性の
劣化を防止することができる。
【0008】
【実施例】図1は、本発明の第1実施例の説明図であ
り、図1(1)は、その全体を示す斜視図であり、図1
(2)は、上記実施例における中心導体10とヴィアホ
ール導体20との関係を示す斜視図である。
【0009】この実施例は、トリプレート共振器を含
み、VCO(電圧制御発振器)等の高周波回路を構成す
るための積層セラミック基板1であり、セラミックスで
形成されたグリーンシートS1の上に中心導体10の材
料(たとえば100%銀ペースト)が印刷され、その上
面に、他の内部導体としてグランド電極を形成したグリ
ーンシートS2が載置され、さらに、その上に、トリプ
レート共振器以外の回路を構成する単層または複数層か
らなるグリーンシートS3が載置された後、熱プレスに
よって圧着し、焼成し、その後、グランド電極40、側
面電極E、表面回路パターン31が印刷等の方法によっ
て積層セラミック基板1の底面、側面、上面に形成さ
れ、上面の表面回路パターン31上に表面チップ部品3
0が取り付けられる。なお、グリーンシートS1、S2
の2層の誘電体および上下のグランド層で囲まれた部分
がトリプレート共振器にあたり、グリーンシートS1上
にその中心導体10が形成されている。
【0010】グリーンシートS1は、1枚のグリーンシ
ートで形成されていてもよく、複数枚のグリーンシート
が積層されたもので形成されていてもよい。グリーンシ
ートS2は、ヴィアホール導体20の断面部分(実施例
では円形部分)が打ち抜かれた薄いグリーンシートにそ
の円形部分よりもやや大きな面積にヴィアホール導体2
0の材料(たとえばパラジウム5重量%を含む銀ーパラ
ジウムのペースト)を印刷し、その上に円形部分が打ち
抜かれた薄いグリーンシートを載せ、円形部分よりもや
や大きな面積にヴィアホール導体20の材料を印刷し、
これらの動作を繰り返して所定の厚さになったときにグ
リーンシートS2が完成する。
【0011】このときに、グリーンシートS2の最上層
には、ヴィアホール導体20とともに中間グランド電極
50が同時に形成される。同様の方法によってグリーン
シートS3が形成される。グリーンシートS3は場合に
よっては複数層で形成され、共振器以外の回路を構成す
るための他のヴィアホール、電極、配線等がその中に内
部導体として形成されることもあるが、ここでは説明を
簡略にするために省略する。なお、ヴィアホール導体2
0は、中心導体10と積層セラミック基板1の表面の回
路31のパターンとを電気的に接続する導体である。
【0012】ところで、中心導体10(内部導体材料)
の融点よりも、ヴィアホール導体20の材料の融点を高
く設定し、しかも、焼成温度を、中心導体10の材料の
融点よりも高く、ヴィアホール導体20の材料の融点よ
りも低く設定してある。中心導体10としてたとえば銀
が使用され、このときの中心導体10の融点は約960
℃であり、ヴィアホール導体20としてたとえば銀ーパ
ラジウム(パラジウム10重量%)が使用され、このと
きのヴィアホール導体20の融点は約1070℃であ
り、焼成温度はたとえば1000℃である。
【0013】なお、上記実施例においては、内部導体、
外部導体のうちで、トリプレート共振器の中心導体10
のみに銀100%(融点約960℃)を使用し、他の内
部導体(ヴィアホール、中間グランド電極)および外部
導体は全て銀−パラジウム(融点約1070℃)を使用
している。
【0014】このようにすれば、積層セラミック基板1
を焼成したときに、ヴィアホール導体20が溶融しない
ので、ヴィアホール導体20がいわゆる栓の役目をし、
中心導体10が積層セラミック基板1から失われること
がなく、中心導体10が積層セラミック基板1から失わ
れることによる電気的特性の劣化を防止できる。
【0015】図1において、中心導体10の端部がグリ
ーンシートS1、S2、S3の端面に位置し、この状態
(ただし側面電極Eがない状態)で焼成すると、焼成温
度よりも融点の低い中心導体10が溶融し、その溶融し
た材料が上記端面から吹き出してしまう。しかし、グリ
ーンシートS1、S2、S3は、中心導体10よりも大
きめに作られ、焼成前には中心導体10が露出せず、し
たがって、焼成時に中心導体10が吹き出す心配がな
い。焼成後は、グリーンシートS1、S2、S3の端部
をカットし、図1に示す状態に加工する。焼成温度より
も低い融点の材料を使用し、しかもその材料を焼成後に
積層セラミック基板の端面から露出させる場合は、以下
の他の実施例についても、上記と同様にして、焼成時の
吹き出しを阻止する。
【0016】図1の実施例においては、中間グランド電
極50として、焼成温度よりも融点が高い材料を使用し
ているが、中間グランド電極50として、焼成温度より
も融点が低い材料を使用するようにしてもよい。
【0017】図2は、本発明の第2実施例の説明図であ
る。
【0018】この実施例におけるヴィアホールは、ヴィ
アホール本体20aと表面層側ヴィアホール20bとで
構成され、ヴィアホール20の代わりにヴィアホール本
体20aと表面層側ヴィアホール20bとを使用した点
以外は、第1実施例と同様である。ヴィアホール本体2
0aは、中心導体10と同じ材料で構成されたものであ
り、表面層側ヴィアホール20bは、ヴィアホール導体
材料の表面層側部分(表面回路パターン31に接続され
る部分)を構成し、表面層側ヴィアホール20bの融点
がヴィアホール本体20aの融点よりも高くなってい
る。
【0019】この実施例において、ヴィアホール本体2
0aの融点よりも高い温度であり、しかも表面層側ヴィ
アホール20bの融点よりも低い温度で焼成すると、こ
の焼成時に、表面層側ヴィアホール20bが溶融しない
ので、表面層側ヴィアホール20bがいわゆる栓の役目
をし、中心導体10が積層セラミック基板1から失われ
ることがなく、中心導体10が積層セラミック基板1か
ら失われることによる電気的特性の劣化を防止できる。
なお、第1実施例と比較すると、ヴィアホール本体20
aがヴィアホールの大部分を占め、この部分の導電率が
第1実施例よりも向上するので、第1実施例の場合より
も電気的特性が向上する。
【0020】図3は、本発明の第3実施例の説明図であ
る。
【0021】この実施例におけるヴィアホール20は、
図1に示す実施例と同じであるが、中心導体10の材料
のうちで、ヴィアホール導体20と接触する接触部11
がヴィアホール20と同じ材料で構成され、したがっ
て、ヴィアホール20と接触部11との融点が、接触部
11以外の中心導体10の融点よりも高い。
【0022】この実施例において、接触部11以外の中
心導体10の融点よりも高い温度であって、ヴィアホー
ル20の融点よりも低い温度で焼成すると、中心導体1
0が積層セラミック基板1から失われることによる電気
的特性の劣化を防止できる。さらに、第3実施例におい
ては、中心導体10の溶融時に溶融導体の吹き出し圧力
がさらに押えられるので、より安定して焼成される。
【0023】図4は、本発明の第4実施例の説明図であ
り、図4(1)は、その主要部の斜視図であり、図4
(2)は、全体の正面図である。
【0024】この実施例において、ヴィアホール導体
は、表面回路パターン31に接続される表面層側ヴィア
ホール20dと、中心導体10に接続されるヴィアホー
ル本体20aとが、内部層20cでオフセットされ(ヴ
ィアホール本体20aの延長と表面層側ヴィアホール2
0dの延長とが交わらず、ヴィアホール本体20aと表
面層側ヴィアホール20dとが内部層20cによって接
続されている)、ヴィアホール本体20aが中心導体1
0と同じ材料で構成され、表面層側ヴィアホール20d
と内部層20cとがヴィアホール20と同じ材料で構成
されている。第4実施例において、ヴィアホール20の
代わりにヴィアホール本体20a、内部層20c、表面
層側ヴィアホール20dを設けた点以外は、第1実施例
と同様である。
【0025】この実施例において、中心導体10の融点
よりも高い温度であって、表面層側ヴィアホール20
d、内部層20cの融点よりも低い温度で焼成すると、
中心導体10が積層セラミック基板1から失われること
による電気的特性の劣化を防止できる。さらに、第4実
施例においては、中心導体10の溶融時に溶融導体の吹
き出し圧力が一旦、内部層20cで受けられるので、吹
き出し圧力をより強く押えることが可能である。
【0026】図5は、本発明の第5実施例の説明図であ
る。
【0027】この実施例である積層セラミック基板2
は、上記実施例における下面グランド電極がグリーンシ
ートS0の上面に形成され、すなわち、この多層基板の
もう1つの内部電極として基板内部に形成され、対向グ
ランド電極40の導体の融点よりも、ヴィアホール導体
20の材料の融点を高くしてある。この場合、第5実施
例において、グリーンシートS1の下に、グリーンシー
トS0を設け、このグリーンシートS0の上に、対向グ
ランド電極40を印刷し、この上にグリーンシートS1
を載せる。第5実施例においては、対向グランド電極4
0も導電率が向上し、より良質なグランド電位が得られ
るので、共振器性能がさらに向上する。
【0028】図6は、本発明の第6実施例の説明図であ
り、図6(1)は、その全体の斜視図であり、図6
(2)は、その正面図である。
【0029】この実施例である積層セラミック基板3
は、第5実施例において側面電極Eの代わりに、中心導
体10のグランド電位側、対向グランド電極40、中間
グランド電極50を接続する第2のヴィアホール導体2
1が設けられ、第2のヴィアホール導体21の材料の融
点よりも、ヴィアホール導体材料20の融点を高くして
ある。
【0030】このようにすれば、上下のグランド層を接
続する電極として、側面電極Eではなく、溶融した銀で
形成されるヴィアホールを使用できるので、より良質な
グランド電位が得られ、共振器性能がさらに向上する。
なお、焼成時にヴィアホール導体21が溶融しても、グ
リーンシートS0によってヴィアホール導体21の吹き
出しが阻止される。
【0031】上記実施例は、セラミックのグリーンシー
ト上に導体が印刷され、これに複数層のグリーンシート
が積層された場合の例であるが、セラミックのグリーン
シート上に導体が印刷され、少なくとも一層のグリーン
シートが積層された場合も上記と同様である。また、上
記実施例は、グリーンシート上に導体材料が印刷される
場合についてのものであるが、印刷以外の手法によって
グリーンシート上に導体材料が形成されるようにしても
よい。、上記実施例では、融点の異なる導体として銀
と、銀−パラジウム合金とを使用しているが、これらの
代わりに、またはこれらに付加して銅(融点1084
℃)、金(融点1064℃)、アルミニウム(融点66
0℃)、タングステン(融点3387℃)等の他の導体
を使用するようにしてもよい。
【0032】上記実施例の積層セラミック基板は共振器
を構成しているが、共振器の代わりに、インダクタ、キ
ャパシタ等、他の回路機能や伝送線路を構成するように
してもよい。また、上記説明では高周波部品を例にとっ
て説明したが、低周波回路においても、その利点を生か
すことができる。
【0033】
【発明の効果】本発明によれば、積層セラミック基板の
内部導体の融点以上の温度で焼成したときに、内部導体
が積層セラミック基板から失われることによる電気的特
性の劣化を防止することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1実施例の説明図である。
【図2】本発明の第2実施例の説明図である。
【図3】本発明の第3実施例の説明図である。
【図4】本発明の第4実施例の説明図である。
【図5】本発明の第5実施例を示す斜視図である。
【図6】本発明の第6実施例を示す斜視図である。
【符号の説明】
1、2、3…積層セラミック基板、 10…中心導体、 11…接触部、 20…ヴィアホール導体、 20a…ヴィアホール本体、 20b、20d…表面層側ヴィアホール、 20c…内部層、 21…第2のヴィアホール、 30…表面チップ部品、 31…表面回路パターン、 40…対向グランド電極、 50…中間グランド電極、 S0、S1、S2、S3…グリーンシート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古林 真 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 藤井 忠雄 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミックのグリーンシート上に導体が
    形成され、これに少なくとも一層の上記グリーンシート
    が積層され、上記グリーンシートと上記導体とを同時に
    焼成して得られる積層セラミック基板の製造方法におい
    て、 上記積層セラミック基板の内部パターンを構成する内部
    導体材料の融点よりも、上記内部導体と表面の回路パタ
    ーンとを電気的に接続するヴィアホール導体材料の融点
    を高く設定し、しかも、上記焼成の温度を、上記内部導
    体材料の融点よりも高く、上記ヴィアホール導体材料の
    融点よりも低く設定したことを特徴とする積層セラミッ
    ク基板の製造方法。
  2. 【請求項2】 セラミックのグリーンシート上に導体が
    形成され、これに少なくとも一層の上記グリーンシート
    が積層され、上記グリーンシートと上記導体とを同時に
    焼成して得られる積層セラミック基板において、 上記積層セラミック基板の内部パターンを構成する内部
    導体材料の融点よりも、上記内部導体と表面の回路パタ
    ーンとを電気的に接続するヴィアホール導体材料の融点
    が高いことを特徴とする積層セラミック基板。
JP4152839A 1992-05-20 1992-05-20 積層セラミック基板およびその製造方法 Withdrawn JPH05327221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4152839A JPH05327221A (ja) 1992-05-20 1992-05-20 積層セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4152839A JPH05327221A (ja) 1992-05-20 1992-05-20 積層セラミック基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH05327221A true JPH05327221A (ja) 1993-12-10

Family

ID=15549263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4152839A Withdrawn JPH05327221A (ja) 1992-05-20 1992-05-20 積層セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH05327221A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450045A (en) * 1993-03-31 1995-09-12 Tdk Corporation Multi-layer microwave circulator
WO1999004450A1 (fr) * 1997-07-17 1999-01-28 Tdk Corporation Compensateur de retard, element de ligne a retard et procede de fabrication dudit element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450045A (en) * 1993-03-31 1995-09-12 Tdk Corporation Multi-layer microwave circulator
WO1999004450A1 (fr) * 1997-07-17 1999-01-28 Tdk Corporation Compensateur de retard, element de ligne a retard et procede de fabrication dudit element
US6337609B1 (en) 1997-07-17 2002-01-08 Tdk Corporation Delay compensation device, delay line component and manufacturing method of the delay line component

Similar Documents

Publication Publication Date Title
JP2004180032A (ja) 誘電体フィルタ
JP2002015939A (ja) 積層型電子部品およびその製法
JP2001210544A (ja) チップ積層セラミックコンデンサ
JP2001155962A (ja) 貫通型コンデンサ
JP2002246503A (ja) 電子部品及びその製造方法
JP2001102243A (ja) 貫通型コンデンサ
JPH05327221A (ja) 積層セラミック基板およびその製造方法
JP2000106320A (ja) 積層セラミックコンデンサ
US6924707B2 (en) Resonator
JP2000106321A (ja) 積層セラミックコンデンサ
JP2000164451A (ja) 積層セラミックコンデンサ
JPH05315756A (ja) 積層セラミック基板およびその製造方法
JP2001126956A (ja) 貫通型コンデンサ
JP3458805B2 (ja) 積層型電子部品の製造方法
JPH0945830A (ja) チップ状電子部品
KR100207589B1 (ko) 멀티-칩 모듈(mcm)형 캐패시터를 채용한 온도보상수정발진기
JP3488288B2 (ja) 共振回路基板
JP3488733B2 (ja) 積層型共振器
JP2002270465A (ja) 積層電子部品の端子電極
JPH11288831A (ja) 積層電子部品の製造方法
JPH11340073A (ja) 積層セラミックコンデンサ
JPH08330187A (ja) 複合電子部品
JPH06132704A (ja) 積層型誘電体フィルタ
JP2001319828A (ja) コンデンサアレイ
JPH06152240A (ja) 電圧制御型発振器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803