JPH05327022A - サブマウントチップ実装部品の検査・製造方法 - Google Patents
サブマウントチップ実装部品の検査・製造方法Info
- Publication number
- JPH05327022A JPH05327022A JP15862692A JP15862692A JPH05327022A JP H05327022 A JPH05327022 A JP H05327022A JP 15862692 A JP15862692 A JP 15862692A JP 15862692 A JP15862692 A JP 15862692A JP H05327022 A JPH05327022 A JP H05327022A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- chip
- submount
- receiving element
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 サブマウント基板６に受発光素子チップ７を
実装してなるサブマウントチップ実装部品５の検査と製
造の容易化を図る。 【構成】 帯状に細長いサブマウント基板６の前面10側
と端面８側に複数対の電極パターン11ａ，11ｂを間隔を
介して複数配列形成する。前面10側の電極パターン11ａ
上に受発光素子チップ７を実装し、受発光素子チップ７
と電極パターン11ｂをボンディングにより導通接続す
る。サブマウント基板６上に複数の受発光素子チップ７
を実装した後、実装した全数の受発光素子チップ７を一
括して検査し、検査完了後に受発光素子チップ７間でサ
ブマウント基板６をダイシングにより分離分割し、１枚
のサブマウント基板６から複数のサブマウントチップ実
装部品５を切り出す。
実装してなるサブマウントチップ実装部品５の検査と製
造の容易化を図る。 【構成】 帯状に細長いサブマウント基板６の前面10側
と端面８側に複数対の電極パターン11ａ，11ｂを間隔を
介して複数配列形成する。前面10側の電極パターン11ａ
上に受発光素子チップ７を実装し、受発光素子チップ７
と電極パターン11ｂをボンディングにより導通接続す
る。サブマウント基板６上に複数の受発光素子チップ７
を実装した後、実装した全数の受発光素子チップ７を一
括して検査し、検査完了後に受発光素子チップ７間でサ
ブマウント基板６をダイシングにより分離分割し、１枚
のサブマウント基板６から複数のサブマウントチップ実
装部品５を切り出す。
Description
【０００１】
【産業上の利用分野】本発明は、光信号と電気信号の変
換を行う光リンク装置に使用されるサブマウントチップ
実装部品の検査・製造方法に関するものである。
換を行う光リンク装置に使用されるサブマウントチップ
実装部品の検査・製造方法に関するものである。
【０００２】
【従来の技術】周知のように、光通信の分野では、光信
号を電気信号に、あるいは電気信号を光信号に変換する
光リンク装置が用いられている。最近においては、この
光リンク装置の低コスト化、小型化が進み、光信号と電
気信号の変換を行う受発光素子を回路基板に直接実装す
る方式が採用されつつある。
号を電気信号に、あるいは電気信号を光信号に変換する
光リンク装置が用いられている。最近においては、この
光リンク装置の低コスト化、小型化が進み、光信号と電
気信号の変換を行う受発光素子を回路基板に直接実装す
る方式が採用されつつある。
【０００３】図４にはこの種の一般的な光リンク装置１
の構造が示されている。同図において、装置枠体２の底
面側には回路基板３が収容固定されており、この回路基
板３上には光信号と電気信号の変換を行う回路が電子部
品４を用いて形成されており、この回路基板３上にサブ
マウントチップ実装部品５が搭載されている。
の構造が示されている。同図において、装置枠体２の底
面側には回路基板３が収容固定されており、この回路基
板３上には光信号と電気信号の変換を行う回路が電子部
品４を用いて形成されており、この回路基板３上にサブ
マウントチップ実装部品５が搭載されている。
【０００４】このサブマウントチップ実装部品５は図３
に示すように、サブマウント基板６に半導体のレーザダ
イオード（ＬＤ）や発光ダイオード（ＬＥＤ）等の受発
光素子チップ７を配設したもので、サブマウント基板６
の端面８側とそれに直角な前面10にかけて、ニッケル、
銅、金等の材料を用いて一対の電極パターン11ａ，11ｂ
が形成されており、前面10側の電極パターン11ａ上に受
発光素子チップ７が実装され、受発光素子チップ７と電
極パターン11ｂはボンディングワイヤ12によって導通接
続されている。このサブマウント基板６は端面８側を底
面として回路基板３に実装されており、回路基板３の回
路と受発光素子チップ７とは電極パターン11ａ，11ｂお
よびボンディングワイヤ13を介して導通接続されてい
る。
に示すように、サブマウント基板６に半導体のレーザダ
イオード（ＬＤ）や発光ダイオード（ＬＥＤ）等の受発
光素子チップ７を配設したもので、サブマウント基板６
の端面８側とそれに直角な前面10にかけて、ニッケル、
銅、金等の材料を用いて一対の電極パターン11ａ，11ｂ
が形成されており、前面10側の電極パターン11ａ上に受
発光素子チップ７が実装され、受発光素子チップ７と電
極パターン11ｂはボンディングワイヤ12によって導通接
続されている。このサブマウント基板６は端面８側を底
面として回路基板３に実装されており、回路基板３の回
路と受発光素子チップ７とは電極パターン11ａ，11ｂお
よびボンディングワイヤ13を介して導通接続されてい
る。
【０００５】サブマウント基板６に実装された受発光素
子チップ７に対向させて装置枠体２側にはレンズ14が設
けられており、さらに、このレンズ14に対向させて光フ
ァイバフェルール15が設けられ、この光ファイバフェル
ール15に光ファイバケーブル16の光ファイバが接続さ
れ、受発光素子チップ７を介して光ファイバケーブル16
側の光信号と回路基板３側の電気信号との信号変換が行
われる。
子チップ７に対向させて装置枠体２側にはレンズ14が設
けられており、さらに、このレンズ14に対向させて光フ
ァイバフェルール15が設けられ、この光ファイバフェル
ール15に光ファイバケーブル16の光ファイバが接続さ
れ、受発光素子チップ７を介して光ファイバケーブル16
側の光信号と回路基板３側の電気信号との信号変換が行
われる。
【０００６】この種の光リンク装置１の製造組み立てに
際し、サブマウントチップ実装部品５を回路基板３に実
装する際には、前もって、サブマウントチップ実装部品
５の光・電気特性を検査し、検査合格品を回路基板３に
実装するようにしている。
際し、サブマウントチップ実装部品５を回路基板３に実
装する際には、前もって、サブマウントチップ実装部品
５の光・電気特性を検査し、検査合格品を回路基板３に
実装するようにしている。
【０００７】
【発明が解決しようとする課題】しかしながら、サブマ
ウント基板６は形状が非常に小さく、この小さなサブマ
ウント基板６に受発光素子チップ７が実装されているた
め、非常に扱いづらく、検査のハンドリング中に受発光
素子チップ７が劣化するという問題があり、また、小さ
い形状のサブマウントチップ実装部品５を１個ずつ検査
するため、検査効率が非常に悪いものであった。
ウント基板６は形状が非常に小さく、この小さなサブマ
ウント基板６に受発光素子チップ７が実装されているた
め、非常に扱いづらく、検査のハンドリング中に受発光
素子チップ７が劣化するという問題があり、また、小さ
い形状のサブマウントチップ実装部品５を１個ずつ検査
するため、検査効率が非常に悪いものであった。
【０００８】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、サブマウントチップ
実装部品の検査を容易、かつ、効率良く行い、検査のハ
ンドリング中に受発光素子チップが劣化するということ
がないサブマウントチップ実装部品の検査・製造方法を
提供することにある。
なされたものであり、その目的は、サブマウントチップ
実装部品の検査を容易、かつ、効率良く行い、検査のハ
ンドリング中に受発光素子チップが劣化するということ
がないサブマウントチップ実装部品の検査・製造方法を
提供することにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、第
１の発明の方法は、帯状の細長いサブマウント基板に間
隔を介して複数配列形成された電極パターンにそれぞれ
半導体受発光素子チップを実装し、然る後に実装した受
発光素子チップを検査した後、各受発光素子チップ間の
位置でサブマウント基板をダイシングすることを特徴と
して構成されており、また、第２の発明の方法は、帯状
の細長いサブマウント基板に間隔を介して複数の電極パ
ターンを形成する前又は後に、各電極パターンの形成領
域間の位置に分離溝を形成し、然る後に、各電極パター
ンに半導体受発光素子チップを実装し、次に、実装した
受発光素子チップを検査した後、前記分離溝を境として
サブマウント基板を分割することを特徴として構成され
ている。
するために、次のように構成されている。すなわち、第
１の発明の方法は、帯状の細長いサブマウント基板に間
隔を介して複数配列形成された電極パターンにそれぞれ
半導体受発光素子チップを実装し、然る後に実装した受
発光素子チップを検査した後、各受発光素子チップ間の
位置でサブマウント基板をダイシングすることを特徴と
して構成されており、また、第２の発明の方法は、帯状
の細長いサブマウント基板に間隔を介して複数の電極パ
ターンを形成する前又は後に、各電極パターンの形成領
域間の位置に分離溝を形成し、然る後に、各電極パター
ンに半導体受発光素子チップを実装し、次に、実装した
受発光素子チップを検査した後、前記分離溝を境として
サブマウント基板を分割することを特徴として構成され
ている。
【００１０】
【作用】上記構成の本発明において、帯状の細長いサブ
マウント基板に間隔を介して複数の電極パターンを一度
に形成し、この各電極パターンに受発光素子チップを実
装することで、細長いサブマウント基板上に複数の受発
光素子チップが実装される。この状態で、検査を行うこ
とにより、複数の受発光素子チップの検査が一括して効
率的に行われる。この受発光素子チップの検査後、各受
発光素子チップ間でサブマウント基板を分離分割するこ
とにより、１枚のサブマウント基板から複数のサブマウ
ントチップ実装部品が産出される。
マウント基板に間隔を介して複数の電極パターンを一度
に形成し、この各電極パターンに受発光素子チップを実
装することで、細長いサブマウント基板上に複数の受発
光素子チップが実装される。この状態で、検査を行うこ
とにより、複数の受発光素子チップの検査が一括して効
率的に行われる。この受発光素子チップの検査後、各受
発光素子チップ間でサブマウント基板を分離分割するこ
とにより、１枚のサブマウント基板から複数のサブマウ
ントチップ実装部品が産出される。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下の各実施例において、従来例と同一の
部分には同一符号を付し、その重複説明は省略する。図
１には本発明の第１の実施例が示されている。この実施
例では、まず、厚さが１mmの放熱性に優れた絶縁性セラ
ミックの窒化アルミニウム（ＡｌＮ）３インチ口基板の
表面に、受発光素子チップ７の実装位置に複数の電極パ
ターン11ａ，11ｂを面10側にスクリーン印刷等により形
成し、その後、所望の幅Ｗ（例えば３mm）にダイシング
により切り出し、図１に示すような帯状に細長いサブマ
ウント基板６を形成する。次に、この切り出した複数の
サブマウント基板６を、端面８側を揃えて整列して、各
サブマウント基板６の端面８に複数の電極パターン11
ａ，11ｂを同様にスクリーン印刷等により形成する。こ
の電極パターン11ａ，11ｂの電極材料としては、ニッケ
ル、銅、金等の材料又はこれらの合金材料が望ましい。
この電極パターン11ａ，11ｂの形状は特に限定されるこ
とはないが、この実施例では、図３に示すように、幅Ｓ
を0.3 mm、電極パターン11ａ，11ｂのピッチＰ1 を2.54
mmとしている。
する。なお、以下の各実施例において、従来例と同一の
部分には同一符号を付し、その重複説明は省略する。図
１には本発明の第１の実施例が示されている。この実施
例では、まず、厚さが１mmの放熱性に優れた絶縁性セラ
ミックの窒化アルミニウム（ＡｌＮ）３インチ口基板の
表面に、受発光素子チップ７の実装位置に複数の電極パ
ターン11ａ，11ｂを面10側にスクリーン印刷等により形
成し、その後、所望の幅Ｗ（例えば３mm）にダイシング
により切り出し、図１に示すような帯状に細長いサブマ
ウント基板６を形成する。次に、この切り出した複数の
サブマウント基板６を、端面８側を揃えて整列して、各
サブマウント基板６の端面８に複数の電極パターン11
ａ，11ｂを同様にスクリーン印刷等により形成する。こ
の電極パターン11ａ，11ｂの電極材料としては、ニッケ
ル、銅、金等の材料又はこれらの合金材料が望ましい。
この電極パターン11ａ，11ｂの形状は特に限定されるこ
とはないが、この実施例では、図３に示すように、幅Ｓ
を0.3 mm、電極パターン11ａ，11ｂのピッチＰ1 を2.54
mmとしている。
【００１２】このようにサブマウント基板６の前面10と
端面８に複数対の電極パターン11ａ，11ｂを形成した
後、前面８側の電極パターン11ａに、ＩｎＰ基板に形成
した波長1.3 μｍで発光する発光ダイオード（ＬＥＤ）
を半導体受発光素子チップ７としてダイボンディングに
より実装し、各受発光素子チップ７と電極パターン11ｂ
とを金線のワイヤ12を用いてボンディングにより接続し
た。
端面８に複数対の電極パターン11ａ，11ｂを形成した
後、前面８側の電極パターン11ａに、ＩｎＰ基板に形成
した波長1.3 μｍで発光する発光ダイオード（ＬＥＤ）
を半導体受発光素子チップ７としてダイボンディングに
より実装し、各受発光素子チップ７と電極パターン11ｂ
とを金線のワイヤ12を用いてボンディングにより接続し
た。
【００１３】次に、この複数の受発光素子チップ７が実
装されているサブマウント基板６を検査装置にセット
し、全数の受発光素子チップ７の光・電気特性を一括検
査した後、サブマウント基板６を各受発光素子チップ７
間の位置でダイシングにより切り離し、複数のサブマウ
ントチップ実装部品５を製造した。図３はこのサブマウ
ント実装部品５の１個の形態を示したものである。な
お、この実施例では各受発光素子７の一括検査がし易い
ように、切り出したサブマウント基板（サブマウントチ
ップ部品）の端面から各電極パターン11ａ，11ｂまでの
距離Ｐ2 ，Ｐ3 の和を電極パターン間ピッチＰ1 に等し
く（Ｐ1 ＝Ｐ2 ＋Ｐ3 ）なるようにしている。
装されているサブマウント基板６を検査装置にセット
し、全数の受発光素子チップ７の光・電気特性を一括検
査した後、サブマウント基板６を各受発光素子チップ７
間の位置でダイシングにより切り離し、複数のサブマウ
ントチップ実装部品５を製造した。図３はこのサブマウ
ント実装部品５の１個の形態を示したものである。な
お、この実施例では各受発光素子７の一括検査がし易い
ように、切り出したサブマウント基板（サブマウントチ
ップ部品）の端面から各電極パターン11ａ，11ｂまでの
距離Ｐ2 ，Ｐ3 の和を電極パターン間ピッチＰ1 に等し
く（Ｐ1 ＝Ｐ2 ＋Ｐ3 ）なるようにしている。
【００１４】本実施例によれば、帯状の細長いサブマウ
ント基板６に複数の受発光素子チップ７を実装して、受
発光素子チップ７の全数検査を行うようにしたものであ
るから、検査時における取り扱いが容易となり、検査の
ハンドリング中に受発光素子チップ７が劣化するという
問題を回避することができる。また、複数の受発光素子
チップ７を一括検査できるので、検査効率を大幅に高め
ることができる。
ント基板６に複数の受発光素子チップ７を実装して、受
発光素子チップ７の全数検査を行うようにしたものであ
るから、検査時における取り扱いが容易となり、検査の
ハンドリング中に受発光素子チップ７が劣化するという
問題を回避することができる。また、複数の受発光素子
チップ７を一括検査できるので、検査効率を大幅に高め
ることができる。
【００１５】図２には本発明の第２の実施例が示されて
いる。この実施例が前記第１の実施例と異なる特徴的な
ことは、帯状の細長いサブマウント基板６上に電極パタ
ーン11ａ，11ｂを複数形成した後に、各対の電極パター
ンの形成領域間に受発光素子チップ７の実装面側から分
離溝17を形成したことであり、それ以外の構成は前記第
１の実施例と同様である。この分離溝17は刃厚35μｍの
ダイサーにより加工形成されている。本発明者はこの分
離溝17の溝深さの最適範囲を実験によって確かめたとこ
ろ、アルミナ基板や窒化アルミニウム基板を用いたとき
には、連結部18の厚みを、分離のし易さと、熱分離の観
点の両方から評価した場合、100 〜300μｍにした方が
最も好ましいことが分かった。この実験結果に基づき、
本実施例では機械的、かつ、熱的分離機能を十分に効果
あらしめるために、前記連結部18の厚みを100 〜300 μ
ｍに設定している。
いる。この実施例が前記第１の実施例と異なる特徴的な
ことは、帯状の細長いサブマウント基板６上に電極パタ
ーン11ａ，11ｂを複数形成した後に、各対の電極パター
ンの形成領域間に受発光素子チップ７の実装面側から分
離溝17を形成したことであり、それ以外の構成は前記第
１の実施例と同様である。この分離溝17は刃厚35μｍの
ダイサーにより加工形成されている。本発明者はこの分
離溝17の溝深さの最適範囲を実験によって確かめたとこ
ろ、アルミナ基板や窒化アルミニウム基板を用いたとき
には、連結部18の厚みを、分離のし易さと、熱分離の観
点の両方から評価した場合、100 〜300μｍにした方が
最も好ましいことが分かった。この実験結果に基づき、
本実施例では機械的、かつ、熱的分離機能を十分に効果
あらしめるために、前記連結部18の厚みを100 〜300 μ
ｍに設定している。
【００１６】この分離溝17を形成した後、前記第１の実
施例と同様にサブマウント基板６の前面10側の各対の電
極パターン11ａに受発光素子７をダイボンディング（最
高320 ℃のボンディング温度）により実装した。この受
発光素子チップ７のダイボンディングのハンダ材とし
て、サブマウントチップ実装部品５を回路基板３に実装
するときの錫、鉛等のハンダよりも融点の高い金錫や金
シリコン等のハンダ材料を用いるが、この実施例では金
80％、錫20％で融点285 ℃の金錫を用いている。ダイボ
ンディングによって受発光素子チップ７を実装するとき
には、例えば、サブマウント基板６の一端側から順に受
発光素子チップ７をダイボンディングにより実装して行
くが、このダイボンディングの高温の熱が既に実装し終
わっている隣りの受発光素子チップ７側に伝わると、既
にダイボンディングされているハンダ材が再溶融し、受
発光素子チップ７とサブマウント基板６との間に隙間が
生じ、受発光素子チップ７の放熱特性が悪化するという
虞が生じるが、本実施例では、各受発光素子チップ７の
配設領域間に分離溝17が形成されているので、ダイボン
ディングの高温の熱が既にダイボンディング完了してい
る隣りの受発光素子チップ７側に伝達されるのが防止さ
れるので、既にダイボンディングされている受発光素子
７のハンダが再溶融されるということがなくなり、これ
により、受発光素子チップ７の放熱特性が高められ、同
チップ７の動作の信頼性を高めることができる。
施例と同様にサブマウント基板６の前面10側の各対の電
極パターン11ａに受発光素子７をダイボンディング（最
高320 ℃のボンディング温度）により実装した。この受
発光素子チップ７のダイボンディングのハンダ材とし
て、サブマウントチップ実装部品５を回路基板３に実装
するときの錫、鉛等のハンダよりも融点の高い金錫や金
シリコン等のハンダ材料を用いるが、この実施例では金
80％、錫20％で融点285 ℃の金錫を用いている。ダイボ
ンディングによって受発光素子チップ７を実装するとき
には、例えば、サブマウント基板６の一端側から順に受
発光素子チップ７をダイボンディングにより実装して行
くが、このダイボンディングの高温の熱が既に実装し終
わっている隣りの受発光素子チップ７側に伝わると、既
にダイボンディングされているハンダ材が再溶融し、受
発光素子チップ７とサブマウント基板６との間に隙間が
生じ、受発光素子チップ７の放熱特性が悪化するという
虞が生じるが、本実施例では、各受発光素子チップ７の
配設領域間に分離溝17が形成されているので、ダイボン
ディングの高温の熱が既にダイボンディング完了してい
る隣りの受発光素子チップ７側に伝達されるのが防止さ
れるので、既にダイボンディングされている受発光素子
７のハンダが再溶融されるということがなくなり、これ
により、受発光素子チップ７の放熱特性が高められ、同
チップ７の動作の信頼性を高めることができる。
【００１７】また、サブマウント基板６に複数の受発光
素子チップ７を実装した後に、サブマウント基板６を柔
らかいゴムシート上に載置し、分離溝17の近くを数10グ
ラム程度の軽い力を加えることで、各分離溝17の部分で
切り離され、これにより１枚のサブマウント基板６から
複数のサブマウントチップ実装部品５が産出される。
素子チップ７を実装した後に、サブマウント基板６を柔
らかいゴムシート上に載置し、分離溝17の近くを数10グ
ラム程度の軽い力を加えることで、各分離溝17の部分で
切り離され、これにより１枚のサブマウント基板６から
複数のサブマウントチップ実装部品５が産出される。
【００１８】この実施例によれば、分離溝17を設けたこ
とで、受発光素子チップ７をダイボンディングにより実
装する際に、このダイボンディングの熱が隣りの受発光
素子チップ７側に高温の熱となって伝達されることがな
くなるので、この熱によってダイボンディングされてい
るハンダ部材が再溶融して受発光素子チップ７とサブマ
ウント基板６との間に隙間が生じ、受発光素子チップ７
の放熱特性が低下するという不具合が生じるということ
はなくなり、これにより、受発光素子チップ７の実装組
み立ての歩留りを向上することができ、回路動作の信頼
性を高めることができる。
とで、受発光素子チップ７をダイボンディングにより実
装する際に、このダイボンディングの熱が隣りの受発光
素子チップ７側に高温の熱となって伝達されることがな
くなるので、この熱によってダイボンディングされてい
るハンダ部材が再溶融して受発光素子チップ７とサブマ
ウント基板６との間に隙間が生じ、受発光素子チップ７
の放熱特性が低下するという不具合が生じるということ
はなくなり、これにより、受発光素子チップ７の実装組
み立ての歩留りを向上することができ、回路動作の信頼
性を高めることができる。
【００１９】また、分離溝17を設けたことで、軽い力を
加えるだけでサブマウント基板６の分離分割ができるの
で、分離分割する専用の装置を別個に装備する必要もな
いので、経済的にも非常に有利である。
加えるだけでサブマウント基板６の分離分割ができるの
で、分離分割する専用の装置を別個に装備する必要もな
いので、経済的にも非常に有利である。
【００２０】なお、本発明は上記各実施例に限定される
ことはなく、様々な実施の態様を採り得る。例えば、上
記各実施例ではサブマウント基板６を窒化アルミニウム
（ＡｌＮ）材料を用いて構成したが、放熱特性に優れた
絶縁性セラミックのＡｌＯ3，Ｂｅ2 Ｏ3 ，ＳｉＣから
なる基板を用いてもよい。
ことはなく、様々な実施の態様を採り得る。例えば、上
記各実施例ではサブマウント基板６を窒化アルミニウム
（ＡｌＮ）材料を用いて構成したが、放熱特性に優れた
絶縁性セラミックのＡｌＯ3，Ｂｅ2 Ｏ3 ，ＳｉＣから
なる基板を用いてもよい。
【００２１】また、上記各実施例では受発光素子チップ
として発光ダイオードを用いたが、レーザダイオード
（ＬＤ）等の他の素子チップでもよい。
として発光ダイオードを用いたが、レーザダイオード
（ＬＤ）等の他の素子チップでもよい。
【００２２】さらに、第２の実施例で、分離溝17をダイ
サーを用いて形成したが、この分離溝17はエッチング等
により形成してもよい。また、分離溝17を受発光素子チ
ップ７の実装面側に設けたが、これを裏面側に設けても
よい。ただ、本実施例のように実装面側に設けた方が分
離分割する作業がし易くなるのでより好ましい。
サーを用いて形成したが、この分離溝17はエッチング等
により形成してもよい。また、分離溝17を受発光素子チ
ップ７の実装面側に設けたが、これを裏面側に設けても
よい。ただ、本実施例のように実装面側に設けた方が分
離分割する作業がし易くなるのでより好ましい。
【００２３】さらに、前記第２の実施例では電極パター
ン11ａ，11ｂを形成した後に分離溝17を形成したが、作
業工程を逆にし、分離溝17を形成した後に電極パターン
11ａ，11ｂを形成するようにしてもよい。
ン11ａ，11ｂを形成した後に分離溝17を形成したが、作
業工程を逆にし、分離溝17を形成した後に電極パターン
11ａ，11ｂを形成するようにしてもよい。
【００２４】
【発明の効果】本発明は、帯状の細長いサブマウント基
板に複数の半導体受発光素子チップを実装して、各受発
光素子チップの検査を行うようにしたものであるから、
検査に際し、サブマウント基板の取り扱いが非常に容易
となり、検査のハンドリング中に受発光素子チップが劣
化するということがなく、信頼性を高めることができる
とともに、複数の受発光素子チップを一括検査できるの
で、検査効率を格段に高めることができる。
板に複数の半導体受発光素子チップを実装して、各受発
光素子チップの検査を行うようにしたものであるから、
検査に際し、サブマウント基板の取り扱いが非常に容易
となり、検査のハンドリング中に受発光素子チップが劣
化するということがなく、信頼性を高めることができる
とともに、複数の受発光素子チップを一括検査できるの
で、検査効率を格段に高めることができる。
【００２５】また、サブマウント基板に分離溝を形成し
て複数の受発光素子チップを実装するように構成したも
のにあっては、受発光素子チップをダイボンディング等
により実装する際に、そのダイボンディングの高温の熱
が隣側の受発光素子チップ側に伝達するのを防止できる
ので、ダイボンディングの熱によって既にダイボンディ
ングが完了している受発光素子チップのハンダが再溶融
して受発光素子チップとサブマウント基板との間に隙間
が生じて受発光素子チップの放熱特性が低下するという
心配がなくなり、これにより、受発光素子チップの放熱
特性を高めて回路動作の信頼性を高めることができると
ともに、受発光素子チップの実装組み立ての歩留りを向
上させることができる。さらに、分離溝を利用してサブ
マウント基板の分離分割を容易に行うことができ、専用
の分離分割装置を装備する必要もないので、経済的にも
非常に有利である。
て複数の受発光素子チップを実装するように構成したも
のにあっては、受発光素子チップをダイボンディング等
により実装する際に、そのダイボンディングの高温の熱
が隣側の受発光素子チップ側に伝達するのを防止できる
ので、ダイボンディングの熱によって既にダイボンディ
ングが完了している受発光素子チップのハンダが再溶融
して受発光素子チップとサブマウント基板との間に隙間
が生じて受発光素子チップの放熱特性が低下するという
心配がなくなり、これにより、受発光素子チップの放熱
特性を高めて回路動作の信頼性を高めることができると
ともに、受発光素子チップの実装組み立ての歩留りを向
上させることができる。さらに、分離溝を利用してサブ
マウント基板の分離分割を容易に行うことができ、専用
の分離分割装置を装備する必要もないので、経済的にも
非常に有利である。
【図１】本発明の第１の実施例を示す説明図である。
【図２】本発明の第２の実施例の要部の説明図である。
【図３】サブマウントチップ実装部品の斜視図である。
【図４】光信号と電気信号の変換を行う光リンク装置の
説明図である。
説明図である。
５ サブマウントチップ実装部品 ６ サブマウント基板 ７ 受発光素子チップ 11ａ，11ｂ 電極パターン 17 分離溝
Claims (2)
- 【請求項１】 帯状の細長いサブマウント基板に間隔を
介して複数配列形成された電極パターンにそれぞれ半導
体受発光素子チップを実装し、然る後に実装した受発光
素子チップを検査した後、各受発光素子チップ間の位置
でサブマウント基板をダイシングするサブマウントチッ
プ実装部品の検査・製造方法。 - 【請求項２】 帯状の細長いサブマウント基板に間隔を
介して複数の電極パターンを形成する前又は後に、各電
極パターンの形成領域間の位置に分離溝を形成し、然る
後に、各電極パターンに半導体受発光素子チップを実装
し、次に、実装した受発光素子チップを検査した後、前
記分離溝を境としてサブマウント基板を分割するサブマ
ウントチップ実装部品の検査・製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15862692A JPH05327022A (ja) | 1992-05-26 | 1992-05-26 | サブマウントチップ実装部品の検査・製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15862692A JPH05327022A (ja) | 1992-05-26 | 1992-05-26 | サブマウントチップ実装部品の検査・製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327022A true JPH05327022A (ja) | 1993-12-10 |
Family
ID=15675824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15862692A Pending JPH05327022A (ja) | 1992-05-26 | 1992-05-26 | サブマウントチップ実装部品の検査・製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327022A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335032A (ja) * | 2001-05-08 | 2002-11-22 | Sony Corp | 光学装置およびその製造方法 |
| JP2005315719A (ja) * | 2004-04-28 | 2005-11-10 | Arufakusu Kk | デバイス検査治具 |
| JP2008545267A (ja) * | 2005-06-29 | 2008-12-11 | ソウル オプト デバイス カンパニー リミテッド | 発光ダイオードおよびその製造方法 |
| JP2021048218A (ja) * | 2019-09-18 | 2021-03-25 | 日亜化学工業株式会社 | 発光モジュールの製造方法 |
-
1992
- 1992-05-26 JP JP15862692A patent/JPH05327022A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335032A (ja) * | 2001-05-08 | 2002-11-22 | Sony Corp | 光学装置およびその製造方法 |
| JP2005315719A (ja) * | 2004-04-28 | 2005-11-10 | Arufakusu Kk | デバイス検査治具 |
| JP4580186B2 (ja) * | 2004-04-28 | 2010-11-10 | アルファクス株式会社 | デバイス検査治具 |
| JP2008545267A (ja) * | 2005-06-29 | 2008-12-11 | ソウル オプト デバイス カンパニー リミテッド | 発光ダイオードおよびその製造方法 |
| JP2021048218A (ja) * | 2019-09-18 | 2021-03-25 | 日亜化学工業株式会社 | 発光モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688317B1 (ko) | 반도체 발광소자, 그 제조방법 및 탑재기판 | |
| US7192797B2 (en) | Light emitting device and manufacture method thereof | |
| JP5871967B2 (ja) | サブマウント、これを備えた光モジュール、及びサブマウントの製造方法 | |
| KR100859137B1 (ko) | 반도체 발광 장치 | |
| US20070126016A1 (en) | Light emitting device and manufacture method thereof | |
| US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
| US10186833B2 (en) | Densely-spaced laser diode configurations | |
| US20020172244A1 (en) | Self-separating laser diode assembly and method | |
| US5022035A (en) | Semiconductor laser device | |
| JP2008198716A (ja) | 光半導体装置 | |
| JP2005333087A (ja) | 光半導体装置 | |
| JPH05327022A (ja) | サブマウントチップ実装部品の検査・製造方法 | |
| JP4443397B2 (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
| KR100447413B1 (ko) | 반도체 발광장치 | |
| JP2012243960A (ja) | 半導体レーザ装置 | |
| JP2737625B2 (ja) | 半導体レーザ装置 | |
| US11172571B2 (en) | Multipiece element storage package and multipiece optical semiconductor device | |
| JP4987632B2 (ja) | 半導体素子の製造方法、サブマウントの製造方法及び電子部品 | |
| JP2604603B2 (ja) | 発光素子 | |
| KR102338179B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| JPH06140673A (ja) | 光素子の実装法 | |
| JP2004165366A (ja) | 熱電変換素子とその製造方法 | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| JPS60110185A (ja) | 光集積回路パッケ−ジ | |
| JP4778627B2 (ja) | レーザダイオード用サブマウント及びその製造方法 |