JPH05324857A - Alm gathering system - Google Patents

Alm gathering system

Info

Publication number
JPH05324857A
JPH05324857A JP12492692A JP12492692A JPH05324857A JP H05324857 A JPH05324857 A JP H05324857A JP 12492692 A JP12492692 A JP 12492692A JP 12492692 A JP12492692 A JP 12492692A JP H05324857 A JPH05324857 A JP H05324857A
Authority
JP
Japan
Prior art keywords
alm
address
input
state
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12492692A
Other languages
Japanese (ja)
Inventor
Akihiko Takahashi
昭彦 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12492692A priority Critical patent/JPH05324857A/en
Publication of JPH05324857A publication Critical patent/JPH05324857A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To suppress an increase in throughput and speed up processing by starting ALM processing only when the input state of ALM changes. CONSTITUTION:An MPU 1, a memory 2, and a peripheral device 3 are connected with a data bus and an address bus. Further. an ALM input part is connected to the peripheral device 3 and the address input part of a two-way dynamically readable and writable memory (DPRAM) 4. A fixed data generator 5 is connected to the data input part D2 of the DPRAM 4. A reference time generator 6 is connected to the MPU 1 and fixed data generator 5. In this constitution, the ALM processing is started corresponding to data showing whether or not the input state of the ALM stored in the DPRAM 4 changes. Therefore, only when the input state of the ALM changes, the ALM processing can be started, so the increase in the throughput corresponding to the ALM state can be suppressed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、Micro Processing Uni
t(以下、MPUと記す)システムにおけるALM収集
方式に関する。
The present invention relates to Micro Processing Uni
The present invention relates to an ALM collection method in a t (hereinafter referred to as MPU) system.

【0002】[0002]

【従来の技術】従来のALM収集方式としては、一定時
間毎にALM状態を周辺I/O装置(以下、ペリフェラ
ルと記す)によって収集し、ALM処理を起動させる方
式がある。
2. Description of the Related Art As a conventional ALM collection method, there is a method in which an ALM state is collected by a peripheral I / O device (hereinafter referred to as a peripheral) at regular time intervals and an ALM process is activated.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
た従来のALM収集方式では、ALMの入力状態の変化
の有無によらずにALM処理を起動させるため、ALM
状態の多発によって単位時間当りの仕事量(以下、スル
ープットと記す)が増加することで他の処理において遅
延が生じてしまうという問題点がある。
However, in the above-described conventional ALM collection method, the ALM processing is activated regardless of whether or not the input state of the ALM is changed.
There is a problem in that the amount of work per unit time (hereinafter, referred to as throughput) increases due to the frequent occurrence of states, which causes a delay in other processing.

【0004】本発明はかかる問題点に鑑みてなされたも
のであって、MPUシステムにおけるALM収集方式に
おいて、ALM状態に対応してスループットが増加する
ことを抑えることができ、処理の遅延が生じるのを防止
することができるALM収集方式を提供することを目的
とする。
The present invention has been made in view of the above problems, and in the ALM collection method in the MPU system, it is possible to suppress an increase in throughput corresponding to the ALM state and cause a processing delay. It is an object of the present invention to provide an ALM collection method capable of preventing the above.

【0005】[0005]

【課題を解決するための手段】本発明に係るALM収集
方式は、MPUと、記憶装置と、ペリフェラルとを有す
るMPUシステムにおいて並列にALMを入力してその
ALMの処理をするALM収集方式において、双方向随
時読み書き可能メモリと、基準時間発生器と、この基準
時間発生器によって計測する一定時間毎に並列に入力し
た前記ALMの状態に応じて決定する前記双方向随時読
み書き可能メモリのアドレスにおける内容に所定のデー
タを書き込む手段と、前記記憶装置における任意のアド
レス(以下、POINTERと記す)に並列に入力した
前記ALMの状態を書き込む手段と、前記POINTE
Rの内容に対応する前記双方向随時読み書き可能メモリ
のアドレスにおける内容に所定のデータを書き込む手段
とを有し、ALM処理の起動を前記双方向随時読み書き
可能メモリの内容に応じて行なうことを特徴とする。
An ALM collection method according to the present invention is an ALM collection method for inputting ALMs in parallel in an MPU system having an MPU, a storage device, and a peripheral to process the ALMs. Contents in the address of the bidirectional random read / write memory, which is determined according to the state of the bidirectional random read / write memory, the reference time generator, and the ALM input in parallel at constant time intervals measured by the reference time generator. Means for writing predetermined data to the memory, means for writing the state of the ALM input in parallel to an arbitrary address (hereinafter referred to as POINTER) in the storage device, and the POINTE
Means for writing predetermined data into the contents at the address of the bidirectional random read / write memory corresponding to the contents of R, and activating the ALM process according to the contents of the bidirectional random read / write memory. And

【0006】[0006]

【作用】本発明に係るALM収集方式においては、MP
Uシステムにおいて並列にALMを入力してそのALM
の処理をするALM収集方式において、基準時間毎にA
LMを並列に入力して、このALMの状態に対応する双
方向随時読み書き可能メモリのアドレスに、所定のデー
タを書き込む手段と、POINTERにALMの状態を
書き込む手段と、そのPOINTERの内容に対応する
双方向随時読み書き可能メモリのアドレスに、所定のデ
ータを書き込む手段とを有している。これらによりAL
M処理の起動は、双方向随時読み書き可能メモリに格納
されたALMの入力状態の変化の有無を表わすデータに
応じて実行するので、ALMの入力状態が変化したとき
のみALM処理を起動させることができ、ALMの状態
に対応してスループットが増加することを抑えることが
できる。
In the ALM collection method according to the present invention, the MP
Input ALM in parallel in U system
In the ALM collection method that processes
LM is input in parallel, and means for writing predetermined data to the address of the bidirectional readable / writable memory corresponding to the state of this ALM, means for writing the state of ALM to POINTER, and contents of the POINTER It has a means for writing predetermined data to an address of a bidirectional readable / writable memory. With these, AL
The M process is activated in accordance with the data stored in the bidirectional readable / writable memory that indicates whether or not the input state of the ALM is changed. Therefore, the ALM process can be activated only when the input state of the ALM is changed. Therefore, it is possible to suppress an increase in throughput corresponding to the ALM state.

【0007】[0007]

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
Embodiments of the present invention will now be described with reference to the accompanying drawings.

【0008】図1は、本発明の実施例に係るALM収集
方式を示すブロック図である。図1に示すように、MP
U1とメモリ2及びペリフェラル3とは、データバス及
びアドレスバスによって接続されている。また、ALM
入力部は、ペリフェラル3及び双方向随時読み書き可能
メモリ(以下、DPRAMと記す)4のアドレス入力部
AD2に接続されている。DPRAM4のデータ入力部
D2には、固定データ発生器5が接続されている。基準
時間発生器6は、MPU1及び固定データ発生器5に接
続されている。
FIG. 1 is a block diagram showing an ALM acquisition method according to an embodiment of the present invention. As shown in FIG.
The U1, the memory 2 and the peripheral 3 are connected by a data bus and an address bus. Also, ALM
The input unit is connected to the peripheral 3 and the address input unit AD2 of the bidirectional read / write memory (hereinafter referred to as DPRAM) 4. The fixed data generator 5 is connected to the data input section D2 of the DPRAM 4. The reference time generator 6 is connected to the MPU 1 and the fixed data generator 5.

【0009】次に、上述の如く構成された本実施例に係
るALM収集方式の動作について説明する。
Next, the operation of the ALM collection system according to the present embodiment configured as described above will be described.

【0010】初期状態においては、メモリ2のRAM領
域における任意のアドレスに作られるPOINTERの
内容を“0”にする。ここで、ALM入力が全て正常で
あるときは、アドレス入力部AD2の入力が“0”にな
るものとする。また、DPRAM4に“1”が書き込ま
れているときは、ALM処理を起動しないものとする。
ALM入力は、並列にALMを入力する。ALMの入力
状態によって一定時間毎に指定されるDPRAM4のア
ドレス内容には、固定データ発生器5の出力データ
“1”が書き込まれる。
In the initial state, the contents of POINTER created at an arbitrary address in the RAM area of the memory 2 are set to "0". Here, when all the ALM inputs are normal, the input of the address input unit AD2 is assumed to be "0". When "1" is written in the DPRAM 4, the ALM process is not activated.
The ALM input inputs ALM in parallel. The output data “1” of the fixed data generator 5 is written in the address content of the DPRAM 4 which is designated by the input state of the ALM at regular intervals.

【0011】MPUシステムが起動すると基準時間発生
器6は、MPU1及び固定データ発生器5に基準時間信
号を出力する。以後一定時間(以下、インターバルと記
す)毎に前記動作を繰り返す。起動後における最初のイ
ンターバルにおいて、ALM入力が全て正常であるとき
は、DPRAM4のアドレス“0”の内容には、固定デ
ータ発生器5の出力データ“1”がアドレス入力部AD
2及びデータ入力部D2を介して書き込まれる。同時に
MPU1は、POINTERの値“0”をアドレスバス
に出力し、DPRAM4のデータ入力部D2からアドレ
ス“0”の内容“1”を入力する。次にMPU1は、ペ
リフェラル3を介して入力したALMの入力状態をPO
INTERに格納すると共にアドレスバスに出力し、デ
ータ“0”をデータバスに出力する。これらの一連のシ
ーケンスによりDPRAM4のアドレス“0”の内容が
“0”にリセットされる。ここではALM処理の起動
は、DPRAM4に“1”が書き込まれているので行な
われない。
When the MPU system is activated, the reference time generator 6 outputs a reference time signal to the MPU 1 and the fixed data generator 5. After that, the above operation is repeated at regular intervals (hereinafter referred to as intervals). When all the ALM inputs are normal in the first interval after start-up, the output data "1" of the fixed data generator 5 is included in the address input section AD in the content of the address "0" of the DPRAM4.
2 and the data input section D2. At the same time, the MPU 1 outputs the value “0” of POINTER to the address bus and inputs the content “1” of the address “0” from the data input section D2 of the DPRAM 4. Next, the MPU 1 changes the input state of the ALM input via the peripheral 3 to PO.
The data is stored in INTER and is output to the address bus, and the data “0” is output to the data bus. The contents of the address "0" of the DPRAM 4 are reset to "0" by these series of sequences. Here, the ALM process is not started because "1" is written in the DPRAM4.

【0012】次のインターバルにおいてALM入力がA
LM状態を示す“N”になったときは、前述の如くDP
RAM4のアドレス“N”にデータ“1”が書き込まれ
る。このときPOINTERの値は“0”であるので、
DPRAM4のアドレス“0”の内容にデータ“0”を
入力する。そして、POINTERの値を“N”に更新
すると共にDPRAM4のアドレス“N”の内容をリセ
ットする。ここではALM処理は、DPRAM4に
“0”が書き込まれているので行なわれる。
At the next interval, the ALM input is A
When it becomes "N" indicating the LM state, as described above, DP
The data “1” is written in the address “N” of the RAM 4. At this time, since the value of POINTER is “0”,
The data "0" is input to the content of the address "0" of the DPRAM4. Then, the value of POINTER is updated to "N" and the content of the address "N" of the DPRAM 4 is reset. Here, the ALM process is performed because "0" is written in the DPRAM 4.

【0013】更に、次のインターバルにおいてもALM
入力がALM状態を示す“N”になったときは、DPR
AM4のアドレス“N”にデータ“1”が書き込まれ
る。このときPOINTERの値は“N”であるので、
DPRAM4のアドレス“N”の内容にデータ“1”を
入力する。そして、POINTERの値を“N”に更新
すると共にDPRAM4のアドレス“N”の内容をリセ
ットする。ここではALM処理は、DPRAM4に
“1”が書き込まれているので行なわれない。
In addition, the ALM will be used in the next interval.
When the input becomes "N" indicating the ALM status, DPR
Data "1" is written in the address "N" of AM4. At this time, since the value of POINTER is “N”,
Data "1" is input to the content of address "N" of DPRAM4. Then, the value of POINTER is updated to "N" and the content of the address "N" of the DPRAM 4 is reset. Here, the ALM process is not performed because "1" is written in the DPRAM4.

【0014】これらにより本実施例に係るALM収集方
式は、上述のシーケンスを繰り返すことによってALM
の入力状態が変化したときのみALM処理を起動するこ
とができる。
As a result, the ALM collection method according to the present embodiment is arranged to repeat the above-mentioned sequence to generate the ALM.
The ALM process can be activated only when the input state of A has changed.

【0015】[0015]

【発明の効果】以上説明したように本発明に係るALM
収集方式によれば、ALMの入力状態が変化したときの
みALM処理を起動するので、ALM状態に対応してス
ループットが増加することを抑えることができ、他の処
理において遅延が生じてしまうことを防止することがで
きる。また、本発明に係るALM収集方式は、シフトレ
ジスタ等を用いて構成したハードウェアによって処理す
るALM収集方式に比べて、必要となる構成部品が少な
く経済的である。
As described above, the ALM according to the present invention
According to the collection method, since the ALM process is activated only when the input state of the ALM changes, it is possible to suppress an increase in throughput corresponding to the ALM state, and to prevent a delay in other processes. Can be prevented. Further, the ALM acquisition method according to the present invention requires less components and is more economical than the ALM acquisition method which is processed by the hardware configured by using the shift register or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係るALM収集方式を示すブ
ロック図である。
FIG. 1 is a block diagram showing an ALM acquisition method according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 ;MPU 2 ;メモリ 3 ;ペリフェラル 4 ;DPRAM 5 ;固定データ発生器 6 ;基準時間発生器 1; MPU 2; Memory 3; Peripheral 4; DPRAM 5; Fixed Data Generator 6; Reference Time Generator

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 マイクロプロセッシングユニットと、記
憶装置と、ペリフェラル(周辺I/O装置)とを有する
MPUシステムにおいて並列にALMを入力してそのA
LMの処理をするALM収集方式において、双方向随時
読み書き可能メモリと、基準時間発生器と、この基準時
間発生器によって計測する一定時間毎に並列に入力した
前記ALMの状態に応じて決定する前記双方向随時読み
書き可能メモリのアドレスにおける内容に所定のデータ
を書き込む手段と、前記記憶装置における任意のアドレ
スに並列に入力した前記ALMの状態を書き込む手段
と、前記記憶装置における任意のアドレスの内容に対応
する前記双方向随時読み書き可能メモリのアドレスにお
ける内容に所定のデータを書き込む手段とを有し、AL
M処理の起動を前記双方向随時読み書き可能メモリの内
容に応じて行なうことを特徴とするALM収集方式。
1. In an MPU system having a microprocessing unit, a storage device, and a peripheral (peripheral I / O device), ALMs are input in parallel and A
In the ALM collection method for processing the LM, the bidirectional read / write memory, the reference time generator, and the ALM state input in parallel at regular time intervals measured by the reference time generator are determined according to the state of the ALM. A means for writing predetermined data in the contents of the address of the bidirectional read / write memory, a means for writing the state of the ALM input in parallel to an arbitrary address in the storage device, and a contents of the arbitrary address in the storage device. Means for writing predetermined data to the contents at the address of the corresponding bidirectional readable / writable memory,
An ALM collection method, wherein M processing is activated in accordance with the contents of the bidirectional readable / writable memory.
JP12492692A 1992-05-18 1992-05-18 Alm gathering system Pending JPH05324857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12492692A JPH05324857A (en) 1992-05-18 1992-05-18 Alm gathering system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12492692A JPH05324857A (en) 1992-05-18 1992-05-18 Alm gathering system

Publications (1)

Publication Number Publication Date
JPH05324857A true JPH05324857A (en) 1993-12-10

Family

ID=14897580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12492692A Pending JPH05324857A (en) 1992-05-18 1992-05-18 Alm gathering system

Country Status (1)

Country Link
JP (1) JPH05324857A (en)

Similar Documents

Publication Publication Date Title
KR870011521A (en) Data protection device of engine control system using computer
JPH05324857A (en) Alm gathering system
KR100889419B1 (en) Interrupt controller for a microprocessor and device for recording or reproducing information on an optical information medium with such an interrupt controller
JPH0315941A (en) Semiconductor integrated circuit
JPS63116262A (en) Data processor
JPS6194142A (en) First-in/first-out type memory
US5497481A (en) Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests
JPH06325565A (en) Fifo memory having count function
JP2984670B1 (en) Timer circuit
JP2528394B2 (en) Arithmetic control device
JPH05101016A (en) Cache snooping controller
SU1339653A1 (en) Memory
JPH03142774A (en) Memory applying circuit
JPH0432922A (en) Interface control circuit
SU1441374A1 (en) Information output device
JPH02189627A (en) Access circuit for data memory
JPS59189433A (en) Data erasing system by direct memory access
JPS61153770A (en) Image processor
JPS62175853A (en) Interface control system
JPH01226051A (en) Memory controller
JPH06214869A (en) Storage device
JPS6385841A (en) Memory system
JPH0535501A (en) Interruption signal control circuit
JPH0449115B2 (en)
JPH05314059A (en) Memory access control circuit