JPH053232B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回転体の回転速度あるいは直線移動体
の移動速度が所望値になるように制御するサーボ
装置に関する。

従来例の構成とその問題点 従来よりモータ、リニアモータなどの回転体も
しくは直線移動体の移動速度（回転体の場合には
回転速度が移動速度となる。）を所望の値に制御
する方法として、回転体あるいは直線移動体に連
結されてその移動速度に応じた周波数や電圧を有
する出力信号を発生する速度発電機を利用するも
のが主流を占めてきた。

いわゆるタコジエネレータ・サーボと呼ばれる
ものがこれに該当し、出力信号の利用形態の観点
から大別すると、電圧検出方式と、周波数もしく
は周期検出方式の２通りに分けることができる。

電圧検出方式には、多くの速度発電機、例えば
発電コイルを有する速度発電機の出力交流信号の
振幅が移動速度に応じて変化するのを利用して、
この出力交流信号があらかじめ定められた電圧に
達したときにスイツチングトランジスタを動作さ
せてコンデンサの充電電荷を放電させ、一方、前
記スイツチングトランジスタがオフ状態にあると
きには定抵抗によつて前記コンデンサに充電を行
なうように構成することによつて移動速度に依存
した誤差電圧を得る方法（例えば、特公昭58−
6392号公報に示されている方法が該当する。）や、
速度発電機の出力交流信号を整流して誤差電圧円
得る方法、速度発電機の発電電圧をそのまま用い
る方法（例えば、米国特許第2905876号明細書に
示されている方法が該当し、この例ではチヨツパ
を用いて制御される直流モータの非通電期間に、
前記直流モータが速度発電機として利用されてい
る。）がある。

しかしながら、いずれの場合も速度発電機の発
電電圧を速度情報として用いるため、周囲温度の
変化や経時変化、経年変化に対しての安定性が低
く、簡易的なサーボ装置にしか用いることができ
なかつた。

これに対して周波数あるいは周期検出方式は速
度発電機の出力信号の周波数もしくは繰り返し周
期のみを速度情報として用いるため、特に一連の
処理がデイジタル化されたサーボ装置（例えば、
特公昭53−19745号公報、あるいは米国特許第
3836756号明細書に示されている。）ではきわめて
高い安定性が得られるという利点があつた。

ところで、この周波数あるいは周期検出方式は
矩形波信号になるまでに十分増幅された速度発電
機の出力信号の所定のエツジが速度情報を有して
いるものとみなして誤差出力信号を発生する。

例えば代表的な周期検出方式においては、増幅
後の速度発電機の出力信号のリーデイングエツジ
（前縁）から次のリーデイングエツジまでの期間
にクロツクパルスを計数することによつて、移動
体の移動速度に依存した計数値を得て、この計数
値をもとにパルス幅変調信号（チヨツパ型の駆動
法を採る場合に使用される。）を作り出したり、
あるいは前記計数値をアナログ電圧に変換したり
して誤差出力を得ている。

したがつて、より分解能の高い制御を実現しよ
うとすると、エツジの数を増加させてやる必要が
ある。

例えば、モータの１回転に１サイクルの交流信
号を発生する速度発電機の出力信号をもとに、こ
のモータの速度制御を行なう場合、従来から用い
られてきた方法ではモータの１回転の間に数回以
上の速度情報を得て、それによつて制御を行なう
のは不可能であり、速度発電機の出力信号を増幅
して得られる矩形波信号のリーデイングエツジと
トレイリングエツジ（後縁）の両方を利用するこ
とによつて、かろうじて速度情報の得られる間隔
が２分の１になるにすぎなかつた。

また、PLL（フエイズ・ロツクド・ループ）を
用いて速度発電機の出力信号の周波数を逓倍する
方法（米国特許第4114075号明細書に示されてい
る。）や、速度発電機にπ／２だけ位相の異なる
２種類の交流信号を発生させて実質的に４倍の周
波数を有する速度検出信号を得る方法（例えば特
公昭58−6165号公報に示されている。）が試みら
れてきたが、前者の方法で得られた逓倍信号が有
する速度情報は原信号が有している速度情報のみ
に依存するため、制御の分解能を高めるという目
的に対しては何の効果もなく、後者の方法では速
度発電機の構造が複雑になるにもかかわらず、先
に説明した速度発電機の出力信号のリーデイング
エツジとトレイリングエツジの両方を用いる方法
に比べて、分解能がわずか２倍にしか向上せず、
あまり合理的ではなかつた。

このため、従来は速度発電機の出力周波数その
ものを高くする努力が払われてきた。

しかしながら、速度発電機の出力周波数を高く
するにしても、２倍、４倍、……の割合で高くし
なければ大きな効果は望めず、その結果、速度発
電機の構造が複雑になつたり（例えばフオトマス
クエツチングにより形成された速度検出用トラツ
クにレーザビームを照射して、その反射光を検出
するような構成を採ることによつて、速度発電機
の周波数は飛躍的に高くなる反面、その構造はき
わめて複雑なものとなつてしまう。）、速度発電機
の構成部品を高い精度で加工する必要が生じ、多
くの問題があつた。

発明の目的 本発明は速度発電機の出力周波数を高くするこ
となしに、より分解能の高い制御を行なうことの
できるサーボ装置を実現せんとするものである。

発明の構成 移動体の速度情報を有する交流信号の半周期の
間に少なくとも２通りの出力電圧Ｖ１，Ｖ２を発
生する電圧源と、前記電圧源の出力と前記交流信
号の電位を比較して出力信号を発生する比較器
と、前記比較器の出力によつて前記電圧源に出力
電圧の切換信号を供給するセレクタと、基準クロ
ツク信号を計数するカウンタと、前記比較器の出
力信号が発生した時点の前記カウンタの計数値を
格納するメモリ手段と、前記計数値から誤差出力
を算出する演算器と、前記誤差出力に基づいて前
記移動体に駆動電力を供給する駆動手段を具備し
たことを特徴とするもので、特に速度情報あるい
は位置情報の検出の分解能を高めるために、前記
交流信号の周期の計測点間に２回以上の照合点を
設定したうえで、各照合点において誤差出力を前
記駆動手段に供給するように構成した点に新規性
を有する。

実施例の説明 以下、本発明の実施例について図面を参照しな
がら説明する。

第１図は本発明の一実施例を示したブロツクダ
イアグラムであり、モータ１に連結された速度発
電機２（一般に周波数発電機と呼ばれる。以下、
FGと略称する）の出力は電圧制御増幅器３（以
下、VCAと略称する）によつて一定振幅になる
まで増幅された後に波形整形器４（以下、WSと
略称する）によつて矩形波になるまで増幅され、
前記WSの出力は３ビツトのチヤンネルセレクタ
５にリセツト信号として供給されている。

前記チヤンネルセレクタ５はプログラマブル電
圧源６のチヤンネル選択信号と、ランダムアクセ
スメモリ７（以下、RAMと略称する）のアドレ
ス選択信号を発生し、これらの選択信号はコント
ロールバス８を介して前記プログラマブル電圧源
６とRAM７に供給される。

また、前記VCA３の出力は振幅コントローラ
９に供給され、その振幅が一定になるように前記
振幅コントローラ９によつて前記VCA３の利得
が調節されるとともに、前記WS４の出力はオフ
セツトコントローラ１０に供給されて、その矩形
波出力信号のデユーテイが５０−５０になるよう
に前記VCA３の入力段のオフセツトが調節され
る。

このようにして振幅ならびにオフセツトが調節
された前記VCA３の出力信号は第１の比較器１
１（図中においてはCMP１になる略記号で示さ
れている。）の非反転入力端子１１ａと、第２の
比較器１２（図中においてはCMP２なる略記号
で示されている。）の反転入力端子１２ｂに供給
されている。

さらに、前記比較器１１の反転入力端子１１ｂ
には前記プログラマブル電圧源６の上側出力端子
６ａからの出力信号が供給されるとともに、前記
比較器１２の非反転入力端子１２ａには前記プロ
グラマブル電圧源６の下側出力端子６ｂからの出
力信号が供給され、それぞれの比較器において前
記VCA３の出力信号との電圧比較が行なわれ、
比較出力信号は前記チヤンネルセレクタ５にチヤ
ンネル更新信号として供給されている。

一方、水晶発振子１３を有する発振器１４の出
力はクロツク信号としてカウンタ１５に供給さ
れ、前記カウンタ１５の最上位ビツト（以下、
MSBと略称する）から最下位ビツト（以下、
LSBと略称する）までの出力がデータバス１６
を介してテンポラリレジスタ１７に供給され、前
記テンポラリレジスタ１７の出力はデータバス１
８を介して加算器１９と前記RAM７を結ぶ双方
向のデータバス２０に供給され、前記加算器１９
の出力はデータバス２１に介してラツチ２２に供
給されている。

前記ラツチ２２の出力はデータバス２３を介し
てデイジタル−アナログ変換器（以下、Ｄ−Ａ変
換器と略称する）２４に供給され、前記Ｄ−Ａ変
換器２４の出力は電力増幅器（以下、PAと略称
する）２５によつて増幅されて、前記モータ１に
駆動電力として供給されている。

さらに、前記チヤンネルセレクタ５からは前記
コントロールバス８を介してタイミングコントロ
ーラ２６にトリガ信号が供給されている。

なお、前記タイミングコントローラ２６は、ト
リガ信号が入力されたときに前記カウンタ１５の
カウント値を前記テンポラリレジスタ１７に転送
させるとともに、前記RAM７に格納されている
前回のカウント値と、同じく前記RAM７に格納
されている速度制御のための所望値との演算を前
記加算器１９に行なわせしめ、演算結果を前記ラ
ツチ２２に転送させた後に前記テンポラリレジス
タ１７に格納されているカウント値を前記RAM
７に転送させるシーケンサとして動作し、各シー
ケンス信号が前記タイミングコントローラ２６か
ら前記テンポラリレジスタ１７、前記加算器１
９、前記RAM７に供給されている。

第１図の装置において、振幅コントローラ９は
後で説明するようなデイジタル的な手法でも実現
できるが、簡単にアナログ的な手法で実現するに
はVCA３の出力信号のピーク値をピークデテク
タやコンデンサとダイオードによる通常の検波回
路によつて検出し、比較器によつて基準電圧と比
較したうえで前記比較器の比較出力電圧を前記
VCA３に負帰還するように構成すれば良いし、
オフセツトコントローラ１０についても、デイジ
タル的な手法で実現するには、WS４の出力矩形
波信号の高電位期間と低電位期間の差をカウンタ
によつて計測したうえで計測値をアナログ変換し
て前記VCA３に負帰還するように構成すれば良
いので、ここでは、これらのブロツクの具体例に
ついての説明は省略する。

さて、第２図はVCA３の具体的な構成例を示
した回路結線図で、入力端子３ａ，３ｂはそれぞ
れ第１図のFG２の出力信号とオフセツトコント
ローラ１０の出力信号が供給される入力端子であ
り、入力端子３ｄは第１図の振幅コントローラ９
の出力信号が供給される入力端子であり、端子
Vccはプラス側給電端子である。

第２図に示されたVCA３では第１の差動増幅
器３０１、第２の差動増幅器３０２、第３の差動
増幅器３０３がその中心をなし、第４の差動増幅
器３０４は前記入力端子３ｄに供給されるオフセ
ツトコントローラからの誤差電圧に依存したバイ
アス電流を前記差動増幅器３０１〜３０３に供給
するために設けられている。

また、VCA３の出力部３０５はエミツタフオ
ロワ形式のバツフア増幅器によつて構成されてい
る。

つぎに、第３図は第１図のチヤンネルセレクタ
５の具体的な構成例を示した回路結線図であり、
入力端子５ａ，５ｂはそれぞれ第１図の比較器１
１，１２の出力信号が供給される入力端子であ
り、入力端子５ｃはシステムクロツク信号（第１
図には示されていないが、例えばカウンタ１５の
適当なビツトの出力信号を流用することができ
る。）が供給される入力端子であり、入力端子５
ｄは第１図のWS４の出力信号が供給される入力
端子である。

第３図に示したチヤンネルセレクタは３ビツト
のアツプダウンカウンタ５０１と、リセツト信号
発生回路５０２と、その他のカウント指令信号発
生回路の部分からなり、前記アツプダウンカウン
タ５０１のLSB、２ビツト目、MSBの出力はそ
れぞれ出力端子５ｆ，５ｇ，５ｈに供給されてい
る。

また、前記アツプダウンカウンタ５０１に供給
されるクロツク信号は出力端子５ｉを介して第１
図のタイミングコントローラ２６に供給されるよ
うに構成され、出力端子５ｅは前記入力端子５ｄ
に直接に接続されている。

なお、前記出力端子５ｅ〜５ｈに現われる出力
信号（出力データ）は第１図のコントロールバス
８を介してプログラマブル電圧源６に供給されて
11チヤンネルの選択信号が生成されるが、これと
は別に出力端子５ｊが設けられ、前記出力端子５
ｅ〜５ｈおよび５ｊに現われる出力信号は前記コ
ントロールバス８を介してRAM７に供給されて
20アドレス分の選択信号が生成される。

さて、第４図は第５図に示されたチヤンネルセ
レクタ５の動作を説明するための信号波形図であ
り、第４図ａは第１図のVCA３の出力信号波形
を示したもので、中間の電位は電源電圧の２分の
１になつている。

第４図ｂは第１図のWS４の出力信号波形、す
なわち第３図の入力端子５ｄに供給される信号波
形であり、第４図ｃは入力端子５ｃに供給される
クロツク信号の信号波形である。

第４図ｄ，ｅはそれぞれ第３図のＤフリツプフ
ロツプ５０３，５０４の出力レベルの変化を示し
たもので、第３図のEX−OR（排他的論理和）ゲ
ート５０５の出力端子には第４図ｆに示す信号波
形が現われる。

なお、以後の論理回路の動作説明においてはす
べて正論理を用い、各出力端子あるいは各信号線
路が高電位にあるときに活性状態にあるものとす
る。

また、高電位の状態を“１”で表現し、低電位
の状態を“０”で表現する。

さて、第４図ｇは第３図の入力端子５ａに供給
される信号波形を示したものであるが、時刻t₁に
おいて前記入力端子５ａのレベルが“１”に移行
すると、AND−OR（ANDは論理積、ORは論理
和）ゲート５０６の出力レベルも“１”に移行す
るので、NAND（否定論理積）ゲート５０７と
NANDゲート５０８のそれぞれの入出力端子が
互いにクロスカツプリング接続されて構成された
フリツプフロツプ５０９がNANDゲート５１０
によつてセツトされ、Ｄフリツプフロツプ５１１
のＤ端子のレベルは第４図ｈに示すように“１”
に移行する。

前記Ｄフリツプフロツプ５１１のＤ端子のレベ
ルが“１”に移行したのちにクロツク信号のリー
デイングエツジが到来すると、前記Ｄフリツプフ
ロツプ５１１の出力レベルは第４図ｉに示すよう
に“１”に移行し、その結果、前記フリツプフロ
ツプ５０９は再びリセツトされる。

したがつてクロツク信号の次のリーデイングエ
ツジが到来したときには前記Ｄフリツプフロツプ
５１１の出力レベルも“０”に戻り、ANDゲー
ト５１２の出力端子には第４図ｊに示すような信
号波形が現われる。

前記ANDゲート５１２の出力信号はアツプダ
ウンカウンタ５０１のクロツク信号となり、前記
Ｄフリツプフロツプ５１１の出力レベルが“１”
にあるときには前記アツプダウンカウンタ５０１
はアツプカウント動作の待機状態にあるので、前
記ANDゲート５１２の出力レベルが“１”に移
行した直後に前記アツプダウンカウンタ５０１の
カウント値は〔000〕からカウントアツプして
〔001〕となる。

なお、第４図ｋ，ｌ，ｍはそれぞれ前記アツプ
ダウンカウンタ５０１のLSB、２ビツト目、
MSBの出力レベルを示したものである。

ところで、第４図ｇに示した信号波形図では、
前記アツプダウンカウンタ５０１のカウント値が
〔001〕となつた直後に、そのレベルが“０”に移
行しているが、これは後述するように出力端子５
ｅ〜５ｈのデータが変化することによつて第１図
のプログラマブル電圧源６の出力電圧が上昇して
比較器１１の出力レベルが“０”に戻るためであ
る。

このようにして時刻t₁において前記入力端子５
ａのレベルが“１”に移行すると、前記アツプダ
ウンカウンタ５０１はカウントアツプするが、時
刻t₂において入力端子５ｄのレベルが“０”に移
行した直後に前記EX−ORゲート５０５がリセ
ツト信号を発生するので、前記アツプダウンカウ
ンタ５０１は〔000〕にリセツトされる。

なお、以上の説明では入力端子５ａのレベルが
変化したものと仮定したが、入力端子５ｂのレベ
ルが変化したときにも同じことがいえる。

ただし、NOR（否定論理和）ゲート５１３と
NORゲート５１４によつて構成されたフリツプ
フロツプ５１５によつてアツプカウント側の入力
受け付けのためのNANDゲート５１０と、ダウ
ンカウント側の入力受け付けのためのNANDゲ
ート５１６のイネイブル信号を供給しているの
で、EX−ORゲート５０５がリセツト信号を発
生してからアツプダウンカウンタ５０１のカウン
ト値が〔101〕になるまではアツプカウント入力
しか受け付けず、前記アツプダウンカウンタ５０
１のカウント値が〔101〕になるとANDゲート５
１７の出力が“１”に移行して前記フリツプフロ
ツプ５１５の出力状態が反転し、それ以後はダウ
ンカウント入力のみを受け付けるようになる。

また、第３図の回路ではAND−ORゲート５０
６とAND−ORゲート５１８によつて入力端子５
ｄのレベルが“１”にあるときには入力端子５ａ
に供給される信号によつてアツプカウント動作が
行なわれ、入力端子５ｂに供給される信号によつ
てダウンカウント動作が行なわれ、反対に前記入
力端子５ｄのレベルが“０”にあるときには前記
入力端子５ａに供給される信号によつてダウンカ
ウント動作が行なわれ、前記入力端子５ｂに供給
される信号によつてアツプカウント動作が行なわ
れるように構成されている。

つぎに第５図は第１図のプログラマブル電圧源
６の具体例を示した回路結線図であつて、出力端
子６ａ，６ｂはそれぞれ第１図の比較器１１，１
２に出力信号を供給するための出力端子であり、
端子V_ccはプラス側の給電端子である。

また、入力端子６ｅ，６f.６ｇ，６ｈはそれぞ
れ第３図のチヤンネルセレクタの出力端子５ｅ，
５ｆ，５ｇ，５ｈからチヤンネル選択信号が供給
される入力端子である。

さて、第５図において４個のインバータと16個
のANDゲートはすべてチヤンネルデコーダとし
て用いられており、例えば、入力端子６ｆ，６
ｇ，６ｈのレベルがすべて“０”のときには入力
端子６ｅのレベルに関わりなく、トランジスタ６
０１とトランジスタ６０２がオン状態となる。

このとき、出力端子６ａの電位は中間電位より
も少し上昇し、出力端子６ｂの電位は中間電位よ
りも少し下降した値となる。

また、前記入力端子６ｅ，６ｆのレベルがいず
れも“１”で、前記入力端子６ｇ，６ｈのレベル
がいずれも“０”のときにはトランジスタ６０３
とトランジスタ６０４がオン状態となつて前記出
力端子６ａの電位はさらに上昇し、前記出力端子
６ｂの電位は中間電位よりも少し上昇した値とな
る。

第５図の回路において、各スイツチングトラン
ジスタのオン抵抗が十分に小さいものとして考え
ると、抵抗６０５，６０６，６０７，６０８，６
０９，６１０，６１１の抵抗値によつて出力端子
６ａに現われるステツプ電位が決定され、抵抗６
１２，６１３，６１４，６１５，６１６，６１
７，６１８の抵抗値によつて出力端子６ｂに現わ
れるステツプ電位が決定される。

また、第５図に示したように抵抗回路網を構成
する各辺の抵抗値を出力端子６ａ側と出力端子６
ｂ側とでは同じになるように設定しておくことに
よつて、例えば前記出力端子６ａの出力電位が
次々とステツプアツプしていつたときに、前記出
力端子６ｂの出力はその後を追うように変化す
る。

つぎに第６図は第１図に示されるRAM７のメ
モリセルの配置例を示したメモリマツプであり、
チヤンネルセレクタ５から出力される５ビツト分
のアドレス選択信号ｊ，ｅ，ｈ，ｇ，ｆ（それぞ
れ第３図の出力端子５ｊ，５ｅ，５ｈ，５ｇ，５
ｆに現われる信号に対応している。）の状態に応
じてＤエリアの７０１番地から７２０番地まで
と、Ｅエリアの７２１番地から７４０番地がアク
セスされる。

なお、Ｄエリア、Ｅエリアの選択は後述するよ
うにタイミングコントローラ２６によつて行なわ
れ、モータ１の速度制御のための所望値（基準値
ともいう）を格納しておくＢエリアの７４１番地
と、累積誤差が格納されるＣエリアの７４２番地
は前記タイミングコントローラ２６によつて直接
アクセスされる。

さて、前記タイミングコントローラ２６は前述
したように単なるシーケンサであるからＤフリツ
プフロツプを多段接続することによつてハード的
に簡単に実現することもできるし、マイクロコン
ピユータのプログラムのようなソフトウエアによ
つても容易に処理することができるので、その具
体的な構成例の説明は省略し、前記タイミングコ
ントローラ２６の動作フローを示した第７図のフ
ローチヤートと、第１図のシステムの主要部の信
号波形を示した第８図の信号波形と、第６図のメ
モリマツプをもとにしてシステムの動作の概要を
説明する。

まず、第８図ａは第１図のVCA３の出力信号
波形図であり、第８図ｂはWS４の出力信号波形
図であり、第３図に示されたチヤンネルセレクタ
５の入力端子５ｄに供給される信号波形でもあ
る。

第８図ｃ，ｄ，ｅ，ｆはそれぞれ第３図のチヤ
ンネルセレクタ５の出力端子５ｊ，５ｆ，５ｇ，
５ｈに現われる信号波形であり、第８図ｇ，ｉは
それぞれ第１図のプログラマブル電圧源６の出力
端子６ａ，６ｂに現われる信号波形であり、第８
図ｈ，ｊはそれぞれ比較器１１，１２の出力信号
波形であり、第８図ｋは第３図のチヤンネルセレ
クタ５の出力端子５ｉに現われる信号波形であ
る。

なお、第８図ａ，ｇ，ｉの信号波形の中間電位
は電源電圧の２分の１の電位になつており、さら
に第８図ｇにおいて破線で示した下側包絡線と、
第８図ｉにおいて破線で示した上側包絡線はいず
れも第８図ａに示した信号波形を表わしている。

さて、第８図ａ〜ｋに示した信号波形の個々の
ブロツクでの生成過程についてはすでに説明した
が、ここでもう一度、全体のシステムとしての動
作の概要を説明する。

第８図の時刻t₁において、チヤンネルセレクタ
５を構成するアツプダウンカウンタ５０１とフリ
ツプフロツプ５１５にはリセツト信号が供給され
るので、この時点での前記アツプダウンカウンタ
５０１のカウント値は〔000〕となり、出力端子
５ｊのレベルは“１”となる。

また、このとき第１図のプログラマブル電圧源
６の出力端子６ａの電位は中間電位よりも少し高
く、出力端子６ｂの電位は中間電位よりも少し低
くなつているが、時刻t₂においてVCA３の出力
信号の電位が前記出力端子６ａの電位よりも高く
なると比較器１１の出力レベル“１”に移行し、
前記アツプダウンカウンタ５０１はカウントアツ
プして、そのカウント値が〔001〕になるが、そ
の結果、前記出力端子６ａ，６ｂの電位がステツ
プ的に上昇するので、前記比較器１１の出力レベ
ルは“０”に戻る。

時刻t₃において前記VCA３の出力信号の電位
が再び前記出力端子６ａの電位よりも高くなる
と、前記比較器１１の出力レベルは再度“１”に
移行して、その結果、前記アツプダウンカウンタ
５０１のカウント値は〔010〕となり、前記出力
端子６ａ，６ｂの電位も上昇する。

以後、同様にして前記VCA３の出力信号の電
位が前記出力端子６ａの電位よりも高くなるごと
に前記比較器１１が出力信号を発生し、前記アツ
プダウンカウンタ５０１はカウントアツプし、そ
れによつて前記出力端子６ａ，６ｂの電位も上昇
していくが、時刻t₆において前記アツプダウンカ
ウンタ５０１のカウント値が〔101〕になると、
すでに説明したように、以後は第３図のフリツプ
フロツプ５１５によつてアツプカウント側の入力
の受け付けが禁止され、今度はダウンカウント側
の入力の待機状態となる。

この状態で前記VCA３の出力信号のピーク点
が過ぎて、時刻t₇において、その電位が前記出力
端子６ｂの電位よりも低くなると、今度は比較器
１２の出力レベルが“１”に移行し、前記アツプ
ダウンカウンタ５０１はカウントダウンして、そ
のカウント値は〔100〕となり、その結果、前記
出力端子６ａ，６ｂの電位はステツプ的に下降す
る。

以後、同様にして前記VCA３の出力信号の電
位が前記出力端子６ｂの電位よりも低くなるごと
に前記比較器１２が出力信号を発生し、前記アツ
プダウンカウンタ５０１はカウントダウンし、そ
れによつて前記出力端子６ａ，６ｂの電位も下降
していくが、時刻t₈において前記チヤンネルセレ
クタ５の入力端子５ｄのレベルが“０”に移行す
ると、それまで前記アツプダウンカウンタ５０１
のダウンカウント入力となつていた前記比較器１
２の出力信号がアツプカウント入力に変更され、
時刻t₉までは前記VCA３の出力信号の電位が前
記出力端子６ｂの電位よりも低くなるごとに前記
アツプダウンカウンタ５０１がカウントアツプし
て前記出力端子６ａ，６ｂの電位はさらにステツ
プ的に下降していく。

時刻t₁₀において前記VCA３の出力信号の電位
が前記出力端子６ａの電位よりも高くなると今度
は前記アツプダウンカウンタ５０１はカウントダ
ウンするので前記出力端子６ａ，６ｂの電位はス
テツプ的に上昇する。

このようにして前記比較器１１および１２が
次々と出力信号を発生するので、前記チヤンネル
セレクタ５の出力端子５ｉには第８図ｋに示すよ
うなパルス列が現われる。

ところで、第８図ｋのパルス列のパルス間隔は
第５図に示したプログラマブル電圧源の出力電圧
を決定する抵抗６０５〜６１８の抵抗値を最適な
値に選定しておくことによつて一定に保つことが
できる。例えば、第１図のFG２の出力信号が正
弦波であると仮定すると、実施例においては前記
出力信号の１サイクルを20等分するような構成に
なつているので、前記プログラマブル電圧源６は
５通りの正確な出力電圧を発生すれば良く、それ
らの電圧をV₁，V₂，V₃，V₄，V₅とすると、相互
の関係は次式によつて与えられる。

V_o＝V_p・Sin（ｎ／10・π−θ）＋V_c／２…(1) （ただし、ｎ＝１，２，３，４，５） 上記(1)式において、V_cは電源電圧で、V_pは振
幅コントローラ９によつてコントロールされる振
幅の２分の１の電圧であり、θの値は実施例にお
いてはπ／20に設定されている。

したがつて、システム規模を考えたときに、前
記プログラマブル電圧源６の出力電圧のステツプ
精度を12ビツトのＤ−Ａ変換器なみに高くするこ
とに支障がなければ、第８図ｋに示されるパルス
列の間隔を基準値と比較して、そのまま誤差出力
を得れば本発明の目的は達成される。したがつ
て、そのような単純な方法も本発明の主旨を逸脱
するものではない。

ちなみに、前記プログラマブル電圧源６の出力
電圧の相対誤差が14ビツトのＤ−Ａ変換器の２分
の1LSBに相当する0.003パーセント以内であると
すると、第８図ｋの信号波形の正規化パルス間隔
の誤差（変動）は最悪ケースでも0.06パーセント
程度であるので、通常の用途に対しては十分な検
出精度を確保することができる。

しかしながら、第１図に示した本発明の実施例
では、プログラマブル電圧源６の出力電圧の相対
誤差がもつと大きくても（例えば１パーセント
位）十分な検出精度が確保でき、なおかつ刻々と
変化する情報を速やかに出力に反映させるように
構成されており、以下にそのもようを説明する。

第８図ｋに示したチヤンネルセレクタ５の出力
信号はトリガ信号としてタイミングコントローラ
２６に供給されるが、前記タイミングコントロー
ラ２６はトリガ信号が活性状態になつたときには
第７図に示すような動作を行なう。

すなわち、第８図の時刻t₂において、トリガ信
号のレベルが“１”に移行しているが、このとき
第７図のブランチ７０１における判別結果は是と
なり、処理ブロツク２０２においてカウンタ１５
のその時点のカウント値をテンポラリレジスタ１
７に転送させ、続いて処理ブロツク２０３におい
てRAMのＤエリアに格納された値から前記テン
ポラリレジスタ１７に格納された値の減算を行な
い、結果を加算器１９に付属しているアキユムレ
ータ（以下、ACCと略称する）に入れる。

なお、このとき、前記RAMのアドレス選択は
チヤンネルセレクタ５によつて行なわれ、Ｄエリ
アとしては第６図の７０１番地が選択される。

つぎに、処理ブロツク２０４においてACCの
値から前記RAMのＢエリアの基準値を減算し、
さらにその結果から処理ブロツク２０５において
前記RAMのＣエリアの値を減算し、結果をACC
に残している。

続いて処理ブロツク２０６においてACCに残
された値をラツチ２２（第７図のフローチヤート
においてはOLで示されている。）に転送し、さら
に処理ブロツク２０７において同じ値を前記
RAMのＥエリアの７２１番地に転送している。

つぎに、処理ブロツク２０８において前記
RAMのＣエリアの値と前記RAMのＥエリアの
７２１番地の値（ACCに残されている値）を加
算し、処理ブロツク２０９において処理ブロツク
２０８における加算結果から前記RAMのＥエリ
アの７２１番地の次の番地の７２２番地の値（第
７図のフローチヤートでは〔Ｅ〕upと示されて
いる。）を減算し、さらに処理ブロツク２１０に
おいて減算結果を前記RAMのＣエリアに格納し
ている。

さらにまた、処理ブロツク２１１において、前
記テンポラリレジスタ１７に格納されている値を
前記RAMのＤエリアの７０１番地に転送して一
連の処理を終了している。

第８図の時刻t₃においてタイミングコントロー
ラ２６に供給されるトリガ信号のレベルが“１”
に移行したときにも前記RAMのアドレスがイン
クリメントされたうえで全く同じ処理が行なわ
れ、以後、前記トリガ信号のレベルが“１”に移
行するごとに第７図に示した処理が繰り返され
る。

さて、第７図の処理ブロツク２１１においては
その時点のカウンタ１５のカウント値をRAMの
Ｄエリアに格納しているので、処理ブロツク２０
２と処理ブロツク２０３における処理は前回のカ
ウント値から現在のカウント値を差し引いて時間
差データを求めていることになる。

例えば、第８図の時刻t₁₂を現在時刻として考
えると、前記RAMのＤエリアの７０２番地には
時刻t₃における前記カウンタ１５のカウント値が
格納されており、この値をD₃とし、時刻t₁₂にお
けるカウント値をD₁₂とすると、処理ブロツク２
０３における演算には〔D₃−D₁₂〕を実行してい
ることになる。（ただし、前記カウンタ１５はダ
ウンカウンタであるものとする。また、D₁₂＞D₃
であれば、処理ブロツク２０３における演算は
〔D₃−D₁₂〕となる。） さらに処理ブロツク２０４において前記RAM
のＢエリアに格納されている基準値（速度制御の
ための所望値であり、第１図には示されていない
が、別の読み出し専用メモリなどに幾種類かのデ
ータが準備されていて適宜RAMに転送される。）
を差し引くことによつて時刻t₃から時刻t₁₂までの
平均誤差データを得ている。

一方、前記RAMのＣエリアには時刻t₃から時
刻t₁₁までの速度誤差検出値の累積値が格納され
ており（モータ１の起動時などのようにきわめて
大きな速度誤差が検出されたときには累積値とし
て零が格納されるものとする。）、処理ブロツク２
０５において時刻t₃から時刻t₁₂までの平均誤差デ
ータから前記RAMのＣエリアに格納されている
累積値の減算を実行することにより、時刻t₁₁か
ら時刻t₁₂までの区間に生じた速度変動に基づく
誤差データE₁₂を得ている。

この誤差データE₁₂は処理ブロツク２０６にお
いてラツチ２２に転送され、Ｄ−Ａ変換器２４に
おいてアナログ電圧または電流に変換されたうえ
で電力増幅器２５に供給される。

これによつて前記電力増幅器２５は次の照合点
（いまの例では時刻t₁₃における処理時点）まで前
記Ｄ−Ａ変換器２４の出力に依存した駆動電力を
モータ１に供給する。

一方、処理ブロツク２０７において前記誤差デ
ータE₁₂が前記RAMのＥエリアの７２２番地に
格納されたうえで、処理ブロツク２０８において
前記RAMのＣエリアに格納されている累積値に
前記誤差データE₁₂が加算される。

さらに処理ブロツク２０９において処理ブロツ
ク２０８における加算結果から前記RAMのＥエ
リアの７２３番地に格納されている誤差データ
（時刻t₃から時刻t₄までの区間の誤差データが格
納されている。）を差し引いたうえで、処理ブロ
ツク２１０において演算結果を前記RAMのＣエ
リアに格納している。

したがつて、この時点で前記RAMのＣエリア
には時刻t₄から時刻t₁₂までの区間の誤差データの
累積値が格納されたことになり、時刻t₁₃の次の
照合点における時刻t₁₂から時刻t₁₃までの区間の
速度誤差の検出に備えている。

また、処理ブロツク２１１においてテンポラリ
レジスタ１７に格納されているカウント値D₁₂を
前記RAMのＤエリアの７０２番地に転送してい
るが、これは時刻t₃₂の照合点における処理に備
えたものである。

このようにして第８図の時刻t₁₁から時刻t₁₂の
間に何らかの速度変動が生じたとすると、その結
果は時刻t₁₂におけるラツチ２２への誤差出力に
反映されるだけでなく、RAMのＣエリアに履歴
として残り、時刻t₃₁までのすべての照合点にお
ける誤差出力に反映される。

例えば、モータ１の規定回転速度におけるFG
の出力周波数が24Hzであると仮定し、カウンタ１
５のクロツク周波数が1MHzであるとすると、
RAMのＢエリアに格納される所望値B₀は41667
（10⁶／24≒41667）となるが、仮に時刻t₁₁までは
第７図の処理ブロツク２０４における演算結果が
殆んど変動なく推移してきて、時刻t₁₁と時刻t₁₂
の間で初めて10パーセントの回転速度の低下があ
つたものとする。

この結果はただちに時刻t₁₂の照合点において
誤差検出データとして現われ、その値E₁₂は次の
ようになる。

E₁₂＝41667（19／20＋1.1／20）−41667≒208 …(2) 前記誤差データE₁₂に基づいてモータ１は加速
されるが、その結果、時刻t₁₂と時刻t₁₃の間に前
記モータ１の回転速度が規定値に戻つたものとす
る（実際には前記モータ１の回転子の機械的時定
数が大きいので、回転速度が瞬時に元に戻ること
はあり得ないが、説明をわかり易くするためにそ
のような仮定する。）と、時刻t₁₃の照合点におけ
る第７図の処理ブロツク２０４での演算結果は依
然として２０８となる。

しかしながら、RAMのＣエリアは時刻t₄から
時刻t₁₂までの速度誤差の累積値として時刻t₁₁か
ら時刻t₁₂における誤差データの履歴が残されて
いるので、第７図の処理ブロツク２０５での演算
を実行することによつて（演算結果は零とな
る。）、時刻t₁₂から時刻t₁₃までの区間の前記モー
タ１の回転速度の変化を正しく反映した誤差デー
タを得ることができる。

時刻t₁₂以後の照合においても、処理ブロツク
２０４での演算結果には時刻t₁₁から時刻t₁₂の区
間での前記モータ１の回転速度の低下の影響が現
われるが、処理ブロツク２０５での演算を実行す
ることによつて、それらはすべて相殺される。

以上の説明では、あらかじめ前記モータ１の回
転速度が規定値にあり、特定の区間においてのみ
速度変化が生じた場合について説明したが、
RAMのＣエリアには各区間での誤差データの累
積値が格納されているので、各区間において次々
と速度変化が生じた場合でも遅滞なく正しい誤差
出力を得ることができる。

すなわち、任意の時刻t_oにおける時刻t_o-1から
の誤差検出値E_oは次のようになる。

E_o＝D_o−20−D_o−B₀−_o-1 〓^k=n-19 E_k …(3) 第１図ならびに第６図に示した本発明の実施例
では(3)式のD_o−20がRAMのＤエリアに格納され
ており、D_oはテンポラリレジスタ１７に格納さ
れ、B₀は前記RAMのＢエリアに格納され、(3)式
の最終項は前記RAMのＣエリアに累積値として
格納されている。

なお、第８図において時刻t₁₁以前はその時刻
順序が不規則になつているので、(3)式が適用でき
るのは時刻t₃₀以降である。

さて、第１図に示した実施例においては、あた
かもFGの出力信号の繰り返し周期が第８図ｋに
示すように原信号の20分の１に短かくなつたのと
同等の誤差検出が可能となるが、プログラマブル
電圧源６の出力電圧の精度が少し低かつたとして
も大きな不都合は生じない。

例えば第８図の時刻t₁₄から時刻t₁₅にかけての
前記プログラマブル電圧源６の上側出力端子６ａ
の電圧が(1)式で与えられる理想値よりも中間電位
を基準にして0.8パーセントだけ低かつたとする
と、時刻t₁₄から時刻t₁₅の間隔が約14パーセント
短かくなる。

しかしながら、時刻t₆と時刻t₁₅の間隔はいずれ
も同じ電位の点をサンプリングしているので第７
図の時刻t₁₄から時刻t₁₅の区間においてモータ１
の速度変化がなければ第７図の処理ブロツク２０
２〜２０５において得られる誤差検出値も零とな
り、何ら問題はない。

ただ、時刻t₁₄から時刻t₁₅の区間で一様に前記
モータ１の回転速度が10パーセント低下したとす
ると、処理ブロツク２０６における演算によつて
得られる誤差データE₁₅は次のようになる。

ただし、実際には後述するように第８図ａの信
号波形のスロープが各時刻によつて変化するので
それに伴なう補正を行なわなければ次式に示す結
果が得られないが、説明の順序が逆になつて難解
になるので、ここでは各時刻間において同じだけ
の回転速度の変化があつた場合には、同じ誤差デ
ータが得られるものとして説明を行なう。

E₁₅＝41667（18／20＋1.14／20＋0.86／20×1.1） −41667≒179 …(4) この値は(2)式で求めた値に比べて14パーセント
小さくなつており、時刻t₁₄から時刻t₁₅の区間の
みに着目すると誤差検出ゲインが14パーセント低
くなつたことになる。

しかし、時刻t₁₁から時刻t₃₁までの１サイクル
の区間について考えると、特定の区間の間隔が狭
くなつたとすれば、他の区間の間隔は必らず広が
るので、前記プログラマブル電圧源６の出力電圧
が理想値からずれていたとしても、FGの出力信
号の１サイクルの間で誤差検出ゲインが増減する
だけで、平均ゲインは変わらない。

また、通常のサーボ系においてはこの程度の誤
差検出ゲインの変動は問題にはならず、むしろ、
第８図に示した信号波形図でいうならば、VCA
３の出力信号の各サンプリング時刻におけるスロ
ープの違いに起因する誤差検出ゲインの変化の方
がはるかに大きい。

すなわち、第８図ａの信号波形が正弦波である
ものと仮定して時刻t₁₁〜t₁₅の各サンプリング点
において一時的にモータ１の回転速度がＫパーセ
ントだけ上昇したものとすると、第８図のt₁₁か
らt₁₅の各サンプリング時刻は早まり、第８図の
左側に移動するが、前記モータ１の回転速度が一
時的に変化すると前記正弦波の角周波数だけでな
く、各点における電位も変化する（FGが電磁誘
導を利用したものである場合に該当する。）もの
とし、(1)式を考慮して時刻t₁₁〜t₁₅の各サンプリ
ング点の移動量X₁〜X₅（ラジアン）を求めると次
のようになる。

X_o＝100／100＋Ｋsin^-1〔100／100＋Ｋ・sin｛π／20（
2n−１）｝〕…(5) （ただし、ｎ＝１，２，３，４，５） (5)式をもとにして例えばＫ＝２のときの移動量
X₁〜X₅を求め、X₁の値を基準にしたX₁〜X₅の比
率M₁〜M₅を整数値で求めると、 M₁＝１ M₂＝２ M₃＝６ M₄＝９ M₅＝20 となり、このM₁〜M₅が各点における速度誤差の
検出ゲイン比率となる。

なお、Ｋの値が変化するとそれに伴なつてM₂
〜M₅の値も若干変化するが、試算によるとＫの
値が0.1から5.0の範囲で変化してもM₂〜M₅の値
は前記した値に対して±20パーセント以内となつ
ている。

各サンプリング点におけるこのような検出ゲイ
ンの変化は第７図に示した速度誤差の検出ルーチ
ンの過程で補正することができる。

すなわち、第７図の処理ブロツク２０５での演
算を実行して得られた結果に対して、各サンプリ
ング時刻に応じて（チヤンネルセレクタ５の出力
状態から判別できる。）前記したM₁〜M₅の値で
の除算を実行すれば良く、具体的には第７図の処
理フローの処理ブロツク２０５と処理ブロツク２
０６の間に加算器１９を用いた除算ルーチンを組
み入れたり、あるいはハードウエア的にシステム
に乗算器（除算器）や補正テーブルを追加するこ
とによつて対処できる。

なお、これまでの説明では第１図のFG２の出
力信号が正弦波であるものと仮定して各サンプリ
ング点における速度誤差の検出ゲインの変動につ
いて説明したきたが、前記FG２の出力信号が三
角波であつて、その振幅がモータ１の回転速度に
よつて変化しない場合（具体的には回転位置に応
じて徐々に光透過率が変化する光シヤツター板と
受光素子によつてFGを構成した場合などが該当
する）には各サンプリング点における速度誤差の
検出ゲインが変化することはないし、振幅コント
ローラ９も不要となる。

また、第１図の実施例ではカウンタ１５の16ビ
ツト長のカウント値がそのまま加算器１９に転送
され、前記加算器１９の演算結果がデータバス２
１を介してラツチ２２に転送されるように構成さ
れているが、この場合、16ビツト長の演算結果を
そのまま前記ラツチ２２に転送してしまうと、誤
差検出ゲイン（弁別ゲイン）はきわめて小さなも
のとなつてしまう。

例えば、(1)式の例ではモータ１の回転速度が10
パーセント変化したときに誤差検出値が２０８に
なることを算出したが、全体のビツト長が16ビツ
トであれば、この値はわずか0.3パーセントにし
かならず、その結果として第１図の電力増幅器２
５にきわめて高い分解能とゲインが要求される。

したがつて、実際には前記加算器１９とRAM
７の間でのデータのやりとりや演算過程において
実質的に誤差検出ゲインを高めるビツト圧縮操作
が行なわれる。

なお、その具体的な方法についての説明は本発
明とは直接の関係はなく、また、本願と同一出願
人による特許出願昭和58年第183760号明細書にお
いて詳述されているので、ここでは省略する。

また、前記明細書においては第１図の加算器１
９やタイミングコントローラ２６、RAM７の具
体的な構成や第１図には示されていない読み出し
専用メモリ（ROM）とのデータのやりとりにつ
いても詳述されている。

ところで、第１図の実施例ではオフセツトコン
トローラ１０はWS４の出力信号の高電位区間と
低電位区間が等しくなるように動作するが、これ
までの説明からも明らかなように、例えば第８図
の時刻t₁₁，t₂₁，t₃₁におけるカウンタ１５のカウ
ント値D₁₁，D₂₁，D₃₁はいずれもいつたんRAM
７に格納されるので、これらのデータをもとにオ
フセツト調節することもできる。

すなわち、〔D₁₁−D₂₁〕が〔D₂₁−D₃₁〕に等し
くなるようにVCA３の入力オフセツト値をコン
トロールすることによつて、実質的に前記WSの
デユーテイを５０−５０にしたのと同じことにな
り、また、プログラマブル電圧源６の上側出力と
下側出力のアンバランスまでをも補正することが
できる。

さらに、〔D₁₁−D₂₁〕と〔D₂₁−D₃₁〕の差が正
確に零になるならば、第６図に示したRAMのア
ドレス数を２分の１にすることもできる。

すなわち、実施例では第８図の時刻t₁₁から時
刻₃₁までの１サイクルの区間を基準に考えて、例
えば時刻t₃₁においては時刻t₁₁のときのカウンタ
１５のカウント値から時刻t₃₁のときのカウント
値を減算するようにしているが、時刻t₁₁から時
刻t₂₁までの半サイクルの区間を基準に考えて、
時刻t₂₁においては時刻t₁₁のときのカウント値か
ら時刻t₂₁のときのカウント値を減算するように
変更すれば、第６図のRAMエリアのうち７１１
番地から７２０番地までと、７３１番地から７４
０番地までは不要となる。

また、あらかじめ定められた周波数のもとでは
第８図の時刻t₆と時刻t₇の間の期間や時刻t₉と時
刻t₁₀の間の期間が一定となるようにコントロー
ルすれば、第８図ａの信号波形の振幅が一定にな
ることを利用することによりデイジタル的に振幅
をコントロールすることができる。

例えば、第１図の振幅コントローラ９をアツプ
ダウンカウンタ（RAMの追加エリアの中に構成
されたソフト的なカウンタであつても良い。）と
Ｄ−Ａ変換器によつて構成し、時刻t₆と時刻t₇の
間の期間や、時刻t₉と時刻t₁₀の間の期間が上限値
を越えたときに前記アツプダウンカウンタをカウ
ントダウンさせ、下限値を越えたときにカウント
アツプさせるようにすれば、ステツプ・バイ・ス
テツプで振幅をコントロールすることができる。
（時刻t₆，t₇，t₉，t₁₀におけるカウンタ１５のカウ
ント値はいつたんRAM７に取り込まれるので、
加算器１９のみによつて一連の操作が行なえる。） なお、この場合には前記振幅コントローラ９に
よつてVCA３の増幅ゲインの設定が行なわれる
のは、第８図の時刻t₇，t₁₀，t₁₆，……の各点で
あり、前記VCA３の出力信号のピーク点を過ぎ
たスロープ部分においては増幅ゲインが一定に保
たれたままであるので、先に説明したようにモー
タ１の回転速度が一時的に変化すると、前記出力
信号の電位は変化する。

つぎに、第１図の装置においてモータ１の回転
速度が零から徐々に上昇していく場合、すなわち
前記モータ１の起動時の動作について説明する。

まず、前記モータ１の回転子が停止している
か、あるいは非常に遅い回転速度で回転している
状態は例えば第８図ｌの信号の繰り返し周期を監
視していることによつて判別ができ（具体的な方
法については前述の特許出願昭和58年第183760号
明細書に示されているので、ここでは説明を省略
する。）、あらかじめ定められた限界値以下の回転
速度であれば判別フラグをセツトしておくととも
に、第６図のRAMのＥエリアの７２１番地から
７４０番地までとＣエリアの７４２番地に零を格
納しておき、ラツチ２２にはプラス方向の最大誤
差データを送出する。

これによつて前記モータ１はフル加速されるの
でその回転速度は次第に上昇して行き、前記限界
値を越えるが、その時点で前記判別フラグをリセ
ツトして以後はタイミングコントローラ２６と加
算器１９およびRAM７に第７図に示したような
動作を行なわせしめる。

その結果、前記判別フラグがリセツトされた直
後の照合点においては(3)式の最終項の値が零にな
つているので、誤差検出値E_oはFG２の出力信号
の１サイクルの区間の平均誤差となるが、この時
点からさらに１サイクルの期間が経過したときに
は前記RAM７のＣエリアには高分解能の制御の
ために必要な過去の履歴（例えばこのときの時刻
が第８図の時刻t₁₂であつたと仮定すれば、時刻t₃
から時刻t₁₁までの各照合区間における速度誤差
の累積値が過去の履歴となる。）が蓄積されるの
で、以後はすでに説明したような高分解能の制御
に移行することができる。

なお、前記モータ１が起動した直後にFG２の
出力信号の振幅が微少であつて、振幅コントロー
ラ９の動作範囲を逸脱していたとすると、第８図
の時刻t₂や時刻t₃における比較器１１の出力信号
が発生したとしても、VCA３の出力信号の電位
が第８図ａに示すような段階までは上昇せずに、
時刻t₅や時刻t₆においては前記比較器１１が出力
信号を発生しない状態も生じ得る。

しかしながら第１図に示した実施例においては
前記比較器１１とは別に第２の比較器１２を用意
して、常に前記VCA３の出力信号の電位の上昇
と下降を監視するように構成されているととも
に、時刻t₁，t₈……においてはチヤンネルセレク
タ５のアツプダウンカウンタをリセツトするよう
に構成されているので、例えば第８図ｏ，ｐの信
号が発生しなくとも、第８図ｌ，ｍの信号は得ら
れ、起動時における分解能の低い制御に対しては
何ら問題はない。

また、第１の比較器１１と第２の比較器１２の
両方を用意しておくことによつて、FG２の出力
信号にサージ性のパルスが混入してもシステムが
誤動作しないという効果も得られる。

例えば、第８図の時刻t₅から時刻t₆の間にプロ
グラマブル電圧源６の出力電圧のステツプ値より
も大きいサージパルスがVCA３の出力信号に重
畳されていたとすると、若干の時間差はあるが前
記比較器１１と前記比較器１２の両方が出力を発
生するので（なぜならば、多くのサージ性のノイ
ズはリンギング状になつて原信号に重畳して波形
図の上下方向に現われる。）、チヤンネルセレクタ
５における入力信号の受付条件を適当に設定して
やることによつて（例えば、クロツク信号の１周
期以内に両方の比較器の出力信号が到来したとき
には受け付けを禁止するように設定する。）、シス
テムの耐ノイズ性を大幅に改善することができ
る。

なお、このようなノイズの心配が皆無であれば
プログラマブル電圧源６の出力端子６ｂ、前記比
較器１２を削除し、唯一の出力端子６ａと唯一の
比較器１１を時分割で利用することによつて第１
図の装置、具体的には第８図ｇ，ｈ，ｉ，ｊに示
されるような動作機能を実現することもできる。

さて、このように本発明のサーボ装置ではモー
タやリニアモータなどの速度情報を有する交流信
号の１サイクルもしくは半サイクルの区間に複数
の照合点を設けることによつて、実質的により高
い周波数を有する速度検出信号を得たのと同じ効
果を発揮させるものであるが、本発明の実施形態
は必らずしも第１図の装置に限定されるものでは
なく、また、実施例において示したモータの回転
速度の制御のみならず、リニアモータなどにおい
ては例えば第８図ｋの出力信号をカウントするこ
とによつて移動距離を高い精度で知ることもでき
る。

第９図は本発明の別の実施例を示したブロツク
ダイアグラムであり、第１図と同じ部分について
は同一の符号で示されている。

第９図ではFG２の出力信号は増幅器２７に供
給され、前記増幅器２７の出力信号はWS４に供
給されるとともにアナログ−デイジタル変換器２
８（以下、Ｄ−Ａ変換器と略称する）および比較
器２９の反転入力端子２９ｂに供給されている。

前記比較器２９の出力信号は第１図に示したタ
イミングコントローラ２６よりもやや規模の大き
なタイミングコントローラ３０に供給され、WS
４の出力信号もまた前記タイミングコントローラ
３０の別の入力端子に供給されるとともにカウン
タ３１にも供給されている。

また、前記カウンタ３１の出力はラツチ３２に
供給され、前記ラツチ３２の出力はデータバス３
３を介してカウンタ３４とデータバス２０に供給
されている。

さらに、前記カウンタ３４のキヤリー出力信号
は前記タイミングコントローラ３０の第３の入力
端子に供給され、前記タイミングコントローラ３
０からの指令信号は前記Ａ−Ｄ変換器２８と前記
比較器２９、さらにはＤ−Ａ変換器３５、第３の
カウンタ３６、加算器１９に供給されている。

また、前記Ａ−Ｄ変換器２８の出力はデータバ
ス３７を介して前記データバス２０に供給され、
前記加算器１９の出力は前記データバス２０を介
してRAM７に供給されるとともにデータバス２
１を介してラツチ２２と前記Ｄ−Ａ変換器３５に
供給され、前記Ｄ−Ａ変換器３５の出力信号は前
記比較器２９の非反転入力端子２９ａに供給さ
れ、前記カウンタ３６の出力も前記データバス２
０に供給されている。

なお、前記カウンタ３４には発振器１４の出力
信号がそのままクロツク信号として供給され、図
示されてはいないが、前記カウンタ３６にも前記
発振器１４の出力信号がクロツク信号として供給
されているが、前記カウンタ３１には３分の１の
分周器３８を経た後の信号がクロツク信号として
供給されている。

さて、第１０図は第９図の装置の主要部の信号
波形図であり、以下、第９図ならびに第１０図を
参照しながら動作の概要を説明する。

第１０図ａ，ｂはそれぞれ増幅器２７、WS４
の出力信号を示したものであり、第１０図ｃはカ
ウンタ３４のキヤリー出力信号を示したものであ
り、第１０図ｄの実線部分はＤ−Ａ変換器３５の
出力信号を示したものであり、破線部分は第１０
図ａの信号波形と同じものを前記Ｄ−Ａ変換器３
５の出力信号波形に重ねて示したものであり、第
１０図ｅはカウンタ３６のカウント期間を示した
信号波形である。

まず、時刻t₁においてWS４の出力信号のレベ
ルが“１”に移行すると、カウンタ３１でのそれ
までのカウント値がラツチ３２に転送され、その
後にリセツトされて再びアツプカウントを開始す
る。

前記カウンタ３１のカウント値の前記ラツチ３
２への転送と、リセツトならびにアツプカウント
の再開は前記WS４の出力信号のリーデイングエ
ツジならびにトレイリングエツジが到来するごと
に行なわれ、第１０図の時刻t₁，t₄，t₇，t₁₀にお
いて前記ラツチ３２の出力データが更新され、さ
らに前記カウンタ３４もこの時点で強制的にプリ
セツトされる。

前記ラツチ３２の出力データは加算器３２に取
り込まれてRAM７に格納されている所望値との
演算が行なわれ、誤差検出データがラツチ２２に
転送される。

一方、カウンタ３４は前記ラツチ３２の出力デ
ータを開始値としてダウンカウントを行ない、キ
ヤリーが発生するごとに自己プリセツトを行ない
ながらダウンカウントを続行する。

前記カウンタ３４のクロツク信号は前記カウン
タ３１のクロツク信号の３倍の周波数を有してい
るので、時刻t₁から時刻t₄までの前記カウンタ３
１の１カウント周期の間に前記カウンタ３４は３
回のキヤリー出力を発生することになる。

第１０図の時刻t₁から時刻t₁₀の間の各時刻にお
いて発生する前記カウンタ３４のキヤリー出力の
うち、時刻t₁，t₄，t₇，t₁₀での出力はFG２の出力
信号の周波数が変化することによつて発生したり
発生しなかつたりするが、いずれにしてもこれら
の時刻におけるキヤリー出力はタイミングコント
ローラ３０によつて無視される。

時刻t₂において前記カウンタ３４がキヤリー出
力を発生すると、Ａ−Ｄ変換器２８によつて前記
WS４の出力信号の電位がデイジタル値に変換さ
れたうえで加算器１９に取り込まれ、RAM７に
あらかじめ格納されているステツプ値が加算され
て前記加算器１９からＤ−Ａ変換器３５に転送さ
れる。

したがつて前記Ｄ−Ａ変換器３５の出力信号は
第１０図ｄに示すように時刻t₂においてステツプ
的に変化し、その時点では比較器２９の反転入力
端子２９ｂ側の電位の方が低いので前記比較器２
９の出力レベルは“１”となつているが、第１０
図ｄ，ｅに示すようにΔt₂時間だけ経過した後に
前記比較器２９の出力レベルは“０”となる。

モータ１の回転速度が上昇するとΔt₂の期間が
短かくなることは第１図の実施例においても説明
したが、第９図の実施例においては、このΔt₂の
期間にカウンタ３６がカウント動作を行ない、時
刻t₂からΔt₂の時間が経過した後に前記カウンタ
３６のカウント値が加算器１９に取り込まれて誤
差検出データに変換されたうえでラツチ２２に転
送される。

このような操作は時刻t₃，t₅，t₆，t₈，t₉におい
ても同様に行なわれ、先に説明したように時刻
t₁，t₄，t₇，t₁₀においてはラツチ３２の出力デー
タをもとにして誤差検出データの算出および前記
ラツチ２２への転送が行なわれるので、結局、時
刻t₁から時刻t₁₀までの各時刻において次々とモー
タ１の回転速度の検出が行なわれることになる。

ところで、第９図に示した実施例においては第
１図の振幅コントローラ９やオフセツトコントロ
ーラ１０が省略されているが、すでに説明したよ
うに必要に応じて付加すれば良いことはいうまで
もない。

さて、第１図に示した実施例では速度情報を有
する交流信号のサンプリング電位点をプログラマ
ブル電圧源６においてあらかじめ設定しておき、
各サンプリング点における時間情報をもとに誤差
検出データを得ていたが、第９図に示した実施例
においては、カウンタ３１とカウンタ３４によつ
て前記交流信号の半サイクルの期間を等分割し、
各分割点における前記交流信号の電位に依存した
データ（具体的にはＡ−Ｄ変換器２８の出力デー
タが該当する。）をもとにして速度誤差の検出を
行なつている。

このように、速度情報を有する交流信号の任意
の点をサンプリングするために、電位情報と時間
情報のいずれを用いたとしても本発明の主旨を逸
脱するものではなく、具体的な装置の構成要素が
異なるだけで、いずれの場合においても本発明の
目的を達成することができる。

なお、第９図に示した実施例において、比較器
２９とＤ−Ａ変換器３５、カウンタ３６を取り除
き、Ａ−Ｄ変換器２８の出力データをあらかじめ
準備された幾通りかの基準値との演算を加算器１
９によつて行ない、その結果をそのままラツチ２
２に転送するように構成することもできる。

発明の効果 本発明のサーボ装置は以上の説明からも明らか
なように、移動体の速度情報を有する交流信号の
半周期の間に少なくとも２通りの出力電圧Ｖ１，
Ｖ２を発生する電圧源（実施例においてはプログ
ラマブル電圧源６が該当する）と、前記電圧源の
出力と前記交流信号の電位を比較して出力信号を
発生する比較器（実施例おいては比較器１１，１
２が該当する）と、前記比較器の出力によつて前
記電圧源に出力電圧の切換信号を供給するセレク
タ（実施例においてはチヤンネルセレクタ５が該
当する）と、基準クロツク信号を計数するカウン
タ（実施例においてはカウンタ１５が該当する）
と、前記比較器の出力信号が発生した時点の前記
カウンタの計数値を格納するメモリ手段（実施例
においてはRAM７が該当する）と、前記計数値
から誤差出力を算出する演算器（実施例において
は加算器１９が該当する）と、前記誤差出力に基
づいて前記移動体に駆動電力を供給する駆動手段
（実施例においては電力増幅器２５が該当する）
を具備したことを特徴とするもので、速度発電機
の出力周波数を高くすることなしに、より分解能
の高い制御、すなわち、実質的に速度発電機の出
力周波数を高くしたのと同等の制御を行なうこと
ができるという、きわめて大なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例に係るサーボ装置の
ブロツクダイアグラム、第２図は電圧制御増幅器
の具体例を示す回路結線図、第３図はチヤンネル
セレクタの具体例を示す回路結線図、第４図は第
３図の回路動作を説明するための信号波形図、第
５図はプログラマブル電圧源の具体例を示す回路
結線図、第６図はRAMの構成例を示すメモリマ
ツプ、第７図はタイミングコントローラの動作を
説明するためのフローチヤート、第８図は第１図
の装置の動作を説明するための信号波形図、第９
図は本発明の別の実施例に係るサーボ装置のブロ
ツクダイアグラム、第１０図は第９図の装置の動
作を説明するための信号波形図である。 １…モータ、２…速度発電機、５…チヤンネル
セレクタ、６…プログラマブル電圧源、７…
RAM、１１…比較器、１２…比較器、１５…カ
ウンタ、１９…加算器、２５…電力増幅器、２６
…タイミングコントローラ、２８…Ａ−Ｄ変換
器、３０…タイミングコントローラ。

Claims (1)

【特許請求の範囲】
1. １ 移動体の速度情報を有する交流信号の半周期
   の間に少なくとも２通りの出力電圧Ｖ１，Ｖ２を
   発生する電圧源と、前記電圧源の出力と前記交流
   信号の電位を比較して出力信号を発生する比較器
   と、前記比較器の出力によつて前記電圧源に出力
   電圧の切換信号を供給するセレクタと、基準クロ
   ツク信号を計数するカウンタと、前記比較器の出
   力信号が発生した時点の前記カウンタの計数値を
   格納するメモリ手段と、前記計数値から誤差出力
   を算出する演算器と、前記誤差出力に基づいて前
   記移動体に駆動電力を供給する駆動手段を具備し
   てなるサーボ装置。