JPH05316718A - スイッチング回路 - Google Patents
スイッチング回路Info
- Publication number
- JPH05316718A JPH05316718A JP11942392A JP11942392A JPH05316718A JP H05316718 A JPH05316718 A JP H05316718A JP 11942392 A JP11942392 A JP 11942392A JP 11942392 A JP11942392 A JP 11942392A JP H05316718 A JPH05316718 A JP H05316718A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- self
- anode
- extinguishing element
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、自己消弧形素子を用いて構
成され、良好な遮断特性を確保した上でスナバエネルギ
による熱損失が無いスイッチング回路を提供することに
ある。 【構成】 陰極が共通接続される第１の自己消弧形素子
１と第１のダイオ―ド１Ｄと、陽極が共通接続され陰極
が前記第１のダイオ―ド１Ｄの陽極に接続される第２の
自己消弧形素子２と、陰極が前記第１の自己消弧形素子
１の陽極に接続される第２のダイオ―ド２Ｄと、前記第
１の自己消弧形素子１と第１のダイオ―ド１Ｄの陽極間
に接続される第１のコンデンサ３Ａと、前記第２のダイ
オ―ド２Ｄと第２の自己消弧形素子２の陰極間に接続さ
れる第２のコンデンサ３Ｂから成るスイッチング回路。
成され、良好な遮断特性を確保した上でスナバエネルギ
による熱損失が無いスイッチング回路を提供することに
ある。 【構成】 陰極が共通接続される第１の自己消弧形素子
１と第１のダイオ―ド１Ｄと、陽極が共通接続され陰極
が前記第１のダイオ―ド１Ｄの陽極に接続される第２の
自己消弧形素子２と、陰極が前記第１の自己消弧形素子
１の陽極に接続される第２のダイオ―ド２Ｄと、前記第
１の自己消弧形素子１と第１のダイオ―ド１Ｄの陽極間
に接続される第１のコンデンサ３Ａと、前記第２のダイ
オ―ド２Ｄと第２の自己消弧形素子２の陰極間に接続さ
れる第２のコンデンサ３Ｂから成るスイッチング回路。
Description
【０００１】
【産業上の利用分野】本発明は、自己消弧形素子を用い
たスイッチング回路に係り、特に良好な遮断特性を確保
した上でスナバエネルギによる熱損失が無いスイッチン
グ回路に関する。
たスイッチング回路に係り、特に良好な遮断特性を確保
した上でスナバエネルギによる熱損失が無いスイッチン
グ回路に関する。
【０００２】
【従来の技術】近年、装置の高効率化や小形化を目的
に、各種実用化研究がおこなわれているが、この中にあ
って、自己消弧形素子（以下、単にＧＴＯと記す）の低
損失化や大容量化に伴ない、各種損失低減の観点からス
ナバエネルギによる損失の低減が検討されている。これ
は、ＧＴＯが大容量化するに従い、タ―ンオフ時の遮断
容量を確保するために大容量のスナバコンデンサが必要
となり、従来のスナバ回路では、スナバ損失が増加して
しまうという理由に基ずいている。
に、各種実用化研究がおこなわれているが、この中にあ
って、自己消弧形素子（以下、単にＧＴＯと記す）の低
損失化や大容量化に伴ない、各種損失低減の観点からス
ナバエネルギによる損失の低減が検討されている。これ
は、ＧＴＯが大容量化するに従い、タ―ンオフ時の遮断
容量を確保するために大容量のスナバコンデンサが必要
となり、従来のスナバ回路では、スナバ損失が増加して
しまうという理由に基ずいている。
【０００３】例えば、１４００Ａ級ＧＴＯではスナバコ
ンデンサＣs ＝２μＦ、１５００Ａ級ＧＴＯではＣs ＝
３μＦ、２０００Ａ級ＧＴＯではＣs ＝６μＦが標準的
に使用されている。従って、従来のスナバ回路の損失を
低減する必要性が生じてきている。このような必然性か
ら、例えばスナバエネルギによる熱損失を生じない回路
構成として、図６に示すようなスイッチング回路が考え
られている。
ンデンサＣs ＝２μＦ、１５００Ａ級ＧＴＯではＣs ＝
３μＦ、２０００Ａ級ＧＴＯではＣs ＝６μＦが標準的
に使用されている。従って、従来のスナバ回路の損失を
低減する必要性が生じてきている。このような必然性か
ら、例えばスナバエネルギによる熱損失を生じない回路
構成として、図６に示すようなスイッチング回路が考え
られている。
【０００４】図６において、１，２は第１のＧＴＯ（以
下単にＧＴＯと記す）及び第２のＧＴＯ（以下単にＧＴ
Ｏと記す）１Ｄ，２Ｄは第１のダイオ―ド（以下単にダ
イオ―ドと記す）及び第２のダイオ―ド（以下単にダイ
オ―ドと記す）、３はスナバコンデンサでＧＴＯの遮断
耐量を確保する。２０は直流リアクトル、２０Ａは帰還
ダイオ―ド、２０Ｂは配線のインダクタンス、１０は直
流電源で、これらの回路部品でスイッチング回路を構成
している。ＧＴＯ２とダイ―ド１Ｄの直列回路の接続点
とダイオ―ド２ＤとＧＴＯ１の直列回路の接続点間にコ
ンデンサ３を接続し、ＧＴＯ２とＧＴＯ１のタ―ンオン
時にスナバコンデンサ３の電荷を主回路中に放電するこ
とにより、スナバエネルギによる熱損失の発生を避ける
ように構成している。図７は、図６のスイッチング回路
の動作時の各部波形を示すタイムチャ―トである。図中
(a) はＧＴＯの陽極・陰極間波形、(b) はＧＴＯ１とＧ
ＴＯ２に共通に供給するゲ―ト信号、(c) はスナバコン
デンサ３の電圧、(d) は動作モ―ド(1) 〜(3) を示す等
価回路である。この回路構成ではスナバコンデンサ３の
電荷が熱損失として失われず、主回路中に放電する。こ
れは下記の動作説明による理由から明らかである。
下単にＧＴＯと記す）及び第２のＧＴＯ（以下単にＧＴ
Ｏと記す）１Ｄ，２Ｄは第１のダイオ―ド（以下単にダ
イオ―ドと記す）及び第２のダイオ―ド（以下単にダイ
オ―ドと記す）、３はスナバコンデンサでＧＴＯの遮断
耐量を確保する。２０は直流リアクトル、２０Ａは帰還
ダイオ―ド、２０Ｂは配線のインダクタンス、１０は直
流電源で、これらの回路部品でスイッチング回路を構成
している。ＧＴＯ２とダイ―ド１Ｄの直列回路の接続点
とダイオ―ド２ＤとＧＴＯ１の直列回路の接続点間にコ
ンデンサ３を接続し、ＧＴＯ２とＧＴＯ１のタ―ンオン
時にスナバコンデンサ３の電荷を主回路中に放電するこ
とにより、スナバエネルギによる熱損失の発生を避ける
ように構成している。図７は、図６のスイッチング回路
の動作時の各部波形を示すタイムチャ―トである。図中
(a) はＧＴＯの陽極・陰極間波形、(b) はＧＴＯ１とＧ
ＴＯ２に共通に供給するゲ―ト信号、(c) はスナバコン
デンサ３の電圧、(d) は動作モ―ド(1) 〜(3) を示す等
価回路である。この回路構成ではスナバコンデンサ３の
電荷が熱損失として失われず、主回路中に放電する。こ
れは下記の動作説明による理由から明らかである。
【０００５】時刻ｔ0 の直前には図７(d) より明らかな
ようにｔ0 以前のチョッパ動作の結果としてスナバコン
デンサ３には図示の極性に充電電荷が存在している。ｔ
0 に図７(b) に示すようにＧＴＯ１及びＧＴＯ２にオン
信号が同時に印加され、各々タ―ンオンすることにより
ＧＴＯ２及びＧＴＯ１を直列に介してスナバコンデンサ
３の電荷が主回路中に放電する回路が形成される。これ
は図７(d) に示すように時刻ｔ0 〜ｔ1 のモ―ド(1) の
状態となる。
ようにｔ0 以前のチョッパ動作の結果としてスナバコン
デンサ３には図示の極性に充電電荷が存在している。ｔ
0 に図７(b) に示すようにＧＴＯ１及びＧＴＯ２にオン
信号が同時に印加され、各々タ―ンオンすることにより
ＧＴＯ２及びＧＴＯ１を直列に介してスナバコンデンサ
３の電荷が主回路中に放電する回路が形成される。これ
は図７(d) に示すように時刻ｔ0 〜ｔ1 のモ―ド(1) の
状態となる。
【０００６】スナバコンデンサ３の充電電荷が主回路中
に放電完了する時刻ｔ1 以降、オフ信号が印加される時
刻ｔ2 までは、ＧＴＯ２とダイオ―ド１Ｄの直列回路と
並列にダイオ―ド２ＤとＧＴＯ１の直列回路が各々の並
列２パラに導通状態となるモ―ド(2) へ移行する。時刻
ｔ2 にオフ信号がＧＴＯ１，ＧＴＯ２に各々与えられる
とＧＴＯ１，ＧＴＯ２は通電電流を遮断し、ダイオ―ド
２Ｄ，タイオ―ド１Ｄを介し直列にスナバコンデンサ３
を充電するモ―ド(3) となる。以後、時刻ｔ4に再びオ
ン信号が与えられると同様の動作モ―ドの周期的な繰り
返しとなる。
に放電完了する時刻ｔ1 以降、オフ信号が印加される時
刻ｔ2 までは、ＧＴＯ２とダイオ―ド１Ｄの直列回路と
並列にダイオ―ド２ＤとＧＴＯ１の直列回路が各々の並
列２パラに導通状態となるモ―ド(2) へ移行する。時刻
ｔ2 にオフ信号がＧＴＯ１，ＧＴＯ２に各々与えられる
とＧＴＯ１，ＧＴＯ２は通電電流を遮断し、ダイオ―ド
２Ｄ，タイオ―ド１Ｄを介し直列にスナバコンデンサ３
を充電するモ―ド(3) となる。以後、時刻ｔ4に再びオ
ン信号が与えられると同様の動作モ―ドの周期的な繰り
返しとなる。
【０００７】以上の(1) 〜(3) の動作モードより明らか
なように、従来のスナバ回路と異なり、回路動作上熱損
失が発生しないことがわかる。熱損失が発生しないの
は、熱消費を発生する抵抗が充放電路に無いからであ
る。熱損失が発生しないため結果的にＧＴＯ素子の大容
量化やスイッチング周波数の増加を可能にする。
なように、従来のスナバ回路と異なり、回路動作上熱損
失が発生しないことがわかる。熱損失が発生しないの
は、熱消費を発生する抵抗が充放電路に無いからであ
る。熱損失が発生しないため結果的にＧＴＯ素子の大容
量化やスイッチング周波数の増加を可能にする。
【０００８】
【発明が解決しようとする課題】このように構成される
スイッチング回路では下記に示す構造配置上の理由によ
り配線ル―プが長くなり良好な遮断特性を確保できない
という問題点がある。
スイッチング回路では下記に示す構造配置上の理由によ
り配線ル―プが長くなり良好な遮断特性を確保できない
という問題点がある。
【０００９】図８は、図６のスイッチング回路の構成を
示す図で、図８(a) はスイッチング回路のＧＴＯ１，
２、ダイオ―ド１Ｄ，２Ｄ及びスナバコンデンサ３と、
冷却フィンの配置関係を示した構造概念図で図８(b) は
その等価回路図である。
示す図で、図８(a) はスイッチング回路のＧＴＯ１，
２、ダイオ―ド１Ｄ，２Ｄ及びスナバコンデンサ３と、
冷却フィンの配置関係を示した構造概念図で図８(b) は
その等価回路図である。
【００１０】図９は、図６のスイッチング回路の別の構
成例を示す図で、図９(a) はスイッチング回路のＧＴＯ
１，２、ダイオ―ド１Ｄ，２Ｄ及びスナバコンデンサ３
と、冷却フィンの配置関係を示した構造概念図で図９
(b) はその等価回路図である。図６と同一又は同相当部
分には同一符号を付してその説明を省略する。
成例を示す図で、図９(a) はスイッチング回路のＧＴＯ
１，２、ダイオ―ド１Ｄ，２Ｄ及びスナバコンデンサ３
と、冷却フィンの配置関係を示した構造概念図で図９
(b) はその等価回路図である。図６と同一又は同相当部
分には同一符号を付してその説明を省略する。
【００１１】図中、６８〜７３は冷却フィンを示し、７
４は絶縁構造材を示す。図８のように構成すると、図８
(a)(b)から明らかなように配線構造上、配線長の増加に
基ずく配線のインダクタンス４，５が存在することにな
る。又、図９のように構成すると、図９(a)(b)から明ら
かなように配線インダクタンス４，５，６，７が存在す
ることになる。従って、ＧＴＯ１，ＧＴＯ２の良好な遮
断特性が得られない組立構造であることを示している。
４は絶縁構造材を示す。図８のように構成すると、図８
(a)(b)から明らかなように配線構造上、配線長の増加に
基ずく配線のインダクタンス４，５が存在することにな
る。又、図９のように構成すると、図９(a)(b)から明ら
かなように配線インダクタンス４，５，６，７が存在す
ることになる。従って、ＧＴＯ１，ＧＴＯ２の良好な遮
断特性が得られない組立構造であることを示している。
【００１２】以上述べたように、配線長が最短化できず
ＧＴＯの良好な遮断特性が得られないという問題があっ
た。そのため回路上、配線を最短化することがスナバエ
ネルギによる損失が生じることなく良好な遮断特性を得
る上で必要である。
ＧＴＯの良好な遮断特性が得られないという問題があっ
た。そのため回路上、配線を最短化することがスナバエ
ネルギによる損失が生じることなく良好な遮断特性を得
る上で必要である。
【００１３】本発明は、前述の点に鑑みなされたもので
ありれ、スイッチング回路の配線長さを最短化し、ＧＴ
Ｏの良好な遮断特性を得ることが出来るスイッチング回
路を提供することにある。
ありれ、スイッチング回路の配線長さを最短化し、ＧＴ
Ｏの良好な遮断特性を得ることが出来るスイッチング回
路を提供することにある。
【００１４】
【課題を解決するための手段】上記目的は、陰極が共通
接続される第１の自己消弧形素子と第１のダイオ―ド
と、陽極が共通接続され陰極が前記第１のダイオ―ドの
陽極に接続される第２の自己消弧形素子と、陰極が前記
第１の自己消弧形素子の陽極に接続される第２のダイオ
―ドと、前記第１の自己消弧形素子と第１のダイオ―ド
の陽極間に接続される第１のコンデンサと、前記第２の
ダイオ―ドと第２の自己消弧形素子の陰極間に接続され
る第２のコンデンサを具備することによって達成でき
る。
接続される第１の自己消弧形素子と第１のダイオ―ド
と、陽極が共通接続され陰極が前記第１のダイオ―ドの
陽極に接続される第２の自己消弧形素子と、陰極が前記
第１の自己消弧形素子の陽極に接続される第２のダイオ
―ドと、前記第１の自己消弧形素子と第１のダイオ―ド
の陽極間に接続される第１のコンデンサと、前記第２の
ダイオ―ドと第２の自己消弧形素子の陰極間に接続され
る第２のコンデンサを具備することによって達成でき
る。
【００１５】更に、陰極が共通接続され、陰極間に第１
のコンデンサが接続される第１の自己消弧形素子と第１
のダイオ―ドと、陽極が共通接続され陰極間に第２のコ
ンデンサが接続される第２のダイオ―ドと第２の自己消
弧形素子と、前記第１の自己消弧形素子の陽極と前記第
２のダイオ―ドの陰極及び前記第１のダイオ―ドの陽極
と前記第２の自己消弧形素子の陰極との間にそれぞれ接
続されるアノ―ドリアクトルを具備することによって達
成出来る。
のコンデンサが接続される第１の自己消弧形素子と第１
のダイオ―ドと、陽極が共通接続され陰極間に第２のコ
ンデンサが接続される第２のダイオ―ドと第２の自己消
弧形素子と、前記第１の自己消弧形素子の陽極と前記第
２のダイオ―ドの陰極及び前記第１のダイオ―ドの陽極
と前記第２の自己消弧形素子の陰極との間にそれぞれ接
続されるアノ―ドリアクトルを具備することによって達
成出来る。
【００１６】更に又、陰極が共通接続され、陰極間に第
１のコンデンサが接続される第１の自己消弧形素子と第
１のダイオ―ドと、陽極が共通接続され陰極間に第２の
コンデンサが接続される第２のダイオ―ドと第２の自己
消弧形素子と、前記第１の自己消弧形素子の陽極と前記
第２のダイオ―ドの陰極との間に接続されるバランサリ
アクトルの一方の巻線と、前記第１のダイオ―ドの陽極
と前記第２の自己消弧形素子の陰極との間に接続される
前記バランサリアクトルの他方の巻線を具備することに
よって達成出来る。
１のコンデンサが接続される第１の自己消弧形素子と第
１のダイオ―ドと、陽極が共通接続され陰極間に第２の
コンデンサが接続される第２のダイオ―ドと第２の自己
消弧形素子と、前記第１の自己消弧形素子の陽極と前記
第２のダイオ―ドの陰極との間に接続されるバランサリ
アクトルの一方の巻線と、前記第１のダイオ―ドの陽極
と前記第２の自己消弧形素子の陰極との間に接続される
前記バランサリアクトルの他方の巻線を具備することに
よって達成出来る。
【００１７】
【作用】前記のように構成した本発明によれば、スナバ
配線ル―プを最短化できるため良好な遮断特性を得るこ
とが出来る。更に、アノ―ドリアクトルをそれぞれのＧ
ＴＯに直列に組込むことが出来、更に又、それぞれのＧ
ＴＯの電流バランスを図ることができる。
配線ル―プを最短化できるため良好な遮断特性を得るこ
とが出来る。更に、アノ―ドリアクトルをそれぞれのＧ
ＴＯに直列に組込むことが出来、更に又、それぞれのＧ
ＴＯの電流バランスを図ることができる。
【００１８】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１９】図８と同一部に同一符号を付して示す、図
１は本発明の一実施例を示す構成図で、図１(a) は、図
６のスイッチング回路のＧＴＯ１，２、ダイオ―ド１
Ｄ，２Ｄ及びスナバコンデンサ３と、冷却フィンの配置
関係を示した構造概念図で、図１(b) はその等価回路図
である。
１は本発明の一実施例を示す構成図で、図１(a) は、図
６のスイッチング回路のＧＴＯ１，２、ダイオ―ド１
Ｄ，２Ｄ及びスナバコンデンサ３と、冷却フィンの配置
関係を示した構造概念図で、図１(b) はその等価回路図
である。
【００２０】図１のように、冷却フィン７１と７３の
間、つまり、ＧＴＯ１のアノ―ドとダイオ―ド１Ｄのア
ノ―ドの間に第１のスナバコンデンサ３Ａ（以下単にコ
ンデンサと記す）更に、冷却フィン６８と７０の間、つ
まり、ダイオ―ド２Ｄのカソ―ドとＧＴＯ２のカソ―ド
の間に第２のスナバコンデンサ３Ｂ（以下単にコンデン
サと記す）を接続する。
間、つまり、ＧＴＯ１のアノ―ドとダイオ―ド１Ｄのア
ノ―ドの間に第１のスナバコンデンサ３Ａ（以下単にコ
ンデンサと記す）更に、冷却フィン６８と７０の間、つ
まり、ダイオ―ド２Ｄのカソ―ドとＧＴＯ２のカソ―ド
の間に第２のスナバコンデンサ３Ｂ（以下単にコンデン
サと記す）を接続する。
【００２１】前述のように構成することにより、個々の
スナバ配線ル―プ１Ｌ，２Ｌの最短化を図ることがで
き、この例の場合、スナバ配線長は短いリ―ド線による
接続が可能となり低いインダクタンス分にすることがで
きる。と共に、組立もＧＴＯ１，ＧＴＯ２とダイオ―ド
１Ｄ，２Ｄを一括してボルト締めで１スタックとして組
立てることができ、比較的簡単な組立になる。図１と同
一部に同一符号を付して示す、図２は本発明の他の実施
例を示し、図２(a) は組立図、図２(b) はその等価回路
図である。
スナバ配線ル―プ１Ｌ，２Ｌの最短化を図ることがで
き、この例の場合、スナバ配線長は短いリ―ド線による
接続が可能となり低いインダクタンス分にすることがで
きる。と共に、組立もＧＴＯ１，ＧＴＯ２とダイオ―ド
１Ｄ，２Ｄを一括してボルト締めで１スタックとして組
立てることができ、比較的簡単な組立になる。図１と同
一部に同一符号を付して示す、図２は本発明の他の実施
例を示し、図２(a) は組立図、図２(b) はその等価回路
図である。
【００２２】図中８０〜９１はナット、９２〜９７はボ
ルトで、ＧＴＯ１を冷却フィン７１とＬ字状冷却フィン
７２で、ダイオ―ド２Ｄを冷却フィン６８とＬ字状冷却
フィン６９で、ＧＴＯ２をＬ字状冷却フィン６９と冷却
フィン７０で、ダイオ―ド１ＤをＬ字状冷却フィン７２
と冷却フィン７３でそれぞれ固定挟持する。又、コンデ
ンサ３Ａを冷却フイン７１と７３との間に、コンデンサ
３Ｂを冷却フイン６８と７０との間に接続する。前記の
ように構成しても、スナバ配線ル―プ１Ｌ，２Ｌを最短
化することができ、このル―プのインダクタンス分は極
めて小さくなる。
ルトで、ＧＴＯ１を冷却フィン７１とＬ字状冷却フィン
７２で、ダイオ―ド２Ｄを冷却フィン６８とＬ字状冷却
フィン６９で、ＧＴＯ２をＬ字状冷却フィン６９と冷却
フィン７０で、ダイオ―ド１ＤをＬ字状冷却フィン７２
と冷却フィン７３でそれぞれ固定挟持する。又、コンデ
ンサ３Ａを冷却フイン７１と７３との間に、コンデンサ
３Ｂを冷却フイン６８と７０との間に接続する。前記の
ように構成しても、スナバ配線ル―プ１Ｌ，２Ｌを最短
化することができ、このル―プのインダクタンス分は極
めて小さくなる。
【００２３】図３は、本発明の更に別の実施例を示して
いる。図１の配線のインダクタンス４，５の位置にＧＴ
Ｏ素子のｄｉ／ｄｔ抑制用にリアクトル５０，５１を配
置したものでＧＴＯ１，２のスナバ配線ル―プ１Ｌ，２
Ｌを最短化し良好な遮断特性を確保した上でｄｉ／ｄｔ
抑制用リアクトルを組込むことが可能な回路を提供でき
る。
いる。図１の配線のインダクタンス４，５の位置にＧＴ
Ｏ素子のｄｉ／ｄｔ抑制用にリアクトル５０，５１を配
置したものでＧＴＯ１，２のスナバ配線ル―プ１Ｌ，２
Ｌを最短化し良好な遮断特性を確保した上でｄｉ／ｄｔ
抑制用リアクトルを組込むことが可能な回路を提供でき
る。
【００２４】図４は本発明の別の実施例を示している。
この実施例は、図３のリアクトル５０，５１の位置に電
磁結合した電流バランサリアクトル５２を配置したもの
である。リアクトル５２の電流バランサとしての効果は
良く知られているように、下記の通りである。図６の等
価回路に示す素子の順方向電圧降下は選別して素子を組
合わせて使用するが、完全に一致することは希で、ＧＴ
Ｏ１とダイオ―むド２Ｄの順方向電圧降下の和ＶF1，Ｇ
ＴＯ２とダイオ―ド１Ｄの順方向電圧降下の和ＶF2には
微少な差が生じ、この差電圧があると、例えば、バラン
サリアクトル５２の黒丸側が正極性となる電圧が誘起
し、電流のバランスをとるよう働く効果を示す。このよ
うに構成すれば、良好な遮断特性を確保した上で電流を
バランスさせることが可能な回路を提供できる。
この実施例は、図３のリアクトル５０，５１の位置に電
磁結合した電流バランサリアクトル５２を配置したもの
である。リアクトル５２の電流バランサとしての効果は
良く知られているように、下記の通りである。図６の等
価回路に示す素子の順方向電圧降下は選別して素子を組
合わせて使用するが、完全に一致することは希で、ＧＴ
Ｏ１とダイオ―むド２Ｄの順方向電圧降下の和ＶF1，Ｇ
ＴＯ２とダイオ―ド１Ｄの順方向電圧降下の和ＶF2には
微少な差が生じ、この差電圧があると、例えば、バラン
サリアクトル５２の黒丸側が正極性となる電圧が誘起
し、電流のバランスをとるよう働く効果を示す。このよ
うに構成すれば、良好な遮断特性を確保した上で電流を
バランスさせることが可能な回路を提供できる。
【００２５】尚、前述説明において、自己消弧形素子と
してＧＴＯを例にして説明したが、本発明はＧＴＯに限
定するものではなく、パワ―ドランジスタ、ＩＧＢＴ等
の他の自己消弧形素子でも良い。又、各々のスタックは
複数台組合わせて構成するものであっても良い。更に、
コンデンサの分割数は２個以上であっても良い。
してＧＴＯを例にして説明したが、本発明はＧＴＯに限
定するものではなく、パワ―ドランジスタ、ＩＧＢＴ等
の他の自己消弧形素子でも良い。又、各々のスタックは
複数台組合わせて構成するものであっても良い。更に、
コンデンサの分割数は２個以上であっても良い。
【００２６】
【発明の効果】以上説明のように請求項(1) の発明によ
れば、スナバコンデンサをＧＴＯ素子と近接配置し良好
な遮断特性を確保した上でスナバコンデンサの充電電荷
を主回路中に放電することが可能であるためスナバ損失
をほとんどと無くすることができる。更に、請求項(2)
の発明によれば請求項(1) の発明の効果に加え、各ＧＴ
Ｏにアノ―ドリアクトルをそれぞれ直列に設けＧＴＯと
共に組込むことがきる。更に又、請求項(3) の発明によ
れば請求項(1) の発明の効果に加え、バランサリアクト
ルをＧＴＯと共に組込みそれぞれのＧＴＯの電流をバラ
ンスさせることができる。
れば、スナバコンデンサをＧＴＯ素子と近接配置し良好
な遮断特性を確保した上でスナバコンデンサの充電電荷
を主回路中に放電することが可能であるためスナバ損失
をほとんどと無くすることができる。更に、請求項(2)
の発明によれば請求項(1) の発明の効果に加え、各ＧＴ
Ｏにアノ―ドリアクトルをそれぞれ直列に設けＧＴＯと
共に組込むことがきる。更に又、請求項(3) の発明によ
れば請求項(1) の発明の効果に加え、バランサリアクト
ルをＧＴＯと共に組込みそれぞれのＧＴＯの電流をバラ
ンスさせることができる。
【図１】本発明のスイッチング回路の構成図で(a) は組
立図、(b) は等価回路図。
立図、(b) は等価回路図。
【図２】本発明のスイッチング回路の別の構成図で(a)
は組立図、(b) は等価回路図。
は組立図、(b) は等価回路図。
【図３】本発明のスイッチング回路の他の実施例を示す
回路図。
回路図。
【図４】本発明のスイッチング回路の更に別の実施例を
示す回路図。
示す回路図。
【図５】［図４］のスイッチング回路の動作を説明する
ための等価回路図。
ための等価回路図。
【図６】本発明を適用するスイッチング回路の接続図。
【図７】［図６］のスイッチング回路の動作を説明する
ための波形図。
ための波形図。
【図８】［図６］の回路の構成図で、(a）は組立図(b)
は等価回路図。
は等価回路図。
【図９】［図６］の回路の他の構成図で、(a）は組立
図、(b) は等価回路図。
図、(b) は等価回路図。
１……第１の自己消弧形素子、 ２……第１の自己
消弧形素子、 １Ｄ…第１のダイオ―ド、 ２Ｄ…第２のダイ
オ―ド、 ３Ａ…第１のスナバコンデンサ ３Ｂ…第２のスナ
バコンデンサ、 ４……配線インダクタンス ５……配線インダ
クタンス ７４…絶縁構造材 ６８〜７３……冷却フィン ５２…バランサリアクトル、５０，５１……アノ―ドリ
アクトル
消弧形素子、 １Ｄ…第１のダイオ―ド、 ２Ｄ…第２のダイ
オ―ド、 ３Ａ…第１のスナバコンデンサ ３Ｂ…第２のスナ
バコンデンサ、 ４……配線インダクタンス ５……配線インダ
クタンス ７４…絶縁構造材 ６８〜７３……冷却フィン ５２…バランサリアクトル、５０，５１……アノ―ドリ
アクトル
Claims (3)
- 【請求項１】 陰極が共通接続される第１の自己消
弧形素子と第１のダイオ―ドと、陽極が共通接続され陰
極が前記第１のダイオ―ドの陽極に接続される第２の自
己消弧形素子と、陰極が前記第１の自己消弧形素子の陽
極に接続される第２のダイオ―ドと、前記第１の自己消
弧形素子と第１のダイオ―ドの陽極間に接続される第１
のコンデンサと、前記第２のダイオ―ドと第２の自己消
弧形素子の陰極間に接続される第２のコンデンサから成
るスイッチング回路。 - 【請求項２】 陰極が共通接続され、陰極間に第１
のコンデンサが接続される第１の自己消弧形素子と第１
のダイオ―ドと、陽極が共通接続され陰極間に第２のコ
ンデンサが接続される第２のダイオ―ドと第２の自己消
弧形素子と、前記第１の自己消弧形素子の陽極と前記第
２のダイオ―ドの陰極及び前記第１のダイオ―ドの陽極
と前記第２の自己消弧形素子の陰極との間にそれぞれ接
続されるアノ―ドリアクトルから成るスイッチング回路 - 【請求項３】 陰極が共通接続され、陰極間に第１
のコンデンサが接続される第１の自己消弧形素子と第１
のダイオ―ドと、陽極が共通接続され陰極間に第２のコ
ンデンサが接続される第２のダイオ―ドと第２の自己消
弧形素子と、前記第１の自己消弧形素子の陽極と前記第
２のダイオ―ドの陰極との間に接続されるバランサリア
クトルの一方の巻線と、前記第１のダイオ―ドの陽極と
前記第２の自己消弧形素子の陰極との間に接続される前
記バランサリアクトルの他方の巻線から成るスイッチン
グ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11942392A JPH05316718A (ja) | 1992-05-13 | 1992-05-13 | スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11942392A JPH05316718A (ja) | 1992-05-13 | 1992-05-13 | スイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05316718A true JPH05316718A (ja) | 1993-11-26 |
Family
ID=14761090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11942392A Pending JPH05316718A (ja) | 1992-05-13 | 1992-05-13 | スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05316718A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4402537A1 (de) * | 1994-01-28 | 1995-08-03 | Schott Glaswerke | Bleifreies optisches Schwerflintglas |
| DE19603050C1 (de) * | 1996-01-29 | 1997-03-13 | Schott Glaswerke | Blei- und arsenfreies optisches Leichtgewichtsglas |
| DE10133763C1 (de) * | 2001-07-11 | 2002-08-14 | Schott Glas | Bleifreie optische Schwerflint-Gläser |
-
1992
- 1992-05-13 JP JP11942392A patent/JPH05316718A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4402537A1 (de) * | 1994-01-28 | 1995-08-03 | Schott Glaswerke | Bleifreies optisches Schwerflintglas |
| DE19603050C1 (de) * | 1996-01-29 | 1997-03-13 | Schott Glaswerke | Blei- und arsenfreies optisches Leichtgewichtsglas |
| DE10133763C1 (de) * | 2001-07-11 | 2002-08-14 | Schott Glas | Bleifreie optische Schwerflint-Gläser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6643157B2 (en) | Resonant inverter circuit | |
| US5841647A (en) | Power conversion system | |
| Steimer et al. | IGCT devices-applications and future opportunities | |
| JP6804326B2 (ja) | 電力変換装置、太陽光パワーコンディショナーシステム、蓄電システム、無停電電源システム、風力発電システム、及びモータ駆動システム | |
| US5731967A (en) | Converter circuit arrangement with minimal snubber | |
| JPH07312878A (ja) | ３レベルインバータのスナバ回路 | |
| JPH05316718A (ja) | スイッチング回路 | |
| JP2000217369A (ja) | インバ―タ装置 | |
| EP0309919B1 (en) | A power conversion apparatus | |
| JP2013236460A (ja) | ３レベルインバータ | |
| JP2000197343A (ja) | 半導体素子のゲート制御方法 | |
| JP2790600B2 (ja) | 電力変換装置 | |
| JPH10248243A (ja) | 電力変換回路 | |
| JP3617764B2 (ja) | インバータ装置 | |
| JP2001169563A (ja) | ３レベルインバータ | |
| JPH11178318A (ja) | 電圧駆動型電力素子の駆動回路 | |
| JPH0336221Y2 (ja) | ||
| JP3160492B2 (ja) | スナバ回路 | |
| JP2505080B2 (ja) | 電力変換装置 | |
| JPH1023742A (ja) | 半導体電力変換装置 | |
| JPS596086B2 (ja) | 半導体スイッチング素子の電力損失低減回路 | |
| CN115473255A (zh) | 采用有源缓冲电路的新型直流耗能装置、控制方法及应用 | |
| SU760356A1 (ru) | Инвертор 1 | |
| JPH05304782A (ja) | 電力変換装置 | |
| JPH0833313A (ja) | 電力変換装置のスナバ回路 |