JPH05316141A - 回線交換バス構成 - Google Patents
回線交換バス構成Info
- Publication number
- JPH05316141A JPH05316141A JP12154892A JP12154892A JPH05316141A JP H05316141 A JPH05316141 A JP H05316141A JP 12154892 A JP12154892 A JP 12154892A JP 12154892 A JP12154892 A JP 12154892A JP H05316141 A JPH05316141 A JP H05316141A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- branch line
- line bus
- main line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】支線バスを接続する主回線バス・インタフェー
ス部分に、スイッチ及び多重化装置を設け、高速の主回
線バスを形成することにより、安定かつ高品質のバス伝
送を保証の上、システム全体の通信容量を上げる。 【構成】複数の端末を収容するローカルスイッチ２１の
複数を接続する支線バス４０に適用する符号伝送速度よ
り早い速度をもつ主回線バス３０を有し、支線バス４０
上の信号・情報を主回線バス３０上に時分割多重化する
多重化装置１１と、着信する信号・情報を主回線バス３
０から取り出して支線バス４０のタイムスロットに挿入
するスイチ１２とが、支線バス４０を電気的に独立させ
る構成をもつ。 【効果】支線バスと主回線バスとが多重化装置とスイッ
チとで分離され、バス上が限定されるので、インピーダ
ンス整合も容易にでき、かつ通信容量の拡大を図ること
ができる。
ス部分に、スイッチ及び多重化装置を設け、高速の主回
線バスを形成することにより、安定かつ高品質のバス伝
送を保証の上、システム全体の通信容量を上げる。 【構成】複数の端末を収容するローカルスイッチ２１の
複数を接続する支線バス４０に適用する符号伝送速度よ
り早い速度をもつ主回線バス３０を有し、支線バス４０
上の信号・情報を主回線バス３０上に時分割多重化する
多重化装置１１と、着信する信号・情報を主回線バス３
０から取り出して支線バス４０のタイムスロットに挿入
するスイチ１２とが、支線バス４０を電気的に独立させ
る構成をもつ。 【効果】支線バスと主回線バスとが多重化装置とスイッ
チとで分離され、バス上が限定されるので、インピーダ
ンス整合も容易にでき、かつ通信容量の拡大を図ること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の端末を収容する
ローカルスイッチの複数を収容接続する支線バスの複数
を一つの主回線バスに接続し、中央処理装置（ＣＰＵ）
が支線バスおよび主回線バス両者の利用を調整制御する
回線交換バス構成に関する。
ローカルスイッチの複数を収容接続する支線バスの複数
を一つの主回線バスに接続し、中央処理装置（ＣＰＵ）
が支線バスおよび主回線バス両者の利用を調整制御する
回線交換バス構成に関する。
【０００２】
【従来の技術】従来、この種の回線交換バス構成におい
ては、図３に示すように、主回線バスが支線バスを直結
収容する。従って、主回線バスも支線バスと同一の符号
容量になる。
ては、図３に示すように、主回線バスが支線バスを直結
収容する。従って、主回線バスも支線バスと同一の符号
容量になる。
【０００３】図３は従来の一例を示すブロック構成図で
ある。
ある。
【０００４】図３に示すように、支線スイッチ（ＬＣ
Ｓ）２０は、複数端末を収容するローカルスイッチ（Ｌ
ＳＷ）２１の複数を、支線バス４０に直接接続する。
Ｓ）２０は、複数端末を収容するローカルスイッチ（Ｌ
ＳＷ）２１の複数を、支線バス４０に直接接続する。
【０００５】支線バス４０は、通常ローカルスイッチ
（ＬＳＷ）２１を搭載する支線スイッチ２０の架枠の背
面に配線されており、故障時の点検修理を考慮してバッ
ファをもたない。
（ＬＳＷ）２１を搭載する支線スイッチ２０の架枠の背
面に配線されており、故障時の点検修理を考慮してバッ
ファをもたない。
【０００６】また、支線バス４０はローカルスイッチ
（ＬＳＷ）２１の出力を運ぶ支線往路４１および入力を
運ぶ支線帰路４２で構成され、それぞれが８本各８Ｍｂ
ｐｓの容量を有する。
（ＬＳＷ）２１の出力を運ぶ支線往路４１および入力を
運ぶ支線帰路４２で構成され、それぞれが８本各８Ｍｂ
ｐｓの容量を有する。
【０００７】主回線バス８０は、支線往路４１を接続す
る主四線往路８１と、支線帰路４２を接続する主四線帰
路８２とを有する。主四線往路８１も主回線帰路８２
も、支線往路４１および支線帰路４２のそれぞれと位相
および波形の調整用バッファを介して接続するととも
に、隣接する支線往路４１および支線帰路４２それぞれ
の接点の間に、位相調整用バッファを有している。
る主四線往路８１と、支線帰路４２を接続する主四線帰
路８２とを有する。主四線往路８１も主回線帰路８２
も、支線往路４１および支線帰路４２のそれぞれと位相
および波形の調整用バッファを介して接続するととも
に、隣接する支線往路４１および支線帰路４２それぞれ
の接点の間に、位相調整用バッファを有している。
【０００８】このように複数の支線バス４０に接続され
る一つの主回線バス８０は、各支線バス４０と同一の符
号伝送速度８Ｍｂｐｓをもつ。
る一つの主回線バス８０は、各支線バス４０と同一の符
号伝送速度８Ｍｂｐｓをもつ。
【０００９】複数の端末を収容する複数のローカルスイ
ッチ（ＬＳＷ）２１のすべては、一つの中央処理装置
（ＣＰＵ）（図示省略）により制御され、信号・情報の
伝送に、支線バス４０および主回線バス８０のタイムス
ロットの割り当てを指示される。
ッチ（ＬＳＷ）２１のすべては、一つの中央処理装置
（ＣＰＵ）（図示省略）により制御され、信号・情報の
伝送に、支線バス４０および主回線バス８０のタイムス
ロットの割り当てを指示される。
【００１０】
【発明が解決しようとする課題】上述のように、従来の
回線交換バス構成は、複数の端末を収容する多数のロー
カルスイッチが長距離にわたって支線バスに接続される
ので、インピーダンス不整合を惹起するだけでなく、符
号伝送速度も支線バス上の速度、例えば８Ｍｂｐｓが限
度となり、主四線バスを支線バスの速度と同じに保持す
る限り、システム全体の通信容量を上げることが困難で
あるという問題点があった。
回線交換バス構成は、複数の端末を収容する多数のロー
カルスイッチが長距離にわたって支線バスに接続される
ので、インピーダンス不整合を惹起するだけでなく、符
号伝送速度も支線バス上の速度、例えば８Ｍｂｐｓが限
度となり、主四線バスを支線バスの速度と同じに保持す
る限り、システム全体の通信容量を上げることが困難で
あるという問題点があった。
【００１１】本発明の目的は、支線バスを接続する主回
線バス部分に、スイッチおよび多重化装置を設け、高速
の主回線バスを形成することにより、上記問題点を解決
する回線交換バス構成を提供することにある。
線バス部分に、スイッチおよび多重化装置を設け、高速
の主回線バスを形成することにより、上記問題点を解決
する回線交換バス構成を提供することにある。
【００１２】
【課題を解決するための手段】本発明の回線交換バス構
成は、複数の端末を収容するローカルスイッチの複数を
収容接続し、受信情報を伝送する支線往路、および着信
情報を伝送する支線帰路で構成する支線バスの複数を、
一つの主回線バスに接続し、中央処理装置（ＣＰＵ）が
前記主回線および前記支線バスの利用を調整制御する回
線交換バス構成において、前記支線バスごとに備え、前
記中央処理装置が制御して、前記支線往路からの発信情
報と前記主回線バスの主回線往路上の伝送情報とを時分
割多重化し主回線往路として出力する多重化装置と、前
記主回線バスの主回線帰路上の伝送情報から着信情報を
取り出して前記支線帰路へ出力するスイッチとを有する
主回線スイッチ、それぞれを縦列配置し、直列接続した
前記主回線往路の最終出力を同様に直列接続した前記主
回線帰路に折り返し接続する。
成は、複数の端末を収容するローカルスイッチの複数を
収容接続し、受信情報を伝送する支線往路、および着信
情報を伝送する支線帰路で構成する支線バスの複数を、
一つの主回線バスに接続し、中央処理装置（ＣＰＵ）が
前記主回線および前記支線バスの利用を調整制御する回
線交換バス構成において、前記支線バスごとに備え、前
記中央処理装置が制御して、前記支線往路からの発信情
報と前記主回線バスの主回線往路上の伝送情報とを時分
割多重化し主回線往路として出力する多重化装置と、前
記主回線バスの主回線帰路上の伝送情報から着信情報を
取り出して前記支線帰路へ出力するスイッチとを有する
主回線スイッチ、それぞれを縦列配置し、直列接続した
前記主回線往路の最終出力を同様に直列接続した前記主
回線帰路に折り返し接続する。
【００１３】
【実施例】次に、本発明について図１を参照して説明す
る。
る。
【００１４】図１は本発明の一実施例を示すブロック構
成図である。
成図である。
【００１５】図１の中で支線スイッチ（ＬＣＳ）２０の
構成は、従来例を示す図３と同一要素であり、この説明
は省略する。
構成は、従来例を示す図３と同一要素であり、この説明
は省略する。
【００１６】図示する主回線スイッチ（ＭＣＳ）１０は
縦列接続により主回線バス３０を形成する。
縦列接続により主回線バス３０を形成する。
【００１７】主回線スイッチ（ＭＣＳ）１０は、前順位
の主回線スイッチ（ＭＣＳ）から主回線往路３１を入力
とするとともに、収容する支線往路４１をバッファを介
して入力し、両入力を多重化して、次の後順位の主回線
スイッチ（ＭＣＳ）へ主回線往路３１で出力する多重化
装置（ＭＵＸ）１１を有する。
の主回線スイッチ（ＭＣＳ）から主回線往路３１を入力
とするとともに、収容する支線往路４１をバッファを介
して入力し、両入力を多重化して、次の後順位の主回線
スイッチ（ＭＣＳ）へ主回線往路３１で出力する多重化
装置（ＭＵＸ）１１を有する。
【００１８】また、主回線スイッチ１０は、主回線往路
３１の最終段で、バッファを介して主回線帰路３２に接
続する。従って、主回線帰路３２には、各支線スイッチ
（ＬＣＳ）２０から発信され、主回線往路３１上に乗っ
た信号・データのすべてが伝送される。
３１の最終段で、バッファを介して主回線帰路３２に接
続する。従って、主回線帰路３２には、各支線スイッチ
（ＬＣＳ）２０から発信され、主回線往路３１上に乗っ
た信号・データのすべてが伝送される。
【００１９】主回線スイッチ（ＭＣＳ）１０のスイッチ
（ＳＷ）１２は、主回線帰路３２上から制御部（ＣＭ）
１３の制御により、指定されたタイムスロットを引き込
み、このタイムスロット上の信号・データをバッファを
介して支線帰路４２へ送出する。
（ＳＷ）１２は、主回線帰路３２上から制御部（ＣＭ）
１３の制御により、指定されたタイムスロットを引き込
み、このタイムスロット上の信号・データをバッファを
介して支線帰路４２へ送出する。
【００２０】制御部（ＣＭ）１３は、多重化装置（ＭＵ
Ｘ）１１で、前位主回線スイッチ（ＭＣＳ）１０からの
入力と、支線往路４１からの入力とを、中央処理装置
（ＣＰＵ）の指示によるタイムスロットの時分割多重す
る一方、スイッチ（ＳＷ）１２に指示して、主回線帰路
３２上で指定されたタイムスロット上の信号・データ
を、支線帰路４２上で指定されたタイムスロット上に移
すスイッチ動作をさせる。
Ｘ）１１で、前位主回線スイッチ（ＭＣＳ）１０からの
入力と、支線往路４１からの入力とを、中央処理装置
（ＣＰＵ）の指示によるタイムスロットの時分割多重す
る一方、スイッチ（ＳＷ）１２に指示して、主回線帰路
３２上で指定されたタイムスロット上の信号・データ
を、支線帰路４２上で指定されたタイムスロット上に移
すスイッチ動作をさせる。
【００２１】次に、図２に図１を併せ参照して、支線バ
スおよび主回線バスのタイムスロット関係について説明
する。
スおよび主回線バスのタイムスロット関係について説明
する。
【００２２】図２は図１の支線バス４０および主回線バ
ス３０のタイムスロット関係の一例を示すタイムチャー
トである。
ス３０のタイムスロット関係の一例を示すタイムチャー
トである。
【００２３】支線バス４０の支線往路４１および支線帰
路４２のそれぞれは、図３で示したように、８Ｍｂｐｓ
×８本の構成で、支線スイッチ（ＬＣＳ）２０のＮｏ．
１からＮｏ．Ｎまで、タイムスロットのＮｏ．１からＮ
ｏ．１０２４までを有する。
路４２のそれぞれは、図３で示したように、８Ｍｂｐｓ
×８本の構成で、支線スイッチ（ＬＣＳ）２０のＮｏ．
１からＮｏ．Ｎまで、タイムスロットのＮｏ．１からＮ
ｏ．１０２４までを有する。
【００２４】主回線バス３０は、支線バス４０の４倍の
速度３２Ｍｂｐｓを有し、支線バス４０の１つのタイム
スロット１２２ｎｓに、４つのタイムスロットＸ・Ｙ・
Ｚ・Ｕが割り当てられる。
速度３２Ｍｂｐｓを有し、支線バス４０の１つのタイム
スロット１２２ｎｓに、４つのタイムスロットＸ・Ｙ・
Ｚ・Ｕが割り当てられる。
【００２５】すなわち、タイムスロットＸＹＺＵのそれ
ぞれは、支線バスＮｏ．１からＮｏ．Ｎまでの何れで
も、四つまでの伝送が許容できる。
ぞれは、支線バスＮｏ．１からＮｏ．Ｎまでの何れで
も、四つまでの伝送が許容できる。
【００２６】本実施例による、支線バス８Ｍｂｐｓ、主
回線バス３２Ｍｂｐｓの符号伝送速度は、支線スイッチ
の４ユニットまでが呼損なしで主回線バスに接続でき、
更に呼損の許容値により、４ユニットを超える支線スイ
ッチも収容接続する。
回線バス３２Ｍｂｐｓの符号伝送速度は、支線スイッチ
の４ユニットまでが呼損なしで主回線バスに接続でき、
更に呼損の許容値により、４ユニットを超える支線スイ
ッチも収容接続する。
【００２７】
【発明の効果】以上説明したように、本発明の回線交換
バス構成は、複数端末を収容するローカルスイッチの複
数を接続する支線バスに適用する符号伝送速度の倍数の
速度をもつ主回線バスを有し、支線バス上の信号・デー
タを主回線バス上に時分割多重化する多重化装置と、着
信する信号・データを主回線バスから取り出して支線バ
スのタイムスロットに挿入する主回線スイッチとが、支
線バスを独立させる構成とするので、伝送路が支線バス
または主回線バスそれぞれの伝送路の長さに限定され、
インピーダンス不整合を避けるとともに通信容量の拡大
をはかることができるという効果がある。
バス構成は、複数端末を収容するローカルスイッチの複
数を接続する支線バスに適用する符号伝送速度の倍数の
速度をもつ主回線バスを有し、支線バス上の信号・デー
タを主回線バス上に時分割多重化する多重化装置と、着
信する信号・データを主回線バスから取り出して支線バ
スのタイムスロットに挿入する主回線スイッチとが、支
線バスを独立させる構成とするので、伝送路が支線バス
または主回線バスそれぞれの伝送路の長さに限定され、
インピーダンス不整合を避けるとともに通信容量の拡大
をはかることができるという効果がある。
【図１】本発明の一実施例を示すブロック構成図であ
る。
る。
【図２】図１のタイムスロット構成の一例を示すタイム
チャートである。
チャートである。
【図３】従来の一例を示すブロック構成図である。
１０ 主回線スイッチ（ＭＣＳ） １１ 多重化装置（ＭＵＸ） １２ スイッチ（ＳＷ） １３ 制御部（ＣＭ） ２０ 支線スイッチ（ＬＣＳ） ２１ ローカルスイッチ（ＬＳＷ） ３０ 主回線バス ３１ 主回線往路 ３２ 主回線帰路 ４０ 支線バス ４１ 支線往路 ４２ 支線帰路
Claims (1)
- 【請求項１】 複数の端末を収容するローカルスイッチ
の複数を収容接続し、発信情報を伝送する支線往路、お
よび着信情報を伝送する支線帰路で構成する支線バスの
複数を、一つの主回線バスに接続し、中央処理装置が前
記主回線および前記支線バスの利用を調整制御する回線
交換バス構成において、 前記支線バスごとに備え、前記中央処理装置が制御し
て、前記支線往路からの発信情報と前記主回線バスの主
回線往路上の伝送情報とを時分割多重化し主回線往路と
して出力する多重化装置と、前記主回線バスの主回線帰
路上の伝送情報から着信情報を取り出して前記支線帰路
へ出力するスイッチとを有する主回線スイッチ、それぞ
れを縦列配置し、直列接続した前記主回線往路の最終出
力を、同様に直列接続した前記主回線帰路に折り返し接
続することを特徴とする回線交換バス構成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12154892A JPH05316141A (ja) | 1992-05-14 | 1992-05-14 | 回線交換バス構成 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12154892A JPH05316141A (ja) | 1992-05-14 | 1992-05-14 | 回線交換バス構成 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05316141A true JPH05316141A (ja) | 1993-11-26 |
Family
ID=14813978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12154892A Withdrawn JPH05316141A (ja) | 1992-05-14 | 1992-05-14 | 回線交換バス構成 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05316141A (ja) |
-
1992
- 1992-05-14 JP JP12154892A patent/JPH05316141A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303077A (en) | Optical switch and switching module therefor | |
| EP0463634B1 (en) | Wavelength-time-space division switching system | |
| US5822474A (en) | Optical branching apparatus and transmission line setting method therefor | |
| EP0100614A3 (en) | Distributed digital exchange with improved switching system and input processor | |
| US5121381A (en) | Optical switching apparatus for digital signal cross connection and method of interswitch optical transmission of digital signals | |
| JP2604385B2 (ja) | ディジタル信号の多重化方法及び装置 | |
| US5430725A (en) | Transmitting different size data items on a bus | |
| JPH05316141A (ja) | 回線交換バス構成 | |
| EP3582509B1 (en) | Intelligence-defined optical tunnel network system and network system control method | |
| US6559990B1 (en) | Optical delay circuit having optical loop for repeatedly introducing delay time between input data and output data and method used therein | |
| JPS6139661A (ja) | 回線編集装置 | |
| JPS62163431A (ja) | 光並列伝送送受信回路 | |
| JPH0522289A (ja) | 同報通信制御方式 | |
| JP2906823B2 (ja) | 光加入者伝送システム及び加入者時分割双方向通信システム | |
| EP0950336A2 (en) | Method and apparatus to interconnect two or more cross-connects into a single pcm network | |
| JP2914418B2 (ja) | 時分割スイッチモジュール | |
| US5995616A (en) | Apparatus for communication between a telephone exchange and connected telephone sets | |
| JP3005997B2 (ja) | 同期多重方式 | |
| JP2679184B2 (ja) | ループ形多重化装置 | |
| JP2000022723A (ja) | 伝送装置、デ−タ多重分離装置及びクロスコネクト装置 | |
| JPH06335077A (ja) | 加入者線多重化装置および方式 | |
| JPS63209396A (ja) | 時分割形光通話路 | |
| JPH08307378A (ja) | 多重化装置 | |
| JPH01289331A (ja) | 電気信号多重化回路 | |
| JP2001136551A (ja) | タイムスロット交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |