JPH05315956A - Clock signal generating circuit - Google Patents
Clock signal generating circuitInfo
- Publication number
- JPH05315956A JPH05315956A JP12062092A JP12062092A JPH05315956A JP H05315956 A JPH05315956 A JP H05315956A JP 12062092 A JP12062092 A JP 12062092A JP 12062092 A JP12062092 A JP 12062092A JP H05315956 A JPH05315956 A JP H05315956A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- buffer
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000013078 crystal Substances 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 230000008878 coupling Effects 0.000 claims abstract description 9
- 238000010168 coupling process Methods 0.000 claims abstract description 9
- 238000005859 coupling reaction Methods 0.000 claims abstract description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 abstract description 17
- 238000005070 sampling Methods 0.000 description 14
- 230000001360 synchronised effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、デジタルオシロスコー
プ等におけるサンプリングクロック信号発生回路の改善
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a sampling clock signal generation circuit in a digital oscilloscope or the like.
【0002】[0002]
【従来の技術】図1に従来のサンプリングクロック信号
発生回路を有する測定器の構成図を示す。8は測定器回
路で、信号測定のための回路である。11は内部クロッ
ク発生回路で、A/D変換器等で用いるためのサンプリ
ングクロック信号を出力する。具体的には水晶発振器お
よびその周辺回路からなる。12は外部クロック入力端
子で外部からの信号をサンプリングクロック信号として
用いる時に入力するものである。13はスイッチで、内
部クロック発生回路11からの信号と外部クロック入力
端子12からの信号を切り換えて測定器回路8に出力す
る。このような構成においては、測定器回路内部でサン
プリングクロック信号を必要とするときは、その度毎
に、外部クロック入力端子12から入力した信号と、内
部クロック発生回路11からの信号とをスイッチ13で
切り換えてクロックとして用いなければならない。従っ
て、複数のデジタルオシロスコープ等の測定器において
同一のクロック信号を同時に入力しようとした場合、外
部にクロック発生装置を用意し、そのクロック発生装置
から複数の測定器に同一の外部クロックを各々外部クロ
ック入力端子12を介して入力することになる。2. Description of the Related Art FIG. 1 is a block diagram of a measuring instrument having a conventional sampling clock signal generating circuit. Reference numeral 8 is a measuring device circuit, which is a circuit for measuring a signal. An internal clock generation circuit 11 outputs a sampling clock signal for use in an A / D converter or the like. Specifically, it consists of a crystal oscillator and its peripheral circuits. An external clock input terminal 12 is input when an external signal is used as a sampling clock signal. A switch 13 switches between the signal from the internal clock generating circuit 11 and the signal from the external clock input terminal 12 and outputs the signal to the measuring instrument circuit 8. In such a configuration, whenever a sampling clock signal is required inside the measuring instrument circuit, the signal input from the external clock input terminal 12 and the signal from the internal clock generating circuit 11 are switched each time the sampling clock signal is required. It has to be switched with and used as a clock. Therefore, when trying to input the same clock signal to multiple measuring instruments such as digital oscilloscopes at the same time, prepare an external clock generator and use the same external clock from each clock generator to multiple measuring instruments. It will be input through the input terminal 12.
【0003】[0003]
【発明が解決しようとする課題】このため、外部クロッ
クを分配する際に信号の減衰が生じる。また接続のため
の信号線が長くなるため入力する信号の周波数が早いと
きには反射等により正確な動作ができないという問題が
発生する。本発明の目的は、このような問題を解決し、
複数の測定器において同時に高速かつ同期がとれたサン
プリングクロック信号を用いることが可能になる測定器
を実現するためのサンプリングクロック信号発生回路を
提供することにある。Therefore, signal attenuation occurs when distributing the external clock. Further, since the signal line for connection becomes long, there arises a problem that an accurate operation cannot be performed due to reflection or the like when the frequency of an input signal is high. The object of the present invention is to solve such problems,
It is an object of the present invention to provide a sampling clock signal generation circuit for realizing a measuring instrument capable of simultaneously using high-speed and synchronized sampling clock signals in a plurality of measuring instruments.
【0004】[0004]
【課題を解決するための手段】本発明は、デジタルオシ
ロスコープ等の電気信号を測定する測定器に用いられ
る、外部からの信号を入力するための、プルアップされ
た入力端子と、前記入力端子からの入力信号の増幅を行
う入力バッファと、前記入力バッファからの信号をカッ
プリングコンデンサを介して入力する水晶発振回路と、
前記水晶発振回路からの信号の増幅を行う出力バッファ
と、前記出力バッファからの信号を外部に出力する出力
端子を設け、外部からの同期信号に同期が可能なクロッ
ク信号を出力することができることを特徴とするクロッ
ク信号発生回路およびクロック信号発生回路に周波数逓
倍器を設けた回路である。The present invention provides a pull-up input terminal for inputting a signal from the outside, which is used in a measuring instrument for measuring an electric signal such as a digital oscilloscope, and the input terminal. An input buffer that amplifies the input signal of, and a crystal oscillation circuit that inputs the signal from the input buffer through a coupling capacitor,
An output buffer that amplifies a signal from the crystal oscillator circuit and an output terminal that outputs the signal from the output buffer to the outside are provided, and a clock signal that can be synchronized with a synchronization signal from the outside can be output. It is a characteristic clock signal generating circuit and a circuit provided with a frequency multiplier in the clock signal generating circuit.
【0005】[0005]
【作用】クロック信号の発生にあたり、外部からの入力
で発振を開始するような水晶発振器を用いたため複数の
測定器で同時に同一のサンプリングクロック信号を用い
ることができる。When the clock signal is generated, the same sampling clock signal can be used simultaneously in a plurality of measuring instruments because the crystal oscillator that starts oscillation by an external input is used.
【0006】[0006]
【実施例】図1に本発明の基本的構成図を示す。図にお
いて図4と同一ものは同符号をつける。1は水晶発振回
路で、構成は従来例の内部クロック発生回路11と同様
である。ただし、水晶発振回路1内のコンデンサ9の容
量は従来例に用いた値からコンデンサ5の容量を引いた
値となる。2は同期入力端子で、外部からのクロックを
入力する。3は入力バッファ、4は入力バッファのプル
アップ抵抗、5はカップリングコンデンサである。6は
水晶発振回路1で発生した信号を外部に出力できるよう
に増幅する出力バッファであり、7は同期出力端子であ
る。また8は、水晶発振回路1から出力したクロック信
号を用いる測定器回路である。入力信号は同期入力端子
から入力され、入力バッファ3およびカップリングコン
デンサ5を通って水晶発振回路1に入力される。水晶発
振回路1の出力は、出力バッファ6を取って、同期出力
端子より出力される。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the basic configuration of the present invention. In the figure, the same parts as those in FIG. Reference numeral 1 is a crystal oscillation circuit, which has the same configuration as the internal clock generation circuit 11 of the conventional example. However, the capacitance of the capacitor 9 in the crystal oscillation circuit 1 is a value obtained by subtracting the capacitance of the capacitor 5 from the value used in the conventional example. Reference numeral 2 is a synchronization input terminal for inputting an external clock. Reference numeral 3 is an input buffer, 4 is a pull-up resistor of the input buffer, and 5 is a coupling capacitor. Reference numeral 6 is an output buffer for amplifying the signal generated in the crystal oscillation circuit 1 so that it can be output to the outside, and reference numeral 7 is a synchronous output terminal. Reference numeral 8 denotes a measuring device circuit that uses the clock signal output from the crystal oscillation circuit 1. The input signal is input from the synchronous input terminal, passes through the input buffer 3 and the coupling capacitor 5, and is input to the crystal oscillation circuit 1. The output of the crystal oscillating circuit 1 is output from the synchronous output terminal after taking the output buffer 6.
【0007】まず、測定器単体での動作を説明する。こ
のときは、同期用入力端子にはなにもつながれていない
ので、入力バッファ3の入力はプルアップ抵抗4によっ
てHレベルに固定される。従って、このときの入力バッ
ファ3の出力は0Vである。よって、水晶発振器の負荷
容量は、コンデンサ9とカップリングコンデンサ5の並
列容量になり、従来例における内部クロック発生発振回
路11内の水晶発振回路と同様の動作(周波数等が同一
であること)になり、水晶発振回路1自身の定数に基づ
く周波数で安定して発振する。測定器を複数で用いる場
合、すなわち複数の測定器で同一のサンプリングクロッ
ク信号を用いる場合は、同期用入力端子2に、別の測定
器内のサンプリングクロック信号発生回路にある同期用
出力端子7を接続する。よって、同期用入力端子2に、
水晶発振回路1自身の発振周波数に近い周波数の信号を
入力することになる。この信号は、入力バッファ3およ
びカップリングコンデンサ5を介し、水晶発振回路1内
の水晶振動子の片側に注入される。この注入により水晶
発振回路1は、同期用入力端子2に入力された信号と同
期した信号を出力する。First, the operation of the measuring instrument alone will be described. At this time, since nothing is connected to the synchronizing input terminal, the input of the input buffer 3 is fixed to the H level by the pull-up resistor 4. Therefore, the output of the input buffer 3 at this time is 0V. Therefore, the load capacitance of the crystal oscillator becomes the parallel capacitance of the capacitor 9 and the coupling capacitor 5, and the same operation (having the same frequency etc.) as the crystal oscillation circuit in the internal clock generation oscillation circuit 11 in the conventional example is performed. Therefore, the crystal oscillation circuit 1 stably oscillates at a frequency based on the constant of the crystal oscillation circuit 1. When a plurality of measuring instruments are used, that is, when the same sampling clock signal is used by a plurality of measuring instruments, the synchronizing input terminal 2 is provided with the synchronizing output terminal 7 in the sampling clock signal generating circuit in another measuring instrument. Connecting. Therefore, at the input terminal 2 for synchronization,
A signal having a frequency close to the oscillation frequency of the crystal oscillation circuit 1 itself is input. This signal is injected into one side of the crystal oscillator in the crystal oscillation circuit 1 via the input buffer 3 and the coupling capacitor 5. By this injection, the crystal oscillation circuit 1 outputs a signal synchronized with the signal input to the synchronization input terminal 2.
【0008】図2に本発明によるサンプリングクロック
信号発生回路を有する測定器を複数同期運転する場合の
接続を示す。第1の測定器をマスターとし、それに接続
される測定器をスレーブ1、スレーブ2..とする。マ
スターになる測定器の同期用入力端子2にはなにもつな
がず、マスターの同期出力端子7の信号をスレーブ1の
同期用入力端子2に入力する。さらに、ストレーブ1の
同期用出力端子7をストレーブ2の同期用入力端子2に
つなぐ。このようにして、任意の台数の測定器を接続す
る。FIG. 2 shows the connection when a plurality of measuring instruments having the sampling clock signal generating circuit according to the present invention are operated in synchronization. The first measuring device serves as a master, and the measuring devices connected thereto are slave 1, slave 2. . And The synchronization input terminal 2 of the measuring instrument to be the master has nothing, and the signal of the synchronization output terminal 7 of the master is input to the synchronization input terminal 2 of the slave 1. Further, the synchronization output terminal 7 of the strobe 1 is connected to the synchronization input terminal 2 of the strobe 2. In this way, an arbitrary number of measuring instruments are connected.
【0009】図2の構成における動作の説明をする。マ
スターになる測定器におけるクロック信号発生回路内の
同期用入力端子2にはなにも接続されないため、マスタ
ーになる測定器における水晶発振回路1自身の周波数で
発振する。その出力をスレーブ1で入力するから、スレ
ーブ1内のクロック信号発生回路ではマスターから出力
されるクロックと同周期かつ同期した信号か出力される
ことになる。スレーブ1内部では、このクロックを基準
としてサンプリングに用いるため、マスターと同一のサ
ンプリングクロック信号を用いていることになる。この
動作はスレーブ2についても同様である。これらにおけ
る接続では、バッファを介しているため、分配による減
衰あるいは反射等といった問題を解決することになる。The operation of the configuration shown in FIG. 2 will be described. Since nothing is connected to the synchronizing input terminal 2 in the clock signal generating circuit in the measuring instrument to be the master, the crystal oscillating circuit 1 in the measuring instrument to be the master oscillates at the frequency. Since the output is input to the slave 1, the clock signal generation circuit in the slave 1 outputs a signal having the same period as the clock output from the master and synchronized with the clock. Since the slave 1 internally uses this clock for sampling, the same sampling clock signal as the master is used. This operation is the same for the slave 2. Since the connection in these is through the buffer, problems such as attenuation or reflection due to distribution are solved.
【0010】図3は、上記同期信号よりも高い周波数を
各々の測定器で使用したい場合のクロック信号発生回路
の基本的構成図である。1’はクロック発生回路で図1
における水晶発振回路1、入力バッファ3、プルアップ
抵抗4及びカップリングコンデンサ5を含んだものであ
る。10は周波数逓倍器である。このときはクロック発
生回路1’で発生する各々の測定器で共通した原発振の
信号を周波数逓倍器10で逓倍した信号を測定器回路8
で用いる。このため、このような構成においては、同期
している信号の周波数は低く、測定器回路に用いる信号
は高い周波数で動作等を行うことが可能となる。FIG. 3 is a basic block diagram of a clock signal generation circuit when it is desired to use a frequency higher than the synchronizing signal in each measuring instrument. 1'is a clock generation circuit shown in FIG.
The crystal oscillator circuit 1, the input buffer 3, the pull-up resistor 4 and the coupling capacitor 5 in FIG. Reference numeral 10 is a frequency multiplier. At this time, the signal of the original oscillation which is generated in the clock generation circuit 1 ′ and common to the respective measuring instruments is multiplied by the frequency multiplier 10 and the measuring instrument circuit 8
Used in. Therefore, in such a configuration, the frequency of the synchronized signal is low, and the signal used in the measuring instrument circuit can operate at a high frequency.
【0011】[0011]
【発明の効果】本発明により、複数の測定器をそのまま
接続するだけで、高速かつ同期した信号を複数の測定器
において同時に使用することが可能な測定器が実現され
る。As described above, according to the present invention, it is possible to realize a measuring instrument in which high-speed and synchronized signals can be simultaneously used in a plurality of measuring instruments by simply connecting the plurality of measuring instruments as they are.
【図1】本発明の基本的構成図である。FIG. 1 is a basic configuration diagram of the present invention.
【図2】本発明を有する測定器の使用例である。FIG. 2 is an example of use of a measuring instrument having the present invention.
【図3】第2の発明の基本的構成図である。FIG. 3 is a basic configuration diagram of a second invention.
【図4】従来例の基本的構成図である。FIG. 4 is a basic configuration diagram of a conventional example.
1 水晶発振回路 2 同期入力端子 3 入力バッファ 4 プルアップ抵抗 5 カップリングコンデンサ 6 出力バッファ 7 同期出力端子 8 測定回路 9 コンデンサ 1 Crystal oscillator circuit 2 Synchronous input terminal 3 Input buffer 4 Pull-up resistor 5 Coupling capacitor 6 Output buffer 7 Synchronous output terminal 8 Measurement circuit 9 Capacitor
Claims (2)
定する測定器に用いられる、 外部からの信号を入力するための、プルアップされた入
力端子と、 前記入力端子からの入力信号の増幅を行う入力バッファ
と、 前記入力バッファからの信号をカップリングコンデンサ
を介して入力する水晶発振回路と、 前記水晶発振回路からの信号の増幅を行う出力バッファ
と、 前記出力バッファからの信号を外部に出力する出力端子
を設け、外部からの同期信号に同期が可能なクロック信
号を出力することができることを特徴とするクロック信
号発生回路。1. A pull-up input terminal for inputting an external signal used in a measuring instrument for measuring an electric signal such as a digital oscilloscope, and an input for amplifying an input signal from the input terminal. A buffer, a crystal oscillating circuit that inputs a signal from the input buffer through a coupling capacitor, an output buffer that amplifies the signal from the crystal oscillating circuit, and an output that outputs the signal from the output buffer to the outside. A clock signal generation circuit having a terminal and capable of outputting a clock signal capable of synchronizing with a synchronization signal from the outside.
において、 前記水晶発振回路からの出力を逓倍する周波数逓倍器を
設けたことを特徴とするクロック信号発生回路。2. A clock signal generating circuit according to claim 1, further comprising a frequency multiplier for multiplying an output from said crystal oscillator circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12062092A JPH05315956A (en) | 1992-05-13 | 1992-05-13 | Clock signal generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12062092A JPH05315956A (en) | 1992-05-13 | 1992-05-13 | Clock signal generating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05315956A true JPH05315956A (en) | 1993-11-26 |
Family
ID=14790747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12062092A Withdrawn JPH05315956A (en) | 1992-05-13 | 1992-05-13 | Clock signal generating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05315956A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09133714A (en) * | 1995-09-07 | 1997-05-20 | Yokogawa Electric Corp | Recording system |
EP1376844A2 (en) * | 2002-06-27 | 2004-01-02 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Supply circuit, in particular for discharge lamp |
JP2010206784A (en) * | 2009-03-05 | 2010-09-16 | Nel Frequency Controls Inc | Crystal-based oscillator for use in synchronized system |
-
1992
- 1992-05-13 JP JP12062092A patent/JPH05315956A/en not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09133714A (en) * | 1995-09-07 | 1997-05-20 | Yokogawa Electric Corp | Recording system |
EP1376844A2 (en) * | 2002-06-27 | 2004-01-02 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Supply circuit, in particular for discharge lamp |
EP1376844A3 (en) * | 2002-06-27 | 2005-03-23 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Supply circuit, in particular for discharge lamp |
US6914394B2 (en) | 2002-06-27 | 2005-07-05 | Patent Treuhand Gesellschaft Fur Elektrische Gluhlampen Mbh | Supply circuit, in particular for a discharge lamp |
JP2010206784A (en) * | 2009-03-05 | 2010-09-16 | Nel Frequency Controls Inc | Crystal-based oscillator for use in synchronized system |
EP2404379A1 (en) * | 2009-03-05 | 2012-01-11 | Nel Frequency Controls, Inc. | Crystal-based oscillator for use in synchronized system |
JP2014075818A (en) * | 2009-03-05 | 2014-04-24 | Nel Frequency Controls Inc | Crystal-based oscillator for use in synchronized system |
EP2404379A4 (en) * | 2009-03-05 | 2015-01-07 | Sync N Scale Llc | Crystal-based oscillator for use in synchronized system |
EP3098967A1 (en) * | 2009-03-05 | 2016-11-30 | Sync-n-Scale, LLC | Crystal-based oscillator for use in synchronized system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03136513A (en) | Device for converting d-type flip-flop into b-type flip-flop able to sample data by both of front edge and rear edge of clock signal | |
KR20020086684A (en) | Controllable and testable oscillator apparatus for an integrated circuit | |
JPH05315956A (en) | Clock signal generating circuit | |
JPH0289438A (en) | Sampling circuit | |
US5867694A (en) | Information handling system including apparatus and method for controlling clock signals operating at different frequencies | |
US5315242A (en) | Method for measuring AC specifications of microprocessor | |
KR19990047954A (en) | Tracking Adjustment Circuit for Flat Panel Display Devices | |
JPS6067869A (en) | Timing signal generator | |
JPH04223729A (en) | Signal synchronizing circuit apparatus | |
JPS61208310A (en) | Delay time setting pulse generator | |
US4980655A (en) | D type flip-flop oscillator | |
JP2745775B2 (en) | Synchronous operation compatible measuring device | |
JPH05158575A (en) | Clock skew observing system | |
JP2634092B2 (en) | Circuit evaluation method and evaluation device | |
JP2548357B2 (en) | Microcomputer | |
JPH1082803A (en) | Digital storage oscilloscope | |
KR960003372Y1 (en) | Digital signal delay apparatus | |
JP3468811B2 (en) | Jitter measurement device | |
JP3032337B2 (en) | Test equipment for semiconductor integrated circuit devices | |
JP3011047B2 (en) | Phase comparison circuit | |
US4999573A (en) | Method and apparatus for measurement gate display | |
KR100192977B1 (en) | Wave generating circuit | |
JP3196183B2 (en) | Time measuring device | |
KR0176626B1 (en) | Cmos oscillator | |
KR930012022B1 (en) | Cluck generator for keyboard controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |