JPH1082803A - Digital storage oscilloscope - Google Patents

Digital storage oscilloscope

Info

Publication number
JPH1082803A
JPH1082803A JP23803596A JP23803596A JPH1082803A JP H1082803 A JPH1082803 A JP H1082803A JP 23803596 A JP23803596 A JP 23803596A JP 23803596 A JP23803596 A JP 23803596A JP H1082803 A JPH1082803 A JP H1082803A
Authority
JP
Japan
Prior art keywords
terminal
digital storage
control
oscilloscope
trigger signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23803596A
Other languages
Japanese (ja)
Inventor
Akihiro Tawara
明宏 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Denshi KK
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP23803596A priority Critical patent/JPH1082803A/en
Publication of JPH1082803A publication Critical patent/JPH1082803A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multi-channel oscilloscope by providing a terminal having the sampling clock in common, a terminal having the trigger signal in common, and a control interface terminal, and connecting them by cables. SOLUTION: The input signal is fed from a terminal 4, it passes through an attenuator, a preamplifier 7, and an A/D-converter 8, and the wave-form data are stored in a memory 9 and displayed on an indicator by a display circuit 12. The trigger signal is fed to a time base 11 from a trigger circuit 15 to control the timing of ADD-conversion, and a switch S1 is provided to cut off the internal trigger signal and use the external trigger signal. One of clock generating circuits 20 is used by a switch s2, and oscilloscopes 1, 2 are synchronously operated. The control signal and wave-form data of a control panel 3 are mutually communicated by an interface 21 from a data bus through an interface circuit 14, the oscilloscope 1 controls the oscilloscope 2 and picks up and displays its wave-form data.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はディジタルストレー
ジオシロスコープ(以下DSOと略す)を複数台接続す
る方法と回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and a circuit for connecting a plurality of digital storage oscilloscopes (DSOs).

【0002】[0002]

【従来の技術】DSOの入力チャネル数は2または4チ
ャネルが主流で、コンピュータ制御の電子機器では一度
に多くの制御信号を見たい場合があり、このような時は
4チャネルもしくはそれ以上の入力チャネル数のDSO
が必要になる。しかし8チャネルのDSOを購入したと
して、通常の使い方では2チャネルあれば十分であり、
普段の使用では8チャネルは無駄である。例えば4チャ
ネル入力のDSOが2台有ったとして、それぞれをケー
ブルでつないで同期させて使う事ができれば必要なとき
だけ多チャネル化できる。
2. Description of the Related Art The number of input channels of a DSO is mainly two or four. In computer-controlled electronic equipment, there are cases where it is desired to view many control signals at one time. In such a case, four or more input signals are required. DSO for number of channels
Is required. However, if you purchase an 8 channel DSO, 2 channels is enough for normal use,
In normal use, 8 channels are useless. For example, assuming that there are two 4-channel input DSOs, if they can be used in synchronization by connecting them with a cable, it is possible to increase the number of channels only when necessary.

【0003】従来の技術では例えば図5のように、外部
サンプルクロック入力端子30、サンプルクロック出力
端子29、トリガ信号出力端子33を備え、GPIBな
どの制御バス31を備えるものとコンピュータ27があ
れば実現できる。しかしながら、2台のDSO26を完
全に同期するためクロック出力端子29とクロック入力
端子30をケーブル32でつなぎ、任意のチャネルのト
リガ信号で同期させるため一方のトリガ信号出力端子3
3を他方の外部トリガ入力端子28につなぐ必要が有
る。コンピュータは2台のDSOの表示を同一画面上に
表示し、タイムレンジやトリガモードなどの設定を一括
して行うため不可欠である。
In the prior art, for example, as shown in FIG. 5, if there is an external sample clock input terminal 30, a sample clock output terminal 29, a trigger signal output terminal 33, a control bus 31 such as GPIB, and a computer 27, realizable. However, to completely synchronize the two DSOs 26, the clock output terminal 29 and the clock input terminal 30 are connected by a cable 32, and one of the trigger signal output terminals 3 is used to synchronize with a trigger signal of an arbitrary channel.
3 must be connected to the other external trigger input terminal 28. The computer is indispensable because the displays of the two DSOs are displayed on the same screen, and the settings such as the time range and the trigger mode are collectively performed.

【0004】[0004]

【発明が解決しようとする課題】前述の従来技術には、
制御用のコンピュータが必要であることやディジタルオ
シロスコープの形状そのものも大型であるため設定が大
がかりになり、手軽に多チャネル化する事ができないと
いう欠点がある。
The above-mentioned prior art includes the following:
Since a control computer is required, and the shape of the digital oscilloscope itself is large, the setting becomes large, and there is a disadvantage that it is not possible to easily increase the number of channels.

【0005】本発明はこれらの欠点を除去し、簡単に複
数のオシロスコープをつないで多チャネル入力のオシロ
スコープを実現できるディジタルオシロスコープを提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a digital oscilloscope which eliminates these drawbacks and can easily realize a multi-channel input oscilloscope by connecting a plurality of oscilloscopes.

【0006】[0006]

【課題を解決するための手段】本発明は上記目的を達成
するため、DSOに、サンプリングクロックを共有する
端子とトリガ信号を共有する端子及び制御用の信号イン
タフェース端子を設け、これらをケーブルで接続するだ
けで取り込んだ波形を転送表示し、種々の設定を1台目
のDSO(マスタ)から2台目以降のDSO(スレー
ブ)を制御できるようにする機能を追加したものであ
る。
According to the present invention, in order to achieve the above object, a DSO is provided with a terminal for sharing a sampling clock, a terminal for sharing a trigger signal, and a signal interface terminal for control, and these are connected by a cable. This function adds a function to transfer and display the acquired waveform by simply performing the operation and to control various settings from the first DSO (master) to the second and subsequent DSOs (slaves).

【0007】その結果、この制御用端子を持ったDSO
を数台用意することができれば、これらをケーブルで接
続するだけで簡単に多チャネルDSOとして使用でき
る。
As a result, a DSO having this control terminal
Can be used as a multi-channel DSO simply by connecting them with a cable.

【0008】[0008]

【発明の実施の形態】以下この発明の実施例について、
図面を用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described.
This will be described with reference to the drawings.

【0009】この実施例では、ポータブルな、例えば液
晶を表示器に使用したノートブック型DSOに、サンプ
リングクロックを共有する端子とトリガ信号を共有する
端子及び制御用の信号インタフェース端子を設けたもの
である。
In this embodiment, a portable, for example, a notebook type DSO using a liquid crystal display is provided with a terminal for sharing a sampling clock, a terminal for sharing a trigger signal, and a signal interface terminal for control. is there.

【0010】図1及び図2により説明する。This will be described with reference to FIGS. 1 and 2.

【0011】図1は2チャネル入力と外部トリガ入力を
もったノートブック型DSOを2台を4チャネル入力D
SOとして使用する場合の例を示している。2台のDS
Oを重ね上のは表示部を開いた状態で下は閉じた状態と
し、2台を後面のインタフェースケーブルで接続してい
る。上のDSO1は下のDSO2の波形データを吸い上
げてDSO1の波形と同一画面上表示している。また測
定の設定もDSO1の制御パネルからインタフェースケ
ーブル6を通じ制御可能でありDSO2は必ずしも開い
ている必要はない。
FIG. 1 shows two notebook type DSOs having a two-channel input and an external trigger input.
The example in the case of using as SO is shown. Two DS
The display unit is opened and the lower unit is closed when O is overlapped, and the two units are connected by an interface cable on the rear surface. The upper DSO1 siphons the waveform data of the lower DSO2 and displays it on the same screen as the waveform of the DSO1. The measurement settings can also be controlled from the control panel of the DSO 1 through the interface cable 6, and the DSO 2 does not need to be open.

【0012】この2台接続した状態での実施例の内部の
ブロック図を図2に示す。入力信号は端子4からアッテ
ネータ及びプリアンプ7を経てADコンバータ8に入
る。AD変換された波形データはメモリ9に一旦蓄えら
れ、マイクロコンピュータ13の制御下の表示回路12
に渡され表示器5に表示される。一方トリガ信号はトリ
ガセレクタ及びコンパレータ15を経てタイムベース1
1に入力されAD変換のタイミングを制御するが、ここ
にスイッチS1を設け、内部のトリガ信号を切り、外部
の信号でトリガ可能にする。DSO1は制御する側なの
でスイッチS1は接点17側になっており、DSO2は
DSO1にインタフェースケーブルの中の信号線23を
介してトリガ信号を送るため接点16側になっている。
2つのDSOは同期して動く必要があるため、クロック
発生器はどちらか一方のクロック信号を使う。このため
スイッチS2を設け、DSO1は自分がマスタクロック
出力側なので接点18側に信号線22を介し外部へクロ
ックを送り出し、DSO2はクロックを受けるためスイ
ッチS2を接点19側に設定している。コントロールパ
ネルの制御信号や波形の表示データはデータバスからイ
ンタフェース回路14を介し、インタフェースバス21
で互いに通信し、この場合DSO1はDSO2を制御し
波形データを吸い上げて表示する。インタフェースバス
21は波形の表示高速リフレッシュが必要な場合、デー
タ転送速度が高速な特殊仕様が必要だが、特に必要ない
ならRS−232Cなどの一般的なシリアル通信による
インタフェースでもよい。
FIG. 2 is a block diagram showing the inside of the embodiment in a state where the two units are connected. The input signal enters the AD converter 8 from the terminal 4 via the attenuator and the preamplifier 7. The AD-converted waveform data is temporarily stored in the memory 9 and is displayed on the display circuit 12 under the control of the microcomputer 13.
And is displayed on the display 5. On the other hand, the trigger signal passes through the trigger selector and the comparator 15 and the time base 1
The switch S1 is provided here to turn off the internal trigger signal and enable triggering with an external signal. Since DSO1 is the controlling side, the switch S1 is on the contact 17 side, and the DSO2 is on the contact 16 side for sending a trigger signal to the DSO1 via the signal line 23 in the interface cable.
Since the two DSOs need to operate synchronously, the clock generator uses either clock signal. For this reason, the switch S2 is provided, and since the DSO1 itself is the master clock output side, the clock is sent out to the contact 18 via the signal line 22 to the outside, and the switch S2 is set to the contact 19 to receive the clock. Control signals and waveform display data of the control panel are transmitted from the data bus via the interface circuit 14 to the interface bus 21.
In this case, the DSO 1 controls the DSO 2 to download and display the waveform data. When high-speed refresh of waveform display is required, the interface bus 21 requires special specifications with a high data transfer speed. If not particularly necessary, an interface using general serial communication such as RS-232C may be used.

【0013】DSO1の表示例を図3、図4に示す。図
3は通常の使用状態で2チャネル入力時の波形表示を示
す。波形の左端に表示している数字24はその波形のチ
ャネル番号とグランドレベル位置を示している。図4は
2台のDSOをつないだ動作状態の図1のDSO1の表
示例で、つながったDSO2の波形を追加表示してい
る。コントロールパネル3は2チャネル分の制御しかで
きないのでこの場合数字25のように薄く表示(点線で
示す)するか24のように濃く表示(実線で示す)する
かで現在制御が非アクティブまたはアクティブなチャネ
ルを示している。
FIGS. 3 and 4 show display examples of the DSO1. FIG. 3 shows a waveform display when two channels are input in a normal use state. Numeral 24 displayed on the left end of the waveform indicates the channel number and ground level position of the waveform. FIG. 4 is a display example of DSO1 in FIG. 1 in an operating state in which two DSOs are connected, and a waveform of the connected DSO2 is additionally displayed. Since the control panel 3 can control only two channels, in this case, the control is currently inactive or active depending on whether it is displayed lightly (shown by a dotted line) like a numeral 25 or darkly (shown by a solid line) like a numeral 24. Indicates a channel.

【0014】本実施例を応用すると図6に示すような表
示部をもたず、またコントロールパネルを持たない制御
されるのみのスレーブ専用DSO34も考えられる。こ
れは表示部の分コストを低減でき、チャネル数のみを拡
張したい場合経済的である。
When this embodiment is applied, a slave-dedicated DSO 34 which does not have a display unit as shown in FIG. 6 and has only a control panel without a control panel can be considered. This can reduce the cost of the display unit and is economical when it is desired to expand only the number of channels.

【0015】[0015]

【発明の効果】本発明によれば、多チャネルの入力が必
要ないときは手軽な2から4チャネルのDSOとして使
用でき、必要なときは本発明のインタフェースを有する
DSOを複数台用意すれば簡単に多チャネル入力のオシ
ロスコープを実現できる。この経済的な効果は大きく、
例えば8チャネル入力が必要として8チャネルDSOを
購入したとすると、普段の1、2チャネルの使用状態で
は一人の人が占有し使わないチャネルは無駄になる。本
発明のインタフェースをもつ2チャネルDSOを例えば
4台購入したならば、通常は2チャネルDSOが4台あ
ることになり4人の人が別々の作業ができる。必要なと
きに4台組み合わせて8チャネルDSOとして使用すれ
ば無駄が少ない。
According to the present invention, when a multi-channel input is not required, it can be used as a simple 2 to 4 channel DSO. When necessary, a plurality of DSOs having the interface of the present invention can be prepared. In addition, a multi-channel oscilloscope can be realized. This economic effect is great,
For example, if an 8-channel DSO is purchased because an 8-channel input is required, a channel occupied by one person and not used in a normal use state of one or two channels is wasted. If, for example, four 2-channel DSOs having the interface of the present invention are purchased, there are usually four 2-channel DSOs, and four people can work separately. There is little waste if four units are combined and used as an 8-channel DSO when necessary.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の使用状態を表す実施例の外観斜視
図。
FIG. 1 is an external perspective view of an embodiment showing a use state of the present invention.

【図2】 図1の実施例の内部を表すブロック図。FIG. 2 is a block diagram showing the inside of the embodiment of FIG. 1;

【図3】 本発明の使用状態表示例で1台独立動作時の
表示画面図
FIG. 3 is a display screen diagram when one unit is operated independently in a display example of a use state of the present invention.

【図4】 本発明の使用状態表示例で2台接続時の表示
画面図
FIG. 4 is a diagram of a display screen when two devices are connected in a usage state display example of the present invention.

【図5】 従来のDSOを2台接続した例を示す接続図FIG. 5 is a connection diagram showing an example in which two conventional DSOs are connected.

【図6】 表示部を除いた入力専用機の実施例の外観斜
視図
FIG. 6 is an external perspective view of an embodiment of an input-only machine without a display unit.

【符号の説明】[Explanation of symbols]

1:マスタのDSO、2:スレーブのDSO、3:コン
トロールパネル、4:入力接栓、5:表示パネル、6:
インタフェースケーブル、7:アッテネータとプリアン
プ、8:AD変換器、9:メモリ、10:サンプルクロ
ック、11:タイムベース、12:表示回路、13:マ
イクロコンピュータ、14:インタフェース、15:ト
リガ信号発生回路、20:クロック発生回路、21:外
部制御インタフェースバス、22:外部クロック線、2
3:外部トリガ信号線、S1:外部/内部トリガ切り換
えスイッチ、S2:外部/内部クロック切り換えスイッ
チ、26:DSO、27:制御用コンピュータ、28:
外部トリガ入力端子、29:クロック出力端子、30:
クロック入力端子、31:制御バス、32:ケーブル、
33:トリガ信号出力端子。
1: master DSO, 2: slave DSO, 3: control panel, 4: input connector, 5: display panel, 6:
Interface cable, 7: attenuator and preamplifier, 8: AD converter, 9: memory, 10: sample clock, 11: time base, 12: display circuit, 13: microcomputer, 14: interface, 15: trigger signal generation circuit, 20: clock generation circuit, 21: external control interface bus, 22: external clock line, 2
3: external trigger signal line, S1: external / internal trigger switch, S2: external / internal clock switch, 26: DSO, 27: control computer, 28:
External trigger input terminal, 29: clock output terminal, 30:
Clock input terminal, 31: control bus, 32: cable,
33: trigger signal output terminal.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ディジタルストレージオシロスコープに
おいて、外部トリガパルス入力端子と、内部のトリガ回
路のトリガパルス信号か前記外部トリガパルス入力端子
より入力されたトリガパルス信号の何れかを選択するス
イッチと、外部サンプルクロック入力端子と、内部で発
生させたサンプルクロックか、前記外部サンプルクロッ
ク入力端子より入力されたクロック信号の何れかを選択
するスイッチと、外部機器と波形データ及び制御データ
を通信するインタフェース端子を備えたことを特徴とす
るディジタルストレージオシロスコープ。
1. A digital storage oscilloscope, comprising: an external trigger pulse input terminal; a switch for selecting either a trigger pulse signal of an internal trigger circuit or a trigger pulse signal input from the external trigger pulse input terminal; A clock input terminal, a switch for selecting either a internally generated sample clock or a clock signal input from the external sample clock input terminal, and an interface terminal for communicating waveform data and control data with an external device are provided. A digital storage oscilloscope.
【請求項2】請求項1記載のデジタルストレージオシロ
スコープにおいて、前記デジタルストレージオシロスコ
ープ複数台を前記三つの入力端子をそれぞれ接続し、1
台のマスタデジタルストレージオシロスコープから他の
スレーブデジタルストレージオシロスコープを制御し、
データの受信と表示を行うことを特徴とするディジタル
ストレージオシロスコープ。
2. The digital storage oscilloscope according to claim 1, wherein said plurality of digital storage oscilloscopes are connected to said three input terminals, respectively.
Control other slave digital storage oscilloscopes from one master digital storage oscilloscope,
A digital storage oscilloscope for receiving and displaying data.
JP23803596A 1996-09-09 1996-09-09 Digital storage oscilloscope Pending JPH1082803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23803596A JPH1082803A (en) 1996-09-09 1996-09-09 Digital storage oscilloscope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23803596A JPH1082803A (en) 1996-09-09 1996-09-09 Digital storage oscilloscope

Publications (1)

Publication Number Publication Date
JPH1082803A true JPH1082803A (en) 1998-03-31

Family

ID=17024212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23803596A Pending JPH1082803A (en) 1996-09-09 1996-09-09 Digital storage oscilloscope

Country Status (1)

Country Link
JP (1) JPH1082803A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004258032A (en) * 2003-02-25 2004-09-16 Tektronix Japan Ltd Measuring instrument and method used therefor
US7260489B2 (en) 2005-01-18 2007-08-21 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Method of displaying multi-channel waveforms
JP2014066627A (en) * 2012-09-26 2014-04-17 Hioki Ee Corp Waveform display device and waveform display method
JP2019200067A (en) * 2018-05-14 2019-11-21 横河電機株式会社 Measuring system, measuring method, and pressure measuring device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004258032A (en) * 2003-02-25 2004-09-16 Tektronix Japan Ltd Measuring instrument and method used therefor
JP2010175557A (en) * 2003-02-25 2010-08-12 Tektronix Inc Measuring instrument
US7260489B2 (en) 2005-01-18 2007-08-21 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Method of displaying multi-channel waveforms
JP2014066627A (en) * 2012-09-26 2014-04-17 Hioki Ee Corp Waveform display device and waveform display method
JP2019200067A (en) * 2018-05-14 2019-11-21 横河電機株式会社 Measuring system, measuring method, and pressure measuring device
US11022512B2 (en) 2018-05-14 2021-06-01 Yokogawa Electric Corporation Measurement system, measurement method, and pressure measurement apparatus

Similar Documents

Publication Publication Date Title
JPH1082803A (en) Digital storage oscilloscope
JPS6250903A (en) Programmable sequence controller
US4180865A (en) Portable multiplex bus exerciser
EP0237680B1 (en) Event distribution and combination system
CN112881902A (en) Display chip test equipment
JPS63164555A (en) Transmission line monitoring equipment
JPH0675015A (en) Ac measuring voltage applying circuit synchronized with pattern signal generator
JPH10282170A (en) Method and equipment for testing switchboard
JPH028274B2 (en)
JPH074664Y2 (en) Portable computer
JP3508451B2 (en) Waveform generator
JP2000132506A (en) Communication device
JP2745775B2 (en) Synchronous operation compatible measuring device
JPH0829488A (en) I/o pin electronics circuit
JP2001004714A (en) Method and system for sharing test terminal of integrated circuit
JPH1031565A (en) Interface device for personal computer
JPH0720212A (en) Signal generator
JPS5881330A (en) Switch circuit
JPH02266419A (en) Display processing circuit
JPH1010205A (en) Test head of semiconductor test deuce
JPH1090308A (en) Signal-inputting apparatus of electric measuring apparatus
JP2002217930A (en) Channel-monitoring device
JPH04180112A (en) Microprocessor
KR970012569A (en) VCR bidirectional simultaneous serial communication device
CS239781B1 (en) Connexion for teleprocessing unit