JPH05315553A - ベース・エミッタ構造の製造方法及びＢｉＣＯＭＳ回路の製造方法 - Google Patents

ベース・エミッタ構造の製造方法及びＢｉＣＯＭＳ回路の製造方法

Info

Publication number
JPH05315553A
JPH05315553A JP4304734A JP30473492A JPH05315553A JP H05315553 A JPH05315553 A JP H05315553A JP 4304734 A JP4304734 A JP 4304734A JP 30473492 A JP30473492 A JP 30473492A JP H05315553 A JPH05315553 A JP H05315553A
Authority
JP
Japan
Prior art keywords
emitter
base
layer
region
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4304734A
Other languages
English (en)
Inventor
Chi-Kwan Lau
チー・クワン・ラウ
Donald L Packwood
ドナルド・エル・パックウッド
Chen-Hsi Lin
チェン・シー・リン
Ashor Kapoor
アシヨク・カプール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH05315553A publication Critical patent/JPH05315553A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】バイポーラ・トランジスタの性能が優れた簡単
なBiCMOS回路の製造方法を提供する。 【構成】ベース・エミッタ形成前にPMOSとNMOSを形成す
る。酸化物を堆積して、エミッタ・ウインドウをベース
領域上に開け、ポリシリコンを全面堆積する。ポリシリ
コンをパターン化し、それをマスクにして酸化物をエッ
チする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体素子の製造
に関し、特にＢｉＣＭＯＳ素子の製造方法に関する。
【０００２】
【従来の技術と問題点】相補型モス（ＣＭＯＳ）トラン
ジスタとバイボーラ型トランジスタとを統合することに
よって、更に密度が高く、切り換え速度が速い集積回路
が得られる。しかし、バイポーラとＣＭＯＳ技術の相違
により統合には一般に妥協が伴う。その結果構成された
ＢｉＣＭＯＳ素子はＣＭＯＳの特性もバイポーラの特性
も最適化するものではない。
【０００３】今日の趨勢はＣＭＯＳトランジスタとバイ
ポーラ形トランジスタを同時に製造することにある。製
造段階の統合はヘーブマン氏への米国特許第４，７７
４，２０４号で教示されている。ヘーブマン氏の特許は
同時に製造すると、ＢｉＣＭＯＳ素子形成するのに必要
な熱サイクル数を縮減できることを教示している。スコ
ーベル氏他への米国特許第４，９１４，０４８号もＣＭ
ＯＳトランジスタとバイポーラ形トランジスタの同時的
な製造を教示している。
【０００４】同時的な製造によって、ＢｉＣＭＯＳ素子
の形成中に行われる妥協の傾向が増大するだけである。
スコーベル氏他の素子はＣＭＯＳトランジスタのゲート
の下及びバイポーラ型トランジスタのエミッタ部分の下
に酸化領域を含んでいる。それぞれの酸化領域の形成に
は同じ材料が使用されるので、酸化領域の厚さは同じで
ある。このことはバイポーラ・エミッタの特性がＣＭＯ
Ｓゲートの特性と同一ではないので好ましくない場合が
ある。
【０００５】ＢｉＭＯＳの製造行程のもう一つの関心事
は生産収量を高めることである。バイポーラ形トランジ
スタを単一の構造上でＣＭＯＳトランジスタと集積する
ことによって必然的に処理段階が増える。タンタスッド
氏他への米国特許第４，７２７，０４６号に記載されて
いるように、２つのトランジスタ製造技術を統合するこ
とによって多数のマスキング処理を利用した長い複雑な
工程が必要となり、複雑さの結果として生産収量が低く
なる場合が多い。スコーベル氏他の特許は従来のＣＭＯ
Ｓ製造行程に２つのマスキング段階だけを加えたＢｉＣ
ＭＯＳ素子の製造方法を教示している。しかし製造行程
を付加的な２つのマスキング段階を追加するだけにまで
縮減することは、ＣＭＯＳトランジスタとバイポーラ形
トランジスタを同時に製造した場合に限って可能であ
る。バイポーラ形トランジスタの形成に際して従来のＣ
ＭＯＳマスキング段階を利用しない場合は２つ以上のマ
スキング段階が必要である。従って、ＣＭＯＳ形とバイ
ポーラ形の双方のトランジスタの電気的特性を最適化す
ることは困難である。
【０００６】
【発明の目的】本発明の目的は従来のＣＭＯＳ製造行程
の複雑さが大幅に増さず、且つ双方の種類のトランジス
タの電気的特性を最適化できる、ＢｉＣＭＯＳ素子用の
バイポーラ形トランジスタのベース／エミッタ構造の製
造方法を提案することである。
【０００７】
【発明の概要】上記の目的は、自己整合技術を利用し、
且つ、製造行程の複雑さにそれほど影響を及ぼさずにＣ
ＭＯＳトランジスタの形成後にベース／エミッタ構造の
形成が可能である、バイポーラ素子のベース／エミッタ
構造を製造する方法によって達成される。この方法はバ
イポーラ形及びＣＭＯＳ形トランジスタを同時に製造す
るという趨勢と対照的である。別個に製造することによ
って双方の種類のトランジスタの電気特性が向上する。
【０００８】この方法は半導体基板の領域を絶縁してＰ
ＭＯＳ、ＮＭＯＳ及びバイポーラ・ベース領域を形成す
る段階を含んでいる。次に従来の技術を用いてＰＭＯＳ
及びＮＭＯＳトランジスタが形成される。バイポーラ形
トランジスタのベースを形成するが、ＣＭＯＳトランジ
スタの電気特性には悪影響を与えないようなドーピング
（不純物導入）強度でＰＭＯＳ、ＮＭＯＳ及びバイポー
ラ・ベース領域に第１の不純物のブランケット注入が行
われる。
【０００９】半導体基板の表面に低温酸化物が堆積され
る。ベース領域の一部を露出するために酸化物層内にウ
インドウが形成される。次にエミッタ層が酸化物層上
と、ウインドウ内に堆積される。第２不純物がエミッタ
層内に注入される。
【００１０】フォトレジスタがエミッタ層を覆うように
堆積される。第２の、そしてこれが最後のマスキング段
階を利用してフォトレジスト層のパターン形成が行われ
る。フォトレジスト層のパターン形成に続いて、エミッ
タ材料の所望のパターンを残すようにエミッタ層がエッ
チングされる。自己整合方式でエミッタ材料の所望のパ
ターンが酸化層のエッチング中のマスクとして利用され
る。
【００１１】再度自己整合技術を利用して、エミッタ材
料と残りの酸化物はブランケット・ベース・リンク注入
中に、バイポーラ形トランジスタの電気特性を高めるた
めのマスクとして機能する。
【００１２】極めて重要というものではないが、バイポ
ーラ形トランジスタをエミッタ・ドライブ・イン段階で
処理することが好ましい。この段階の前に、エミッタ材
料のドーピングの蒸発を縮減するために酸化物のキャッ
プを形成することもできる。酸化物キャップを除去する
際に、バイポーラ形トランジスタのエミッタと、ＣＭＯ
Ｓ形トランジスタのゲートの側壁に側壁スペーサを残し
ておくことができる。それによって側壁スペーサを後続
の自己整合珪化段階中のブリッジングを防止するために
利用できる。
【００１３】本発明の利点はこの方法がＣＭＯＳトラン
ジスタの形成に利用される処理段階のいずれも用いず、
しかもベース／エミッタ構造を形成するために２つの付
加的なマスキング段階しか必要としないことである。従
来のＣＭＯＳ製造技術によって所定値のドーピング強さ
以下で、又、熱周期の時間と温度の所定の積以下で実施
される後続の処理段階による悪影響を受けない電気特性
を有するＣＭＯＳトランジスタが得られる。ベース／エ
ミッタ構造は所定のパラメタの範囲内で形成される。こ
のように、複雑な処理段階を伴わずに、ＣＭＯＳ形及び
バイポーラ形の双方のトランジスタの電気特性を最適化
することができる。
【００１４】
【実施例】図１を参照すると、ＮＭＯＳトランジスタ
と、ＰＭＯＳトランジスタと、バイボーラ・トランジス
タ用の領域を含む半導体基板１０が図示されている。本
発明はＮＰＮトランジスタの製造を含むものとして説明
されるが、処理行程はＢｉＣＭＯＳ素子におけるＰＮＰ
トランジスタの製造においても同様に機能する。
【００１５】ＮＭＯＳ及びＰＭＯＳトランジスタを製造
する際、従来のＣＭＯＳ製造行程に基づいて製造され
る。唯一の調整は、Ｎ+領域１２と、Ｎ+埋設層１４及び
１６を形成する場合だけ必要である。次にＮＭＯＳ及び
ＰＭＯＳトランジスタを形成する一連の段階を説明す
る。しかし、その順序に限定されるものではない。
【００１６】第１の段階では、Ｎ+埋設層１４及び１６
がＰ-半導体基板１０上に設けられる。埋設層１４及び
１６を形成するのにパターン形成された誘電層を通した
砒素注入を用いることができる。
【００１７】第２の段階はＰ-エピタキシャル層１８を
形成する従来の段階である。第１の段階とは異なり、エ
ピタキシャル処理行程はマスクを必要としない。第３の
段階は浅いＮ-井戸２０及び２２を形成するマスキング
段階である。Ｎ-不純物は燐であり、公知の技術を用い
て注入される。
【００１８】次の段階はトランジスタの能動領域を絶縁
する段階である。Ｐ形接合分離領域２４，２５，２６及
び２８が注入によってエピタキシャル層１８内に形成さ
れる。低圧化学蒸着、熱酸化及びマスキング技術を用い
て従来の方法でフィールド酸化物領域３０，３２，３
４，３６及び３８が形成される。
【００１９】犠牲酸化物層（図示せず）が半導体基板１
０の表面を清浄し、保護するために利用される。犠牲層
上に抵抗が堆積され、抵抗層は深いＮ+コレクタ１２を
形成するために燐の注入が可能であるようにパターン形
成される。深いＮ+コレクタは半導体基板１０の表面と
Ｎ+埋設層１６との間の抵抗を低下させることによって
能動バイポーラ・トランジスタへのコレクタ接点の直列
抵抗を低減する。次に全てのＮ-及びＰ-チャネルが形成
される。その後、犠牲酸化物層は除去される。
【００２０】バイポーラ・トランジスタを形成する前の
最後の段階はＣＭＯＳトランジスタの能動領域を製造す
る段階である。この段階には、ゲート酸化物４０及び４
２の成長と、第１ポリシリコン４４及び４６の低圧化学
蒸着の行程が含まれる。ＣＭＯＳ素子用のゲートを生成
し、回路配線４８を付与するためにゲート酸化物と第１
ポリシリコン層がパターン形成される。あるいは、バイ
ポーラ・トランジスタ用に利用される第２ポリシリコン
をパータン形成することによって、回路配線４８を設け
ることもできる。
【００２１】ソース５０及びドレン５２は従来の方法
で、好ましくは熱遮蔽酸化物を通して、砒素を使用して
Ｎ形不純物を注入し、ＢＦ2 を使用してＰ形不純物を注
入して形成される。例えば、ＢＦ2 ガスのＰ+ソース／
ドレン注入は５０Ｋｅｖのエネルギと、２×１０15イオ
ン／ｃｍ2の線量でイオン注入することができる。しか
し、この数値に限定されるものではない。更に、コレク
タ接点領域５２はＮＭＯＳソース／ドレン領域用にＮ+
砒素注入に晒され、ベース接点領域５５及び５７はＰＭ
ＯＳ用にＰ+ソース／ドレン注入に晒される。それによ
ってＰＭＯＳ及びＮＭＯＳ能動領域の製造が完了する。
【００２２】バイポーラ形トランジスタのベース／エミ
ッタ構造の形成は２つのマスキング段階だけを要する処
理行程である。高性能のトランジスタを得るために自己
整合技術が利用される。第１段階はＢ+ 又はＢＦ2 + イ
オンを用いてブランケット・ベース注入を行う段階であ
る。ＢＦ2 ＋を使用する際には、注入は約４０Ｋｅｖの
エネルギ・レベルと３×１０13イオン／ｃｍ2の濃度で
行うことができる。ブランケット・ベース注入はソース
及びドレン領域５０及び５２を形成する前述の注入より
も低い値の線量で行われるので、ブランケット・ベース
注入はＮＭＯＳ及びＰＭＯＳトランジスタの電気特性に
悪影響を及ぼすことはない。ブランケット・ベース注入
は図２に示すようにＮ-井戸２２内にＰベース層５４を
形成する。
【００２３】テトラエチルオルソシラン（ＴＥＯＳ）の
ような低温酸化物が図１の構造全体に亘って堆積され
る。次にＴＥＯＳ酸化物はちゅう密化処理をうける。半
導体基板上の酸化物層５６は図２に示されている。酸化
物層５６の厚さは約２，５００オングストロームと、Ｃ
ＭＯＳトランジスタのゲート酸化物よりも大幅に厚い。
【００２４】酸化物層５６を形成し、ちゅう密化する際
に、処理行程が製造されたＣＭＯＳトランジスタの電気
特性に影響を及ぼさないことが重要である。温度サイク
ル段階では、ＣＭＯＳトランジスタが悪影響を受けるこ
とが決してないようにするため、温度と時間のパラメタ
が各々重要な役割を果たす。すなわち、熱サイクルが短
い場合には高い温度のほうが確実であり、一方、熱サイ
クルの段階が長い場合は温度は比較的低く保たれなけれ
ばならない。酸化物層５６をちゅう密化する場合は、処
理行程は１０分という短時間の間、約８５０℃の温度で
実施できる。
【００２５】次に酸化物層５６をパターン形成して、図
２に示すエミッタ・ウインドウを形成するために第１の
マスキング段階が利用される。フォトレジスト層を堆積
し、フォトレジスト層をパターン形成し、ウインドウ５
８にて酸化物層５６をエッチングし、フォトレジスト層
を剥離する標準的な技術が用いられる。
【００２６】さて図３を参照すると、第２のポリシリコ
ン層６０が酸化物層５６の頂部に堆積される。第２ポリ
シリコン層は約２，５００オングストロームの厚さを有
することができるが、これに限定されるものではない。
第２ポリシリコン層６０はエミッタ・ウインドウに入っ
てベース層５４にて半導体基板と接触する。任意選択と
して、ベース不純物の濃度は第２ポリシリコン層から付
加的なＢ原子を導出することによって増補することがで
きる。例えば、これは約２×１０15イオン／ｃｍ2の密
度、及び約４０Ｋｅｖのエネルギで行うことができ、そ
の後、約３０分間に亘り、約８７５℃で焼鈍が行われ
る。層６０への砒素の注入は１００Ｋｅｖのエネルギ
と、１−２×１０16イオン／ｃｍ2の範囲のドーズ量で
行われる。酸化物層５６がＣＭＯＳトランジスタを保護
するので、マスキングは必要ない。
【００２７】フォトレジスト層６２は堆積され、パター
ン形成されて図３に示す構造にされる。第１のエッチン
グでは、第２ポリシリコン層６０のフォトレジスト層６
２によって覆われない部分は除去されて、ＮＰＮトラン
ジスタ用のエミッタが形成される。
【００２８】この時点で、フォトレジスト層６２を除去
することができる。しかし、これは必ずしも必要ではな
い。酸化物層５６のの第２ポリシリコン層６０によって
覆われていない分を除去するために第２のエッチングが
行われる。第２ポリシリコン層６０はマスクとして機能
する。このように、この段階は自己整合段階である。従
って、図４の構造を得るために用いられるマスキング段
階は酸化物層５６をパターン形成して、エミッタ・ウイ
ンドウを形成する段階と、フォトレジスト層６２をパタ
ーン形成する段階だけである。任意選択として、ＣＭＯ
Ｓ及びバイポーラ・トランジスタのベース、ソース又は
ドレン領域を形成するために不純物を注入してもよい。
【００２９】ベース抵抗を低減する目的で、層５６及び
６０によって形成されたエミッタ構造を越えてベース層
内にＢ+ 又はＢＦ2 + イオンのブランケット・ベース・
リンク注入が付加される。ベース・リンク注入もベース
層５４にシリサイドが形成されることによって、漏れを
軽減することに寄与することができる。このシリサイド
形成については後述する。ブランケット・ベース・リン
ク注入は１０13−１０14イオン／ｃｍ2 の範囲のドーズ
量で行われる。フォトレジスト層６２が末だエッチング
で除去されていない場合は、この時点でエッチングを行
うものとする。図５を参照すると、ベース・リンク領域
６４と６６は第２ポリシリコン層６０と酸化物層５６に
よって形成されたエミッタ構造の反対側に示されてい
る。エミッタ構造がベース層の露出領域を限定するの
で、ベース・リンク注入は自己整合式の注入である。
【００３０】任意にエミッタ・ドライブ・イン・エミッ
タ（押込み）階段を加えてもよい。この段階を実行する
場合は、第２ポリシリコン層６０からの砒素の蒸発に起
因するエミッタ接合深さの変動を最小限にするために、
酸化物のキャップ６８を堆積してもよい。ＴＥＯＳのよ
うな酸化物が約１，０００オングストームの厚さで堆積
される。次に標準のエミッタ・ドライブ・イン技術を用
いて、ベース層５４にて半導体基板１０に入るエミッタ
７０を形成することができる。
【００３１】エミッタ・ドライブ・イン段階に引き続い
て反応性イオン・エッチングを用いて酸化物キャップ６
８が除去される。任意の第２ポリシリコン抵抗領域上で
の後続のシリサイド形成を防止する部分を残すように、
任意選択的に酸化物キャップをパターン形成してもよ
い。図６に示すように、酸化物キャップをそのままに残
して、第１及び第２ポリシリコン層に側壁スペーサ７２
を備えるようにすることが好ましい。側壁スペーサ７２
は第２ポリシリコン層６０と、ベース・リンク領域との
間の、又はゲート４４及び４６と、ソース／ドレン領域
５０及び５２との間のシリサイドの“ブリッジング”を
防止するために利用される。自己整合シリサイド、すな
わち耐熱性（高融点）金属を堆積し、耐熱性金属をシリ
コン及びポリシリコンと反応させてシリサイド（ｓａｌ
ｉｃｉｄｅ）を利用して層７４を形成することが好まし
い。
【発明の効果】以上詳述したように、本発明によれば、
ＣＭＯＳ製造工程に２回のマスキングを追加するだけ
で、ＣＭＯＳトランジスタを気化させずに、高性能バイ
ポーラ素子を形成できるので、従来より簡単な製造行程
により高性能なＢｉＣＭＯＳ回路を製造できる。
【図面の簡単な説明】
【図１】ＮＭＯＳ及びＰＭＯＳトランジスタとバイポー
ラトランジスタのためのベース及びコレクタ領域とを有
する半導体基板の側断面図である。
【図２】図１のベース領域にベース／エミッタ構造を形
成するための製造ステップを示す断面図である。
【図３】図１のベース領域にベース／エミッタ構造が形
成するための製造ステップを示す断面図である。
【図４】図１のベース領域にベース／エミッタ構造が形
成するための製造ステップを示す断面図である。
【図５】図１のベース領域においてベース／エミッタ構
造が形成された後の製造ステップわ示す側断面図であ
る。
【図６】図１のベース領域においてベース／エミッタ構
造が形成された後の製造ステップわ示す側断面図であ
る。
【符号の説明】
１０：半導体基板 １２，１４，１６：Ｎ+理設層 １８：Ｐ-エピヌキシヤル層 ２０，２２：Ｎ-井戸 ２４，２５，２６，２８：Ｐ形接合分離層 ３０，３２，３４，３６，３８：フィールド酸化物領域 ４０，４２，：ゲート酸化物 ４４，４６：第１ポリシリコン ４８：回路配線 ５０：ソース ５２：ドレン ５３：コネクタ接点領域 ５４：Ｐベース層 ５５，５７：ベース接点領域 ５６：酸化物層 ５８：エミッタ・ウインドウ ６０：第２ポリシリコン層 ６２：フォトリジスト層 ６４，６６：ベース・リング領域 ７０：エミッタ ７２：側壁スペーサ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年４月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 ベース・エミッタ構造の製造方法及び
ＢｉＣＯＭＳ回路の製造方法
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェン・シー・リン アメリカ合衆国カリフォルニア州クパチー ノ，ソラ・ストリート 20883 (72)発明者 アシヨク・カプール アメリカ合衆国カリフォルニア州パロ・ア ルト，アマリロ・アベニュー 1056

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】後記（イ）及至（ヘ）を含むＢｉＣＭＯＳ
    回路におけるベース・エミッタ構造の製造方法。 （イ）ＰＭＯＳ，ＮＭＯＳトランジスタ及びベース領域
    を有する半導体基板を用意するステップ， （ロ）前記半導体基板上に絶縁層を形成するステップ， （ハ）第１のマスクにより前記ベース領域上の前記絶縁
    層にウインドウをパターン化するステップ， （ニ）前記絶縁層と前記ウインドウの内部に導電性エミ
    ッタ層を形成するステップ， （ホ）第２のマスクを用いて前記エミッタ層の一部を除
    去して，前記ウインドウの内部のエミッタ層及びウイン
    ドウに隣接した前記エミッタ層を残留せしめるステッ
    プ， （ヘ）前記ウインドウに隣接した前記エミッタ層を用い
    る自己整合法により前記絶縁層の一部分を除去して前記
    エミッタ層の下にある前記絶縁層の一部分を残留せしめ
    るステップ。
  2. 【請求項２】前記（イ），（ロ）のステップの間に後記
    （イ−Ａ）のステップを追加して成る請求項１記載のベ
    ース・エミッタ構造の製造方法。 （イ−Ａ）不純物をマスク無しで注入するステップ。
  3. 【請求項３】前記（イ−Ａ）のステップにおける注入レ
    ベルが前記ＰＭＯＳ，ＮＭＯＳトランジスタの暴露表面
    への注入レベルより実質的に低レベルである特徴を有す
    る請求項２記載のベース・エミッタ構造の製造方法。
  4. 【請求項４】後記（イ）及至（チ）のステップを含むＢ
    ｉＣＭＯＳ回路の製造方法。 （イ）半導体基板を用意するステップ， （ロ）前記半導体基板上で，ＰＭＯＳ領域，ＮＭＯＳ領
    域，ベース領域を分離するステップ， （ハ）後記（ニ）及至（リ）のステップによって電気的
    特性が劣化しないようなＭＯＳトランジスタを前記ＰＭ
    ＯＳ領域と前記ＮＭＯＳ領域に形成するステップ， （ニ）前記ＰＭＯＳ領域，前記ＮＭＯＳ領域，前記ベー
    ス領域に第１の不純物を第１の不純物導入強度でブラン
    ケット注入するステップ， （ホ）前記ＰＭＯＳ領域，前記ＮＭＯＳ領域及び前記ベ
    ース領域に絶縁層を形成するステップ， （ヘ）前記絶縁層に前記ベース領域の一部分を露出させ
    るためのウインドウを形成するステップ， （ト）前記ウインドウの内部と前記絶縁層の上にエミッ
    タ材料を堆積するステップ， （チ）前記エミッタ材料の一部分を除去して前記ウイン
    ドウの内部と周囲の前記エミッタ材料を残すステップ， （リ）前記エミッタ材料をマスクとして前記絶縁層の一
    部分を除去して前記エミッタ材料の下部の前記絶縁層を
    残すステップ。
JP4304734A 1991-10-18 1992-10-16 ベース・エミッタ構造の製造方法及びＢｉＣＯＭＳ回路の製造方法 Pending JPH05315553A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US779,448 1977-03-21
US07/779,448 US5158900A (en) 1991-10-18 1991-10-18 Method of separately fabricating a base/emitter structure of a BiCMOS device

Publications (1)

Publication Number Publication Date
JPH05315553A true JPH05315553A (ja) 1993-11-26

Family

ID=25116487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4304734A Pending JPH05315553A (ja) 1991-10-18 1992-10-16 ベース・エミッタ構造の製造方法及びＢｉＣＯＭＳ回路の製造方法

Country Status (2)

Country Link
US (1) US5158900A (ja)
JP (1) JPH05315553A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504363A (en) * 1992-09-02 1996-04-02 Motorola Inc. Semiconductor device
US6046079A (en) * 1993-08-18 2000-04-04 United Microelectronics Corporation Method for prevention of latch-up of CMOS devices
US5627097A (en) * 1995-07-03 1997-05-06 Motorola, Inc. Method for making CMOS device having reduced parasitic capacitance
JP3070554B2 (ja) 1997-11-28 2000-07-31 日本電気株式会社 半導体装置及びその製造方法
JP2000012714A (ja) * 1998-06-22 2000-01-14 Sony Corp 半導体装置の製造方法
JP2001215358A (ja) * 2000-01-31 2001-08-10 Molex Inc 光ファイバ用フェルール及びその製造方法
US9001530B2 (en) * 2012-06-29 2015-04-07 Finisar Corporation Integrated circuit with voltage conversion

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8507624D0 (en) * 1985-03-23 1985-05-01 Standard Telephones Cables Ltd Semiconductor devices
JPH0628296B2 (ja) * 1985-10-17 1994-04-13 日本電気株式会社 半導体装置の製造方法
US4727046A (en) * 1986-07-16 1988-02-23 Fairchild Semiconductor Corporation Method of fabricating high performance BiCMOS structures having poly emitters and silicided bases
US4962053A (en) * 1987-01-30 1990-10-09 Texas Instruments Incorporated Bipolar transistor fabrication utilizing CMOS techniques
US4774204A (en) * 1987-06-02 1988-09-27 Texas Instruments Incorporated Method for forming self-aligned emitters and bases and source/drains in an integrated circuit
US4803175A (en) * 1987-09-14 1989-02-07 Motorola Inc. Method of fabricating a bipolar semiconductor device with silicide contacts
GB2233492A (en) * 1989-06-16 1991-01-09 Philips Nv A method of manufacturing a semiconductor bimos device
US4902639A (en) * 1989-08-03 1990-02-20 Motorola, Inc. Process for making BiCMOS integrated circuit having a shallow trench bipolar transistor with vertical base contacts
US4983531A (en) * 1990-02-12 1991-01-08 Motorola, Inc. Method of fabricating a single polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors

Also Published As

Publication number Publication date
US5158900A (en) 1992-10-27

Similar Documents

Publication Publication Date Title
US4764482A (en) Method of fabricating an integrated circuit containing bipolar and MOS transistors
US4752589A (en) Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate
CA1267444A (en) Bicmos process having narrow bipolar emitter and implanted aluminum isolation
JP2860103B2 (ja) 半導体装置製造方法
JP2543948B2 (ja) 半導体装置の製造方法
KR940009360B1 (ko) 반도체장치 및 그 제조방법
JPH04226066A (ja) Ｂｉｃｍｏｓ装置及びその製造方法
JP5076098B2 (ja) 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス
JPH0366133A (ja) ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路
US5557131A (en) Elevated emitter for double poly BICMOS devices
JP2708027B2 (ja) 半導体装置およびその製造方法
US5001081A (en) Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
JP2953425B2 (ja) 半導体装置の製造方法
US5348896A (en) Method for fabricating a BiCMOS device
JPH0557741B2 (ja)
JPH05315553A (ja) ベース・エミッタ構造の製造方法及びＢｉＣＯＭＳ回路の製造方法
US5179031A (en) Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
JPH06104272A (ja) 半導体装置及び製造方法
EP0763256B1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH BiCMOS CIRCUIT
EP0293588B1 (en) Pedestal transistors and method of production thereof
JPH0345548B2 (ja)
JPH08274201A (ja) 半導体集積回路装置およびその製造方法
JPH09306924A (ja) 半導体装置の製造方法
JP3190370B2 (ja) 密接して離隔したコンタクトを有するＢｉＣＭＯＳ装置及びその製造方法
JPH04368171A (ja) Ｂｉ−ＣＭＯＳ集積回路の製造方法