JPH05304350A - Printed wiring board and its production - Google Patents

Printed wiring board and its production

Info

Publication number
JPH05304350A
JPH05304350A JP10744892A JP10744892A JPH05304350A JP H05304350 A JPH05304350 A JP H05304350A JP 10744892 A JP10744892 A JP 10744892A JP 10744892 A JP10744892 A JP 10744892A JP H05304350 A JPH05304350 A JP H05304350A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
solder alloy
foot pad
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10744892A
Other languages
Japanese (ja)
Inventor
Masatoshi Sunamoto
昌利 砂本
Minoru Fujita
実 藤田
Naoshige Kawasaki
直茂 河崎
Takeshi Morita
毅 森田
Takashi Takahama
隆 高浜
Osamu Hayashi
修 林
Shunsuke Uzaki
俊介 宇崎
Shunei Sudo
俊英 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10744892A priority Critical patent/JPH05304350A/en
Publication of JPH05304350A publication Critical patent/JPH05304350A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To provide a printed wiring board and its production method in which it is unnecessary to displace a lead on a copper foot pad pattern when mounting an IC package and the positioning for the lead is easy. CONSTITUTION:The upper face of solder alloy film 1 on a copper foot pad pattern 3 for mounting an IC package of wiring pattern is formed as to become flat, and a lead 4a of the IC package is placed thereon and solder-jointed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、配線パターン上に無
電解はんだめっきが施されるプリント配線板およびその
製造方法に係り、特に配線パターン上に施されるはんだ
めっき皮膜上面の形状に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board in which electroless solder plating is applied on a wiring pattern and a method for manufacturing the same, and more particularly to the shape of the upper surface of a solder plating film applied on the wiring pattern. is there.

【0002】[0002]

【従来の技術】図10は例えば同一出願人によって開発
され出願ずみの特願平2−321183号に示された先
行技術におけるプリント配線板の製造方法のプロセスを
示すフローチャートである。先行技術における従来のプ
リント配線板は、配線パターンを形成した後、あるいは
配線パターンを形成しソルダーレジストを塗布した後
に、無電解はんだめっき液に浸漬し露出した金属銅部分
とめっき液中のスズイオンおよび鉛イオンを反応させス
ズ/鉛を主成分としたはんだ合金を銅パターン上に析出
させることによって製造されている。
2. Description of the Related Art FIG. 10 is a flow chart showing a process of a method for manufacturing a printed wiring board in the prior art disclosed in Japanese Patent Application No. 2-321183 developed and filed by the same applicant. Conventional printed wiring boards in the prior art, after forming a wiring pattern, or after forming a wiring pattern and applying a solder resist, are immersed in an electroless solder plating solution and exposed to exposed metal copper portions and tin ions in the plating solution. It is manufactured by reacting lead ions to deposit a tin / lead based solder alloy on a copper pattern.

【0003】又、上記無電解はんだめっき液について
は、例えば特開平1−290774号公報等に、スズ、
鉛、有機スルホン酸、チオ尿素を主成分とする無電解は
んだめっき液が記載されている。これらの無電解はんだ
めっき液は上記したように金属銅上にスズ/鉛を主成分
とするはんだ合金を析出させることができる。一般に、
これらの無電解はんだめっきは、めっき浴中のスズ/鉛
イオンと金属銅とが反応することにより、次のような置
換反応ではんだ合金を析出させている。 0.74Sn2++0.26Pb2++2Cu →Sn−Pb(74at%Sn)+2Cu+ 上記の反応式によれば、1モルのはんだ合金(74at
omic%Sn)を析出させると、2モルの銅がめっき
浴中に溶解することになる。これは、はんだ合金(74
atomic%Sn)1μmに対して銅0.85μmに
相当することになる。
Regarding the above electroless solder plating solution, for example, Japanese Patent Application Laid-Open No. 1-290774 discloses tin,
An electroless solder plating solution containing lead, organic sulfonic acid and thiourea as main components is described. As described above, these electroless solder plating solutions can deposit a solder alloy containing tin / lead as a main component on metallic copper. In general,
In these electroless solder platings, a tin / lead ion in a plating bath reacts with metallic copper to deposit a solder alloy by the following substitution reaction. 0.74Sn 2+ + 0.26Pb 2+ + 2Cu → Sn-Pb (74at% Sn) + 2Cu + According to the above reaction formula, 1 mol of solder alloy (74at
Omic% Sn) will cause 2 moles of copper to dissolve in the plating bath. This is a solder alloy (74
This corresponds to 0.85 μm of copper for 1 μm of atomic% Sn).

【0004】[0004]

【発明が解決しようとする課題】従来のプリント配線板
の配線パターン上に施される無電解はんだめっきは以上
のようになされているので、CuとSn、Pbとの置換
反応過程ではんだめっき皮膜中にボイドが発生する場合
があり、このボイドを内在した状態では銅フットパッド
パターンに対する密着性が悪くなるため、図10におけ
るフローチャートの後熱処理プロセスを施して、はんだ
めっき皮膜を溶融凝固させることによって、密着性を上
げている。
Since the conventional electroless solder plating applied to the wiring pattern of the printed wiring board is performed as described above, the solder plating film is formed in the substitution reaction process of Cu with Sn and Pb. Since voids may occur in the inside, and the adhesion to the copper foot pad pattern deteriorates when the voids are present, the post-heat treatment process of the flowchart in FIG. 10 is performed to melt and solidify the solder plating film. , The adhesion is improved.

【0005】しかしながら、このようにはんだ合金皮膜
を溶融凝固させると、図11に示すように溶融時のはん
だ合金皮膜1は、表面張力で基板2上の銅フットパッド
パターン3の上面3aでは曲率半径が小さく、又、上面
の端部3bでは曲率半径が大きくなるため、図12に示
すように銅フットパッドパターン3上にICパッケージ
4を搭載する場合、はんだ合金皮膜1の上面の丸味によ
ってリード4aが滑ってずれてしまい、隣接したパッド
間で電気的な短絡を引き起こす恐れがあり、又、はんだ
合金皮膜1の外形が不明確となって、ICパッケージ4
の搭載時に行われるはんだ合金皮膜1の形状認識が困難
になり、リード4aの位置決めができなくなる等の問題
点があった。
However, when the solder alloy film is melted and solidified in this way, the solder alloy film 1 at the time of melting as shown in FIG. 11 has a curvature radius on the upper surface 3a of the copper foot pad pattern 3 on the substrate 2 due to surface tension. Is small and the radius of curvature is large at the end portion 3b of the upper surface. Therefore, when the IC package 4 is mounted on the copper foot pad pattern 3 as shown in FIG. 12, the lead 4a depends on the roundness of the upper surface of the solder alloy film 1. May slip and be displaced, causing an electrical short circuit between adjacent pads, and the outer shape of the solder alloy film 1 becomes unclear, resulting in an IC package 4
However, there is a problem that it becomes difficult to recognize the shape of the solder alloy film 1 that is carried out during mounting, and the lead 4a cannot be positioned.

【0006】この発明は上記のような問題点を解消する
ためになされたもので、ICパッケージ搭載時リードが
銅フットパッドパターン上からずれることなく、又、リ
ードの位置決めが容易なプリント配線板およびその製造
方法を提供することを目的とするものである。
The present invention has been made in order to solve the above-mentioned problems, and when the IC package is mounted, the leads do not deviate from the copper foot pad pattern, and the leads can be easily positioned. It is intended to provide a manufacturing method thereof.

【0007】[0007]

【課題を解決するための手段】この発明に係る請求項1
のプリント配線板は、配線パターンのICパッケージ搭
載用銅フットパッドパターン上のはんだ合金皮膜の上面
を平坦に形成したものであり、請求項2のプリント配線
板は、請求項1において、はんだ合金皮膜の上面を搭載
されるICパッケージのリード先端載置側から他方に向
けて上方に傾斜して形成したものであり、請求項3のプ
リント配線板は、配線パターンのICパッケージ搭載用
銅フットパッドパターン上のはんだ合金皮膜を銅フット
パッドパターンの側面にのみ施したものであり、請求項
4のプリント配線板の製造方法は、配線パターンのIC
パッケージ搭載用銅フットパッドパターン上面にマスキ
ングを施した後、無電解はんだめっきによりスズ/鉛を
主成分とするはんだ合金皮膜を形成することにより、請
求項3のプリント配線板を製造するものである。
[Means for Solving the Problems] Claim 1 according to the present invention
In the printed wiring board according to claim 1, the upper surface of the solder alloy film on the copper foot pad pattern for mounting the IC package of the wiring pattern is formed flat, and the printed wiring board according to claim 2 is the solder alloy film according to claim 1. 4. The printed wiring board according to claim 3, wherein the upper surface of the wiring pattern is formed by inclining upward from the lead tip mounting side of the mounted IC package toward the other side. The above solder alloy film is applied only to the side surface of the copper foot pad pattern, and the method for manufacturing a printed wiring board according to claim 4 is the IC of the wiring pattern.
A printed wiring board according to claim 3 is manufactured by masking the upper surface of a copper foot pad pattern for mounting a package and then forming a solder alloy film containing tin / lead as a main component by electroless solder plating. ..

【0008】[0008]

【作用】この発明におけるプリント配線板のICパッケ
ージ搭載用銅フットパッドパターン上に施されたはんだ
合金皮膜は、上面が平坦に形成され、又、銅フットパッ
ドパターンの側面にのみ施されることにより、ICパッ
ケージのリードが銅フットパッドパターン上から滑って
ずれるのを防止するとともに、位置決めを容易にする。
The solder alloy film formed on the copper foot pad pattern for mounting the IC package of the printed wiring board according to the present invention has a flat upper surface and is formed only on the side surface of the copper foot pad pattern. , It prevents the leads of the IC package from slipping off the copper foot pad pattern and facilitates positioning.

【0009】[0009]

【実施例】実施例1.以下、この発明の実施例を図につ
いて説明する。図1はこの発明の実施例1におけるプリ
ント配線板の製造プロセスを示すフロー図、図2は図1
のプレス加工プロセスを示す模式断面図である。まず、
例えば銅フットパッドパターン3のパターン幅150μ
m、パターン間隔150μmのパターン形成済みプリン
ト配線板を用いて、図1に示すフローに沿って、洗浄−
活性化−無電解はんだめっき洗浄・乾燥−後熱処理の各
プロセスをそれぞれ行った。そして、後熱処理プロセス
を終えた時点の銅フットパッドパターン部の状態を図2
−(A)に示す。この状態において、はんだ合金皮膜1
は、平均膜厚が13μm、上面での曲率半径Rは150
μm、上面の端部での曲率半径rは80μmの値で施さ
れている。
EXAMPLES Example 1. Embodiments of the present invention will be described below with reference to the drawings. 1 is a flow chart showing a manufacturing process of a printed wiring board in Embodiment 1 of the present invention, and FIG.
FIG. 6 is a schematic cross-sectional view showing the press working process of FIG. First,
For example, the pattern width of the copper foot pad pattern 3 is 150μ
m and a pattern-formed printed wiring board having a pattern interval of 150 μm is used, and cleaning is performed according to the flow shown in FIG.
Each process of activation-electroless solder plating cleaning / drying-post heat treatment was performed. The state of the copper foot pad pattern portion at the time of finishing the post heat treatment process is shown in FIG.
-Shown in (A). In this state, solder alloy film 1
Has an average film thickness of 13 μm and a radius of curvature R on the upper surface of 150
μm, and the radius of curvature r at the end of the upper surface is 80 μm.

【0010】次に、図2−(B)に示すように、ダイス
鋼材でなるプレス金型5によりはんだ合金皮膜1の上面
から矢印方向に180kgf/cm2の加圧力で10秒
間押圧した。なお、この時のはんだ合金皮膜1の温度は
140℃〜160℃である。このようにして行われるプ
レス加工プロセス後の銅フットパッドパターン部の状態
を図2−(C)に示す。この状態でのはんだ合金皮膜1
の上面での曲率半径R′は350μmとなり、プレス前
の曲率半径Rより大幅に大きくなり、又、上面の端部で
の曲率半径r′は20μmとなり、プレス前の曲率半径
rより大幅に小さくなっている。
Next, as shown in FIG. 2 (B), a die 5 made of a die steel material was pressed from the upper surface of the solder alloy film 1 in the direction of the arrow with a pressure of 180 kgf / cm 2 for 10 seconds. The temperature of the solder alloy film 1 at this time is 140 ° C to 160 ° C. The state of the copper foot pad pattern portion after the press working process thus performed is shown in FIG. Solder alloy film 1 in this state
Has a radius of curvature R'of 350 μm, which is significantly larger than the radius of curvature R before pressing, and has a radius of curvature r ′ of 20 μm at the end of the upper face, which is significantly smaller than the radius of curvature r before pressing. Is becoming

【0011】今、上記のようにプレスされたはんだ合金
皮膜1の上に、図3−(A)、(B)に示すようにIC
パッケージ4のリード4aを載置し、温度350℃、1
5秒間のパルスヒート方式ではんだ接合を行ったが、は
んだ合金皮膜1の上面の曲率半径R′が非常に大きくな
り、ほぼ平坦に近似した状態になっているため、図3−
(C)、(D)に示すようにリード4aが銅フットパッ
ドパターン3上から滑って位置ずれを生ずることもな
く、良好なはんだ接合ができた。又、はんだ接合部のピ
ール強度を測定した結果、接合部が破断する前にリード
4aが破断し、良好なはんだ接合強度が得られているこ
とも確認された。
Now, as shown in FIGS. 3- (A) and (B), the IC is formed on the solder alloy film 1 pressed as described above.
Place the leads 4a of the package 4 at a temperature of 350 ° C., 1
Soldering was performed by the pulse heating method for 5 seconds, but the radius of curvature R ′ of the upper surface of the solder alloy film 1 became extremely large, and the state was almost flat.
As shown in (C) and (D), the leads 4a did not slip from the copper foot pad pattern 3 and were not displaced, and good soldering was achieved. Further, as a result of measuring the peel strength of the solder joint, it was confirmed that the lead 4a broke before the joint broke, and good solder joint strength was obtained.

【0012】なお、プレス加工プロセスにおける温度お
よび加圧力を種々変えて、はんだ合金皮膜1の表面の形
状状態の異なった場合につき、上記同様のはんだ接合を
行った結果、はんだ合金皮膜1の上面での曲率半径R′
は300μm以上、上面の端部での曲率半径r′は30
μm以下の条件をそれぞれ満たせば、上記同様の効果を
発揮することも確認された。又、上面の端部での曲率半
径が大幅に小さくなっているため、はんだ合金皮膜1の
輪郭がはっきりして形状認識が容易となり、リード4a
の位置決めも容易となる。
[0012] The temperature and pressure in the press working process are variously changed, and when the shape of the surface of the solder alloy film 1 is different, the same solder joining as described above is performed. Radius of curvature R '
Is 300 μm or more, and the radius of curvature r ′ at the upper end is 30
It was also confirmed that the same effect as described above is exhibited if the conditions of μm or less are satisfied. Further, since the radius of curvature at the end of the upper surface is significantly reduced, the contour of the solder alloy film 1 becomes clear and the shape can be easily recognized.
It becomes easy to position.

【0013】実施例2.なお、上記実施例1によれば、
プレス金型5の材料としてダイス鋼を用いたが、加圧時
の温度が170℃では約50回のプレスではんだ合金皮
膜1がプレス金型5に付着して使用できなくなるのに対
して、ダイス鋼の表面にアルミナセラミック膜を真空蒸
着法によって厚さ10μm形成した場合、プレス金型5
の寿命が約500回まで延長された。なお、セラミック
材料として窒化ボロン、窒化ケイ素を用いても同様の効
果を奏することが確認された。
Embodiment 2. According to the first embodiment,
Although die steel was used as the material of the press die 5, when the temperature at the time of pressurization is 170 ° C., the solder alloy film 1 adheres to the press die 5 and becomes unusable in about 50 presses. When an alumina ceramic film having a thickness of 10 μm is formed on the surface of the die steel by a vacuum deposition method, the press die 5
Has been extended to about 500 times. It was confirmed that the same effect can be obtained by using boron nitride or silicon nitride as the ceramic material.

【0014】実施例3.一般に、ICパッケージ4のリ
ード4aが銅フットパッドパターン3と接する先端部分
には、接合品質向上のため図4に示すように角度αが与
えられている。本実施例はこの点に着目してなされたも
のである。まず、ICパッケージ4はリード4aの角度
αが6゜のものを適用した。そこで、例えば、パターン
幅150μm、パターン間隔150μm、平均はんだ膜
厚13μmの銅フットパッドパターン3に、上記実施例
2と同様なプレス金型5を用いて、温度160℃、加圧
方向θ=6゜で180kgf/cmの加圧力で10秒間
押圧することにより、図5に示すような形状のはんだ合
金皮膜1を得た。
Example 3. Generally, an angle α is given to the tip end portion where the lead 4a of the IC package 4 is in contact with the copper foot pad pattern 3 as shown in FIG. 4 in order to improve the joining quality. The present embodiment is made by paying attention to this point. First, as the IC package 4, a lead 4a having an angle α of 6 ° was applied. Therefore, for example, for a copper foot pad pattern 3 having a pattern width of 150 μm, a pattern interval of 150 μm, and an average solder film thickness of 13 μm, a press die 5 similar to that used in the second embodiment is used and the temperature is 160 ° C. and the pressure direction θ = 6. By pressing at 180 ° with a pressure of 180 kgf / cm for 10 seconds, a solder alloy film 1 having a shape as shown in FIG. 5 was obtained.

【0015】この状態でのはんだ合金皮膜1の上面での
曲率半径R′は330μm、上面の端部での曲率半径
r′は20μmであった。このようにして形成されたは
んだ合金皮膜1の上面にICパッケージ4のリード4a
を載置してはんだ接合を行うと、はんだ合金皮膜1の表
面がリード4aの延在方向に沿って配置されるため、溶
融したはんだが激しく流動することもなく、はんだ接合
部の形状が良好になり接合強度も得られる。なお、この
角度θは2〜6゜が適当である。
In this state, the radius of curvature R'on the upper surface of the solder alloy coating 1 was 330 μm, and the radius of curvature r'at the edge of the upper surface was 20 μm. The leads 4a of the IC package 4 are formed on the upper surface of the solder alloy film 1 thus formed.
When the surface of the solder alloy film 1 is placed along the extending direction of the leads 4a when the soldering is carried out by mounting the above, the melted solder does not flow violently and the shape of the soldered joint is good. Therefore, the bonding strength can be obtained. It is suitable that the angle θ is 2 to 6 °.

【0016】実施例4.図6はこの発明の実施例4にお
けるプリント配線板の製造プロセスを示す図、図7は図
6におけるマスク貼付プロセス、マスク剥離プロセスを
示す模式断面図である。一般に、プリント配線板のパタ
ーン上には、パターン保護とパターン間の絶縁性を向上
させることを目的としてソルダーレジストが塗布されて
いる。しかしながら、ICパッケージ搭載用の銅フット
パッドパターン3間のような微細なスペースには、ソル
ダーレジストが高液粘性であるがために塗布することは
できない。そのため、図7に示すように銅フットパッド
パターン3間にソルダーレジスト6は存在せず空間とな
っている。
Example 4. 6 is a diagram showing a manufacturing process of a printed wiring board in Embodiment 4 of the present invention, and FIG. 7 is a schematic sectional view showing a mask attaching process and a mask peeling process in FIG. Generally, a solder resist is applied on the pattern of a printed wiring board for the purpose of protecting the pattern and improving the insulation between the patterns. However, the solder resist cannot be applied to a minute space such as between the copper foot pad patterns 3 for mounting the IC package because the solder resist has a high liquid viscosity. Therefore, as shown in FIG. 7, the solder resist 6 does not exist between the copper foot pad patterns 3 and is a space.

【0017】まず、パターン幅150μm、パターン間
隔150μmの銅フットパッドパターン3、10個の上
部に、図7−(A)に示すようにマスク7として厚さ5
0μmのドライフィルムレジストを貼付し、図7−
(B)に示すようにその側面にめっき液温度70℃、め
っき時間60分で無電解はんだめっきを行いはんだ合金
皮膜1を形成した。その後、図7−(C)に示すように
マスク7を剥離し、銅フットパッドパターン3の1個に
つき10個所、10個で合計100個所について、はん
だ合金皮膜1の厚さを測定した結果、最も厚い所で2
8、1μm、薄い所で21、4μm、平均で25μmで
あり、全個所につき隣接した銅フットパッドパターン3
間でブリッジ現象を発生することもなく、図8に示すよ
うに良好なはんだ合金皮膜1が銅フットパッドパターン
の側面にのみ得られた。
First, as shown in FIG. 7- (A), a mask 5 having a thickness of 5 is formed on top of 10 copper foot pad patterns 3 having a pattern width of 150 μm and a pattern interval of 150 μm.
Apply a dry film resist of 0 μm, and
As shown in (B), electroless solder plating was performed on the side surface at a plating solution temperature of 70 ° C. for a plating time of 60 minutes to form a solder alloy film 1. Thereafter, as shown in FIG. 7- (C), the mask 7 was peeled off, and the thickness of the solder alloy film 1 was measured at 10 locations for each of the copper foot pad patterns 3 and a total of 100 locations, 2 at the thickest place
8, 1 μm, 21 in thin places, 4 μm, average 25 μm, and adjacent copper foot pad pattern 3 in all places
A good solder alloy film 1 was obtained only on the side surface of the copper foot pad pattern, as shown in FIG.

【0018】その後、図9−(A)に示すように、銅フ
ットパッドパターン3上に直接ICパッケージ4のリー
ド4aを載置し、温度350℃、15秒間のパルスヒー
ト方式ではんだ接合を行ったが、側面のはんだ合金皮膜
1が溶融することにより、銅フットパッドパターン3と
リード4aの接合面をぬらし、図9−(B)に示すよう
に位置ずれを生じることなく、良好なはんだ接合ができ
た。又、上記実施例1の場合と同様、はんだ接合部のピ
ール強度を測定した結果、接合部が破断する前にリード
4aが破断し、良好なはんだ接合強度が得られているこ
とも確認された。
Thereafter, as shown in FIG. 9- (A), the leads 4a of the IC package 4 are directly placed on the copper foot pad pattern 3 and soldering is performed by a pulse heating method at a temperature of 350 ° C. for 15 seconds. However, when the solder alloy film 1 on the side surface is melted, the joint surface between the copper foot pad pattern 3 and the lead 4a is wetted, and good solder joint can be achieved without causing positional displacement as shown in FIG. 9- (B). I was able to. Further, as in the case of Example 1 above, as a result of measuring the peel strength of the solder joint, it was also confirmed that the lead 4a broke before the joint broke, and good solder joint strength was obtained. ..

【0019】[0019]

【発明の効果】以上のように、この発明によれば配線パ
ターンのICパッケージ搭載用銅フットパッドパターン
上のはんだ合金皮膜の上面を平坦に形成し、又、はんだ
合金皮膜の上面を平坦に形成するとともに搭載されるI
Cパッケージのリード先端載置側から他方に向けて上方
に傾斜して形成し、さらに又、はんだ合金皮膜を銅フッ
トパッドパターンの側面にのみ施すようにしたので、I
Cパッケージのリードが銅フットパッドパターン上から
ずれることなく、又、リードの位置決めが容易なプリン
ト配線板およびその製造方法を提供することが可能にな
り実用上優れた効果を発揮する。
As described above, according to the present invention, the upper surface of the solder alloy film on the copper foot pad pattern for mounting the IC package of the wiring pattern is formed flat, and the upper surface of the solder alloy film is formed flat. I installed with
The C package is formed by inclining upward from the lead tip mounting side toward the other side, and the solder alloy film is applied only to the side surface of the copper foot pad pattern.
It is possible to provide a printed wiring board in which the leads of the C package do not deviate from the copper foot pad pattern and the positioning of the leads is easy, and a method for manufacturing the printed wiring board, which exhibits an excellent effect in practice.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1におけるプリント配線板の
製造プロセスを示すフロー図である。
FIG. 1 is a flowchart showing a manufacturing process of a printed wiring board according to a first embodiment of the present invention.

【図2】図1におけるプレス加工プロセスを示す模式断
面図である。
FIG. 2 is a schematic cross-sectional view showing a press working process in FIG.

【図3】この発明の実施例1におけるプリント配線板の
銅フットパッドパターン上に、ICパッケージをはんだ
付搭載するプロセスを示す模式断面図である。
FIG. 3 is a schematic cross-sectional view showing a process of soldering and mounting an IC package on a copper foot pad pattern of a printed wiring board according to Embodiment 1 of the present invention.

【図4】ICパッケージのリードの一般的な形状を示す
図である。
FIG. 4 is a diagram showing a general shape of leads of an IC package.

【図5】この発明の実施例3におけるプリント配線板の
銅フットパッドパターン上のはんだ合金皮膜の形状を示
す模式断面図である。
FIG. 5 is a schematic cross-sectional view showing the shape of a solder alloy film on a copper foot pad pattern of a printed wiring board according to Example 3 of the present invention.

【図6】この発明の実施例4におけるプリント配線板の
製造プロセスを示すフロー図である。
FIG. 6 is a flow chart showing a manufacturing process of a printed wiring board according to Embodiment 4 of the present invention.

【図7】図6におけるマスク貼付プロセスおよびマスク
剥離プロセスを示す模式断面図である。
7 is a schematic cross-sectional view showing a mask attaching process and a mask peeling process in FIG.

【図8】この発明の実施例4におけるプリント配線板の
銅フットパッドパターン上のはんだ合金皮膜の形状を示
す模式断面図である。
FIG. 8 is a schematic cross-sectional view showing the shape of a solder alloy coating on a copper foot pad pattern of a printed wiring board according to Embodiment 4 of the present invention.

【図9】この発明の実施例4におけるプリント配線板の
銅フットパッドパターン上に、ICパッケージをはんだ
付搭載するプロセスを示す模式断面図である。
FIG. 9 is a schematic cross-sectional view showing a process of soldering and mounting an IC package on a copper foot pad pattern of a printed wiring board according to Embodiment 4 of the present invention.

【図10】従来のプリント配線板の製造プロセスを示す
フロー図である。
FIG. 10 is a flowchart showing a manufacturing process of a conventional printed wiring board.

【図11】従来におけるプリント配線板の銅フットパッ
ドパターン上のはんだ合金皮膜の形状を示す模式断面図
である。
FIG. 11 is a schematic cross-sectional view showing the shape of a solder alloy film on a copper foot pad pattern of a conventional printed wiring board.

【図12】従来におけるプリント配線板の銅フットパッ
ドパターン上に、ICパッケージをはんだ付搭載するプ
ロセスを示す模式断面図である。
FIG. 12 is a schematic cross-sectional view showing a process of soldering an IC package on a copper foot pad pattern of a conventional printed wiring board.

【符号の説明】[Explanation of symbols]

1 はんだ合金皮膜 2 基板 3 銅フットパッドパターン 4 ICパッケージ 4a リード 5 プレス金型 6 ソルダーレジスト 7 マスク 1 Solder Alloy Film 2 Substrate 3 Copper Foot Pad Pattern 4 IC Package 4a Lead 5 Press Mold 6 Solder Resist 7 Mask

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 毅 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社生産技術研究所内 (72)発明者 高浜 隆 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社生産技術研究所内 (72)発明者 林 修 尼崎市塚口本町8丁目1番1号 三菱電機 株式会社生産技術研究所内 (72)発明者 宇崎 俊介 相模原市宮下一丁目1番57号 三菱電機株 式会社相模製作所内 (72)発明者 須藤 俊英 相模原市宮下一丁目1番57号 三菱電機株 式会社相模製作所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takeshi Morita 8-1-1 Tsukaguchihonmachi, Amagasaki City Mitsubishi Electric Corporation Production Technology Laboratory (72) Inventor Takashi Takahama 8-1-1 Tsukaguchihonmachi, Amagasaki Mitsubishi (72) Inventor Osamu Hayashi 8-1-1 Tsukaguchi Honcho, Amagasaki City Mitsubishi Electric Co., Ltd. (72) Inventor Shunsuke Uzaki 1-157 Miyashita, Sagamihara Mitsubishi Electric (72) Inventor Toshihide Sudo 1-157 Miyashita, Sagamihara City Mitsubishi Electric Co., Ltd. Sagami Manufacturing Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 配線パターン上に無電解めっきによりス
ズ/鉛を主成分とするはんだ合金皮膜を施したプリント
配線板において、上記配線パターンのICパッケージ搭
載用銅フットパッドパターン上の上記はんだ合金皮膜の
上面は平坦に形成されていることを特徴とするプリント
配線板。
1. A printed wiring board in which a solder alloy film containing tin / lead as a main component is formed on a wiring pattern by electroless plating, wherein the solder alloy film on the copper foot pad pattern for mounting an IC package of the wiring pattern. The printed wiring board is characterized in that the upper surface of is formed flat.
【請求項2】 はんだ合金皮膜の上面は、搭載されるI
Cパッケージのリード先端載置側から他方に向けて上方
に傾斜して形成されていることを特徴とする請求項1記
載のプリント配線板。
2. The upper surface of the solder alloy coating is I
The printed wiring board according to claim 1, wherein the printed wiring board is formed so as to be inclined upward from the lead tip mounting side of the C package toward the other side.
【請求項3】 配線パターン上に無電解めっきによりス
ズ/鉛を主成分とするはんだ合金皮膜を施したプリント
配線板において、上記配線パターンのICパッケージ搭
載用銅フットパッドパターン上の上記はんだ合金皮膜は
上記銅フットパッドパターンの側面にのみ施されている
ことを特徴とするプリント配線板。
3. A printed wiring board in which a solder alloy film containing tin / lead as a main component is formed on a wiring pattern by electroless plating, wherein the solder alloy film on the copper foot pad pattern for mounting an IC package of the wiring pattern. Is a printed wiring board characterized by being provided only on the side surface of the copper foot pad pattern.
【請求項4】 配線パターンのICパッケージ搭載用銅
フットパッドパターン上面にマスキングを施した後、無
電解はんだめっきによりスズ/鉛を主成分とするはんだ
合金皮膜を形成するようにしたことを特徴とする請求項
3記載のプリント配線板の製造方法。
4. A solder alloy film mainly composed of tin / lead is formed by electroless solder plating after masking the upper surface of a copper foot pad pattern for mounting an IC package of a wiring pattern. The method for manufacturing a printed wiring board according to claim 3.
JP10744892A 1992-04-27 1992-04-27 Printed wiring board and its production Pending JPH05304350A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10744892A JPH05304350A (en) 1992-04-27 1992-04-27 Printed wiring board and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10744892A JPH05304350A (en) 1992-04-27 1992-04-27 Printed wiring board and its production

Publications (1)

Publication Number Publication Date
JPH05304350A true JPH05304350A (en) 1993-11-16

Family

ID=14459414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10744892A Pending JPH05304350A (en) 1992-04-27 1992-04-27 Printed wiring board and its production

Country Status (1)

Country Link
JP (1) JPH05304350A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094213A1 (en) * 2011-12-20 2013-06-27 株式会社 東芝 Ceramic copper circuit board and semiconductor device employing same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094213A1 (en) * 2011-12-20 2013-06-27 株式会社 東芝 Ceramic copper circuit board and semiconductor device employing same
CN104011852A (en) * 2011-12-20 2014-08-27 株式会社东芝 Ceramic Copper Circuit Board And Semiconductor Device Employing Same
KR20140112029A (en) * 2011-12-20 2014-09-22 가부시끼가이샤 도시바 Ceramic copper circuit board and semiconductor device employing same
JPWO2013094213A1 (en) * 2011-12-20 2015-04-27 株式会社東芝 Ceramic copper circuit board and semiconductor device using the same
US9357643B2 (en) 2011-12-20 2016-05-31 Kabushiki Kaisha Toshiba Ceramic/copper circuit board and semiconductor device

Similar Documents

Publication Publication Date Title
US5523920A (en) Printed circuit board comprising elevated bond pads
JPH0748584B2 (en) Printed circuit and its manufacturing method
EP0361752B1 (en) Selective solder formation on printed circuit boards
US4829553A (en) Chip type component
US20170051388A1 (en) Mask-Less Selective Plating of Leadframe
JPH05304350A (en) Printed wiring board and its production
JPWO2004056162A1 (en) Electronic component for flip chip mounting and manufacturing method thereof, circuit board and manufacturing method thereof, mounting body manufacturing method
JP2761262B2 (en) Method of manufacturing thick film printed circuit board
JP3349166B2 (en) Circuit board
JP2811741B2 (en) Method for manufacturing semiconductor device
JPH04144190A (en) Circuit board and manufacture thereof
JP2501174B2 (en) Method for manufacturing surface mount terminal
KR940009173B1 (en) Method of preparing a printed substrate
JPS63271997A (en) Printed wiring board
JPH05283853A (en) Printed-circuit board
JPH0629648A (en) Printed wiring board and its manufacture
JP4038985B2 (en) Tape carrier for semiconductor devices
JPH04297091A (en) Solder coating printed circuit board and manufacture thereof
JPS62154658A (en) Manufacture of lead frame for semiconductor device
JPH0722213A (en) Method for forming solder bump on surface mounting component
JPS59158544A (en) Circuit substrate and manufacture thereof
EP1077482A2 (en) Semiconductor contacting device
JP2022122426A (en) Manufacturing method of aluminum-ceramic circuit board
JP2837052B2 (en) Electronic components
JPH06216507A (en) Solder precoated circuit board