JPH05304004A - チップｐｔｃサーミスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 サーミスタ素体に対し内部電極がオーミック
接触したチップＰＴＣサーミスタを製造する。 【構成】 少なくとも一対の内部電極を有したセラミッ
ク素体を形成する。次に内部電極にそれぞれ電気的に接
続された一対の外部電極をサーミスタ素体上に形成す
る。次に、サーミスタ素体内の内部電極間にパルス電圧
を印加する。これによって内部電極とサーミスタ素体の
間のバリアを除去し、オーミック接触を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、正の抵抗温度係数を有
するチップＰＴＣサーミスタ素子の製造方法に関するも
のであり、特に面実装型チップ部品として好適に用いる
ことのできるチップＰＴＣサーミスタ素子の製造方法に
関するものである。

【０００２】

【従来の技術】面実装型のチップＰＴＣサーミスタとし
て従来より用いられているサーミスタ素子は、焼成によ
り形成したサーミスタ素体の両端面にオーミック電極を
形成し、その上に導電ペーストを塗布してこれを焼き付
けることにより、保護電極を形成し製造している。図１
１は、これら従来のサーミスタ素子を示す斜視図であ
る。図１１を参照して、サーミスタ素体１の両端部には
オーミック電極２が形成されており、このオーミック電
極２を覆うようにさらに保護電極３が設けられている。
保護電極３はオーミック電極２と電気的に接続されるよ
うに設けられている。保護電極３の上端及び下端はサー
ミスタ素体１に沿って延び、それぞれかぶり部３ａが形
成されている。かぶり部３ａは、それぞれ両端から長さ
ｂだけ内側に延びるように形成されている。

【０００３】図１２は図１１に示すチップＰＴＣサーミ
スタの保護電極を形成する前の状態を示す斜視図であ
る。図１２に示すように、オーミック電極２はサーミス
タ素体１の両端面上に形成されており、例えば、Ｎｉめ
っきにより形成されている。このような従来のチップＰ
ＴＣサーミスタでは、セラミック素体の厚みを変化させ
ることにより抵抗値の調整を行う必要があった。このよ
うな厚みの調整は、セラミック・ウエハーの厚みを研磨
して減らしたり、あるいはスライスしてウエハーの厚み
を変えることにより行うが、製造ロット間において素子
の厚みがかなり大きく変動する。また、素子の厚みのば
らつきにより、抵抗値にばらつきを生じ易いという問題
があった。

【０００４】また、保護電極が表面に露出しているた
め、経時により特性が変化しやすく、ライフ特性が十分
でないという問題もあった。また、サーミスタ素体の寸
法のばらつき及び保護電極間の寸法のばらつきにより、
抵抗値が大きく影響されるため、従来より所望の抵抗値
を高い精度で実現することのできるチップＰＴＣサーミ
スタが求められている。

【０００５】

【発明が解決しようとする課題】このような従来の問題
点を解決する方法として、サーミスタ素体内に内部電極
を設けることが考えられる。内部電極を設けることによ
り、内部電極間の距離によって抵抗値が決定されるた
め、従来のようなセラミック素体の寸法のばらつき及び
保護電極間の距離のばらつきによる影響を少なくするこ
とができ、かつ外部環境からの影響も少なくすることが
できる。このため、高精度でかつ高信頼性を有するチッ
プＰＴＣサーミスタとすることができる。

【０００６】このような内部電極を有したチップＰＴＣ
サーミスタは、セラミックグリーンシートを内部電極材
料と共に積層し、これを焼成することにより製造するこ
とができる。しかしながら、内部電極材料として卑金属
を用いた場合には、サーミスタ素体の焼成温度は１３０
０℃付近と高いため、内部電極材料の金属が酸化されて
しまうという問題があった。また、内部電極材料として
Ｐｔ及びＰｄ等の貴金属を使用した場合には、焼成の際
に酸化されることはないが、仕事関数が半導体の電子親
和力よりも高いので、電極とセラミック素体との間にバ
リアが形成されてしまい、オーミック接触を得ることが
できないという問題があった。

【０００７】本発明の目的は、このような従来の問題点
を解消し、貴金属からなる材料を用いて内部電極を形成
しても、オーミック接触を得ることのできるチップＰＴ
Ｃサーミスタの製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明の製造方法は、少
なくとも一対の内部電極を有したサーミスタ素体を形成
する工程と、内部電極にそれぞれ電気的に接続された一
対の外部電極をサーミスタ素体上に形成する工程と、サ
ーミスタ素体内の内部電極間にパルス電圧を印加するこ
とによって、内部電極とサーミスタ素体の間のバリアを
除去する工程とを備えている。

【０００９】

【作用】本発明の製造方法では、セラミック素体内の内
部電極間にパルス電圧を印加し、これによって内部電極
とサーミスタ素体の間のバリアを除去している。このよ
うなバリアの除去により、内部電極とサーミスタ素体の
間でオーミック接触を得ることができる。サーミスタ素
体内の内部電極間にパルス電圧を印加する方法として
は、外部電極を形成した後に外部電極間にパルス電圧を
印加する方法が簡便である。外部電極間にパルス電圧を
印加することにより、内部電極とサーミスタ素体の間の
みならず、外部電極とサーミスタ素体の間のバリアも除
去することができる。しかしながら、本発明は、外部電
極間にパルス電圧を印加する方法に限定されるものでは
なく、例えば外部電極を形成する前に内部電極と電気的
に接続する端子を設け内部電極間にパルス電圧を印加さ
せてもよい。

【００１０】

【実施例】図２は、本発明に従い製造されるチップＰＴ
Ｃサーミスタの一例を示す斜視図である。図３は、図２
のＡ−Ａ線に沿う断面図である。また、図４は図３のＢ
−Ｂ線に沿う断面図である。図２、図３及び図４を参照
して、サーミスタ素体１１の両端部には、それぞれ外部
電極１３ａ及び１３ｂが設けられている。サーミスタ素
体１１の内部には、内部電極１２ａ及び１２ｂが形成さ
れている。内部電極１２ａは外部電極１３ａと、内部電
極１２ｂは外部電極１３ｂと電気的に接続されている。
図３に示されるように、内部電極１２ａと内部電極１２
ｂの間の距離はＲとなるように形成されている。

【００１１】図１は、本発明に従う製造方法の一例を示
すフローチャート図である。図１を参照して、仮焼原料
にバインダを混合した後、これをシートに成形し、この
シートを切り抜く。切り抜いたシートの一部に内部電極
を形成するための導電ペーストを塗布して内部電極を形
成し、この内部電極を印刷したシートを含めて所定の枚
数シートを重ね合わせて圧着する。これを所定のチップ
サイズにカットした後焼成する。焼成後バレルで研磨
し、両端面に外部電極を形成するための導電ペーストを
塗布した後、これを焼き付けて外部電極とする。外部電
極を形成した後、外部電極間にパルス電圧を印加し、電
極とセラミック素体間のバリアを除去し、電極とセラミ
ック素体間においてオーミック接触を得る。以下、具体
的な実験例について説明する。

【００１２】主成分としてのＢａＴｉＯ₃ に、半導体化
剤としてのＹ₂ Ｏ₃ 、鉱化剤としてのＳｉＯ₂ 及びＡｌ
₂ Ｏ₃ 、特性改善剤としてのＭｎＯ₂ をそれぞれ添加し
て混合粉砕した後、これを仮焼した。次に、アクリル系
有機バインダを混合して、スラリー状のセラミック材料
とし、このセラミック材料を所定の均一な厚さのグリー
ンシートに成形した。このグリーンシートを所定のサイ
ズに切り抜き、そのうちの一部のシートに内部電極形成
のためのペーストを用いて内部電極を印刷した。内部電
極形成のためのペーストとしては、Ｐｔを主成分とする
材料にワニスとバインダを混合したものを用いた。

【００１３】内部電極を印刷したシートを含めて、複数
枚のグリーンシートを重ねて圧着した。内部電極間の間
隔Ｒ（図３参照）が焼成後において０．５ｍｍになるよ
うに内部電極を印刷したシートを重ねた。１３００℃で
２時間焼成した後、チップ寸法が２×１．２５ｍｍとな
るようにカットした。その後、バレルをかけて導電ペー
ストを塗布した後、６５０℃で１０分間焼き付けて外部
電極を形成した。次に、図５に示すような４００Ｖのパ
ルス電圧を外部電極に対して印加した。パルス電圧の印
加は＋−方向にそれぞれ２回印加した。以上のようにし
て図２〜図４に示すチップＰＴＣサーミスタを得た。サ
ーミスタ素体の比抵抗ρ₂₅は６０Ω・ｃｍであった。パ
ルス電圧印加前及び印加後の抵抗値を表１に示す。

【００１４】

【表１】

【００１５】表１に示されるように、パルス電圧の印加
によりバリアが除去され抵抗値が低下しており、オーミ
ック接触が得られていることがわかる。図６は、パルス
電圧を印加した後のチップＰＴＣサーミスタのＶ−Ｉ特
性を示している。図６から明らかなように、パルス電圧
の印加によりオーミック接触が得られている。次に、図
３に示す内部電極間の距離Ｒが、焼成後において０．
２、０．４、０．６ｍｍとなるように、グリーンシート
に内部電極材料を印刷して、上記と同様にしてチップＰ
ＴＣサーミスタを得た。このようにして得られた各チッ
プＰＴＣサーミスタの抵抗特性を表２に示した。

【００１６】

【表２】

【００１７】表２から明らかなように、電極の間隔を変
化させることにより、容易に抵抗値を変化させることが
できる。次に、内部電極間の距離を０．２ｍｍとし、内
部電極の枚数を２枚、３枚、４枚及び５枚に増加させた
チップＰＴＣサーミスタを作製し、このチップＰＴＣサ
ーミスタの抵抗特性を評価した。表３はこのチップ抵抗
特性を示している。

【００１８】

【表３】

【００１９】なお、図８は、電極枚数が５枚の状態のチ
ップＰＴＣサーミスタの断面図を示している。図８にお
いて、１２ａ〜１２ｅは内部電極を示している。表３か
ら明らかなように、内部電極の枚数を変化させることに
よっても容易に抵抗値を変化させることができる。ま
た、図９に示すように内部電極１２ａ及び１２ｂを同一
平面内に突き合わせて設けてもよい。さらに、このよう
な同一平面内の内部電極は、サーミスタ素体内に複数組
設けてもよい。

【００２０】図１０は、本発明に従うさらに他の実施例
を示しており、図１０に示すように内部電極１２ａと内
部電極１２ｂを異なる平面内に重ならないように設けて
もよい。また、このような異なる平面内の内部電極を３
枚以上設けてもよい。次に、本発明に従う実施例のチッ
プＰＴＣサーミスタと図１１に示すような従来のチップ
ＰＴＣサーミスタについてライフテストを行った。８０
℃、６５％ＲＨの雰囲気中に実施例及び従来例のチップ
ＰＴＣサーミスタを放置し、抵抗値の経時的な変化率を
測定した。図７にその結果を示す。図７から明らかなよ
うに、本発明に従う実施例のチップＰＴＣサーミスタは
長期間安定した特性を発揮することがわかる。

【００２１】以上のことから明らかなように、本発明の
製造方法に従えば、内部電極とサーミスタ素体の間でオ
ーミック接触を得ることができ、内部電極を有するチッ
プＰＴＣサーミスタを製造することができる。内部電極
を有するチップＰＴＣサーミスタは、上述のように、内
部電極の間隔や内部電極の枚数を調整すること等によ
り、容易に抵抗特性を所望の値に設定することができ
る。

【００２２】

【発明の効果】以上説明したように、本発明に従えば、
内部電極間にパルス電圧を印加することにより、内部電
極とサーミスタ素体の間のバリアを除去し、オーミック
接触を得ている。このため、本発明に従えば、内部電極
を有したチップＰＴＣサーミスタを実用化することがで
きる。内部電極を有したチップＰＴＣサーミスタは、内
部電極間の間隔によって抵抗特性を調整することがで
き、また内部電極の枚数によっても抵抗特性を調整する
ことができる。また、従来のチップＰＴＣサーミスタに
比べても長期間安定して所望の特性を発揮することがで
き、優れた耐久性を示すチップＰＴＣサーミスタとする
ことができる。

【図面の簡単な説明】

【図１】本発明に従う製造工程の一例を示すフローチャ
ート図。

【図２】本発明に従い製造することのできる内部電極を
有したチップＰＴＣサーミスタを示す斜視図。

【図３】図２のＡ−Ａ線に沿う断面図。

【図４】図３のＢ−Ｂ線に沿う断面図。

【図５】本発明に従い外部電極に印加するパルス電圧を
示す図。

【図６】本発明に従いパルス電圧を印加したバリアを除
去した後のチップＰＴＣサーミスタのＶ−Ｉ特性を示す
図。

【図７】本発明に従い得られるチップＰＴＣサーミスタ
の抵抗値の経時変化を示す図。

【図８】本発明に従い得られる内部電極が５枚のチップ
ＰＴＣサーミスタを示す断面図。

【図９】本発明に従い製造することのできるチップＰＴ
Ｃサーミスタの他の例を示す断面図。

【図１０】本発明に従い製造することのできるチップＰ
ＴＣサーミスタのさらに他の例を示す断面図。

【図１１】従来のチップＰＴＣサーミスタを示す図。

【図１２】図１１に示す従来のチップＰＴＣサーミスタ
の保護電極を取り付ける前の状態を示す斜視図。

【符号の説明】

１１…セラミック素体 １２ａ〜１２ｅ…内部電極 １３ａ，１３ｂ…外部電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 康信 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 鬼頭 範光 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 少なくとも一対の内部電極を有したサー
   ミスタ素体を形成する工程と、 前記内部電極にそれぞれ電気的に接続された一対の外部
   電極を前記サーミスタ素体上に形成する工程と、 前記サーミスタ素体内の内部電極間にパルス電圧を印加
   することによって、内部電極とサーミスタ素体の間のバ
   リアを除去する工程とを備える、チップＰＴＣサーミス
   タの製造方法。