JPH0530147A - 歪補償回路 - Google Patents
歪補償回路Info
- Publication number
- JPH0530147A JPH0530147A JP3207191A JP20719191A JPH0530147A JP H0530147 A JPH0530147 A JP H0530147A JP 3207191 A JP3207191 A JP 3207191A JP 20719191 A JP20719191 A JP 20719191A JP H0530147 A JPH0530147 A JP H0530147A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- amplifier
- sample value
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 歪補償に必要なＲＡＭの容量を削減が可能な
歪補償回路を得る。 【構成】 標本値の前後のシンボルのシンボル符号、ま
たは絶対位相を表す符号、または位相変化量を表す符
号、あるいはそれら各符号の組み合わせと、シンボル区
間内での標本値の位置を表す符号とを用いて、歪補償に
必要なＲＡＭのアドレッシングを行う。 【効果】 増幅器の非線形性の補償効果を損なうことな
く、歪補償に必要なＲＡＭの容量を大幅に削減すること
ができる歪補償回路が得られる。
歪補償回路を得る。 【構成】 標本値の前後のシンボルのシンボル符号、ま
たは絶対位相を表す符号、または位相変化量を表す符
号、あるいはそれら各符号の組み合わせと、シンボル区
間内での標本値の位置を表す符号とを用いて、歪補償に
必要なＲＡＭのアドレッシングを行う。 【効果】 増幅器の非線形性の補償効果を損なうことな
く、歪補償に必要なＲＡＭの容量を大幅に削減すること
ができる歪補償回路が得られる。
Description
【０００１】
【産業上の利用分野】この発明は、直交振幅変調（以
下、ＱＡＭという）などの直交変調を用いたディジタル
変調方式にて、送信電力増幅用の増幅器の非線形歪を補
償する歪補償回路に関するものである。
下、ＱＡＭという）などの直交変調を用いたディジタル
変調方式にて、送信電力増幅用の増幅器の非線形歪を補
償する歪補償回路に関するものである。
【０００２】
【従来の技術】図８は従来の歪補償回路を用いた変調装
置を示すブロック図である。図において、１は送信ビッ
ト系列１０が入力される入力端子、２は変調出力が出力
される出力端子であり、３はサンプルクロック２１が入
力されるクロック端子である。
置を示すブロック図である。図において、１は送信ビッ
ト系列１０が入力される入力端子、２は変調出力が出力
される出力端子であり、３はサンプルクロック２１が入
力されるクロック端子である。
【０００３】また、１００は送信ビット系列１０からシ
ンボル符号２０ａ，２０ｂを生成するマッピング回路で
あり、２００は読み出し専用メモリ（以下、ＲＯＭとい
う）を用いてそのシンボル符号２０ａ，２０ｂより標本
値３０ａ，３０ｂを生成する波形整形フィルタである。
３００は後述する電力増幅器による増幅の際に発生する
非直線歪を補償するための、適応形ディジタルプリディ
ストータ（ Adaptivedigital predistortor）と呼ばれ
ている歪補償回路である。
ンボル符号２０ａ，２０ｂを生成するマッピング回路で
あり、２００は読み出し専用メモリ（以下、ＲＯＭとい
う）を用いてそのシンボル符号２０ａ，２０ｂより標本
値３０ａ，３０ｂを生成する波形整形フィルタである。
３００は後述する電力増幅器による増幅の際に発生する
非直線歪を補償するための、適応形ディジタルプリディ
ストータ（ Adaptivedigital predistortor）と呼ばれ
ている歪補償回路である。
【０００４】４００は増幅器としての前述の電力増幅器
であり、４０１はこの電力増幅器４００の出力の一部を
取り出すカプラである。４０２はこのカプラ４０１にて
取り出された信号を減衰させる減衰器である。
であり、４０１はこの電力増幅器４００の出力の一部を
取り出すカプラである。４０２はこのカプラ４０１にて
取り出された信号を減衰させる減衰器である。
【０００５】なお、波形整形フィルタ２００内におい
て、２１０はサンプルクロック２１を２N 分周（Ｎは整
数）してシンボルクロック２２を作る分周期であり、２
１１は前記サンプルクロック２１により計数動作をする
２N カウンタである。２１２は前記シンボルクロック２
２によりシフト動作をするシフトレジスタであり、２１
３は前記カウンタ２１１の計数値および前記シフトレジ
スタ２１２の内容をアドレスとして標本値３０ａ，３０
ｂを読み出す読み出し専用メモリ（以下、ＲＯＭとい
う）である。
て、２１０はサンプルクロック２１を２N 分周（Ｎは整
数）してシンボルクロック２２を作る分周期であり、２
１１は前記サンプルクロック２１により計数動作をする
２N カウンタである。２１２は前記シンボルクロック２
２によりシフト動作をするシフトレジスタであり、２１
３は前記カウンタ２１１の計数値および前記シフトレジ
スタ２１２の内容をアドレスとして標本値３０ａ，３０
ｂを読み出す読み出し専用メモリ（以下、ＲＯＭとい
う）である。
【０００６】また、歪補償回路３００内において、３１
０は前記標本値３０ａ，３０ｂにより読み出しアドレス
が与えられ、電力増幅器４００の非線形性を補償する歪
補償値を出力する書き換え可能なメモリ（以下、ＲＡＭ
という）であり、３１１はこのＲＡＭ３１０の出力する
歪補償値と前記標本値３０ａ，３０ｂとを加算する第１
の加算回路である。３１２はこの第１の加算回路３１１
の出力するディジタル値をアナログ値に変換するディジ
タル・アナログ変換器（以下、Ｄ／Ａ変換器という）、
３１３は搬送波を生成する発振器であり、３１４はこの
Ｄ／Ａ変換器３１２の出力で発振器３１３からの搬送波
を変調する直交変調器である。
０は前記標本値３０ａ，３０ｂにより読み出しアドレス
が与えられ、電力増幅器４００の非線形性を補償する歪
補償値を出力する書き換え可能なメモリ（以下、ＲＡＭ
という）であり、３１１はこのＲＡＭ３１０の出力する
歪補償値と前記標本値３０ａ，３０ｂとを加算する第１
の加算回路である。３１２はこの第１の加算回路３１１
の出力するディジタル値をアナログ値に変換するディジ
タル・アナログ変換器（以下、Ｄ／Ａ変換器という）、
３１３は搬送波を生成する発振器であり、３１４はこの
Ｄ／Ａ変換器３１２の出力で発振器３１３からの搬送波
を変調する直交変調器である。
【０００７】３１５は前記カプラ４０１により前記増幅
器４００から取り出された出力の一部を復調する直交復
調器であり、３１６はこの直交復調器３１５の出力する
アナログ値をディジタル値に変換するアナログ・ディジ
タル変換器（以下、Ａ／Ｄ変換器という）である。３１
７はこのＡ／Ｄ変換器３１６の出力を前記標本値３０
ａ，３０ｂから引き算する減算回路、３１８は減算回路
３１７の出力から前記ＲＡＭ３１０の内容に対する修正
量を計算する修正量発生回路であり、３１９はこの修正
量発生回路３１８の出力と前記ＲＡＭ３１０の出力との
加算もしくは減算を行い、その出力によってＲＡＭ３１
０の内容を適応的に書き換える演算回路である。
器４００から取り出された出力の一部を復調する直交復
調器であり、３１６はこの直交復調器３１５の出力する
アナログ値をディジタル値に変換するアナログ・ディジ
タル変換器（以下、Ａ／Ｄ変換器という）である。３１
７はこのＡ／Ｄ変換器３１６の出力を前記標本値３０
ａ，３０ｂから引き算する減算回路、３１８は減算回路
３１７の出力から前記ＲＡＭ３１０の内容に対する修正
量を計算する修正量発生回路であり、３１９はこの修正
量発生回路３１８の出力と前記ＲＡＭ３１０の出力との
加算もしくは減算を行い、その出力によってＲＡＭ３１
０の内容を適応的に書き換える演算回路である。
【０００８】次に動作について説明する。変調方式は直
交変調が可能なディジタル変調方式であれば何でもよい
が、ここでは１６値ＱＡＭを例にとり、位相平面上の信
号点配置が図９に示すようであったものとして説明す
る。
交変調が可能なディジタル変調方式であれば何でもよい
が、ここでは１６値ＱＡＭを例にとり、位相平面上の信
号点配置が図９に示すようであったものとして説明す
る。
【０００９】マッピング回路１００は、入力端子１から
入力した送信ビット系列１０からシンボル符号２０ａ，
２０ｂを生成する。ここで、２０ａは同相成分（Ｉ成
分）のシンボル符号、２０ｂは直交成分（Ｑ成分）のシ
ンボル符号であり、以下の説明でも同様に信号のＩ成分
にａ，Ｑ成分にｂの添字を付けて表わすことにする。
入力した送信ビット系列１０からシンボル符号２０ａ，
２０ｂを生成する。ここで、２０ａは同相成分（Ｉ成
分）のシンボル符号、２０ｂは直交成分（Ｑ成分）のシ
ンボル符号であり、以下の説明でも同様に信号のＩ成分
にａ，Ｑ成分にｂの添字を付けて表わすことにする。
【００１０】１６値ＱＡＭの場合、マッピング回路１０
０で行うマッピングにはいくつかの方法があるが、例え
ば次のようにして送信ビット系列１０からシンボル符号
２０ａ，２０ｂを生成する。まず、送信ビット系列１０
を先頭から４ビットずつ区切り、Ｃ00，Ｃ10，Ｃ20，Ｃ
30｜Ｃ01，Ｃ11，Ｃ21，Ｃ31｜…｜Ｃ0n，Ｃ1n，Ｃ2n，
Ｃ3n｜…として、Ｓ0n，Ｓ1nを次の数１のように定め
る。
０で行うマッピングにはいくつかの方法があるが、例え
ば次のようにして送信ビット系列１０からシンボル符号
２０ａ，２０ｂを生成する。まず、送信ビット系列１０
を先頭から４ビットずつ区切り、Ｃ00，Ｃ10，Ｃ20，Ｃ
30｜Ｃ01，Ｃ11，Ｃ21，Ｃ31｜…｜Ｃ0n，Ｃ1n，Ｃ2n，
Ｃ3n｜…として、Ｓ0n，Ｓ1nを次の数１のように定め
る。
【００１１】
【数１】
【００１２】Ｉ成分のシンボル符号２０ａを（ａ0n，ａ
1n），Ｑ成分のシンボル符号２０ｂを（ｂ0n，ｂ1n）と
表わすことにすると、Ｓ0nのグレイ符号表現がａ
0nｂ0n，Ｓ1nのグレイ符号表現がａ1nｂ1nとなるように
（ａ0n，ａ1n），（ｂ0n，ｂ1n）を決める。このように
求められるＩ，Ｑ各成分のシンボル符号（００），（０
１），（１０），（１１）に対して、シンボル点におい
て、それぞれ、−３ａ，−ａ，ａ，３ａのインパルスを
生成すれば、図９の信号点配置が得られる。
1n），Ｑ成分のシンボル符号２０ｂを（ｂ0n，ｂ1n）と
表わすことにすると、Ｓ0nのグレイ符号表現がａ
0nｂ0n，Ｓ1nのグレイ符号表現がａ1nｂ1nとなるように
（ａ0n，ａ1n），（ｂ0n，ｂ1n）を決める。このように
求められるＩ，Ｑ各成分のシンボル符号（００），（０
１），（１０），（１１）に対して、シンボル点におい
て、それぞれ、−３ａ，−ａ，ａ，３ａのインパルスを
生成すれば、図９の信号点配置が得られる。
【００１３】このようにして生成されたベースバンド信
号のＩ成分およびＱ成分は、例えば図１０（ａ）に示す
ような時間的に不連続な波形となる。通常、変調波の帯
域を制限する目的で、ベースバンド信号は低域通過フィ
ルタ（以下、ＬＰＦという）を通し、図１０（ｂ）に示
すような時間的に連続な波形とする。
号のＩ成分およびＱ成分は、例えば図１０（ａ）に示す
ような時間的に不連続な波形となる。通常、変調波の帯
域を制限する目的で、ベースバンド信号は低域通過フィ
ルタ（以下、ＬＰＦという）を通し、図１０（ｂ）に示
すような時間的に連続な波形とする。
【００１４】ここで、このＬＰＦに単位インパルスを入
力したとき、例えば図１１（ａ）に示すようにシンボル
点の前後３シンボルの区間に応答波形を生じたとする。
（あるいはそれ以外の区間の応答波形が無視できるほど
小さいとする。）すると、図１０（ａ）のようなインパ
ルス列を入力した場合にあるシンボル区間でＬＰＦから
出力される波形は、図１１（ｂ）に示すようにそのシン
ボル区間の前後３シンボルのインパルス応答波形の重ね
合わせ（たたみ込み）となる。
力したとき、例えば図１１（ａ）に示すようにシンボル
点の前後３シンボルの区間に応答波形を生じたとする。
（あるいはそれ以外の区間の応答波形が無視できるほど
小さいとする。）すると、図１０（ａ）のようなインパ
ルス列を入力した場合にあるシンボル区間でＬＰＦから
出力される波形は、図１１（ｂ）に示すようにそのシン
ボル区間の前後３シンボルのインパルス応答波形の重ね
合わせ（たたみ込み）となる。
【００１５】このシンボル区間の波形をシンボルロック
の２N 倍（Ｎは整数）のサンプルクロックで標本化し、
Ｂビット（Ｂは整数）の分解能で量子化される。図１１
（ｂ）ではＮ＝３の場合を示しており、波形の黒丸印が
各標本を表し、シンボル区間の先頭からｎ＝０，ｎ＝
１，…，ｎ＝７と番号をつけている。
の２N 倍（Ｎは整数）のサンプルクロックで標本化し、
Ｂビット（Ｂは整数）の分解能で量子化される。図１１
（ｂ）ではＮ＝３の場合を示しており、波形の黒丸印が
各標本を表し、シンボル区間の先頭からｎ＝０，ｎ＝
１，…，ｎ＝７と番号をつけている。
【００１６】以上を説明したように、ＬＰＦの出力にお
いて、任意のシンボル区間の任意の位置の標本値は、そ
のシンボル区間の前後のＫシンボル（図１１では３シン
ボル）とシンボル区間内の位置が決まれば求めることが
できる。従って、あらかじめあらゆるシンボルの組み合
わせ、すべての位置について標本値を計算し、Ｂビット
で量子化したものでメモリに格納しておけば、前後Ｋシ
ンボルと標本の位置情報をアドレスとしてメモリを読み
出してゆくことにより、ＬＰＦの出力波形が得られる。
いて、任意のシンボル区間の任意の位置の標本値は、そ
のシンボル区間の前後のＫシンボル（図１１では３シン
ボル）とシンボル区間内の位置が決まれば求めることが
できる。従って、あらかじめあらゆるシンボルの組み合
わせ、すべての位置について標本値を計算し、Ｂビット
で量子化したものでメモリに格納しておけば、前後Ｋシ
ンボルと標本の位置情報をアドレスとしてメモリを読み
出してゆくことにより、ＬＰＦの出力波形が得られる。
【００１７】波形整形フィルタ２００は、このような原
理に基づき動作をする。クロック端子３から入力したサ
ンプルクロック２１は、分周器２１０で２N 分周されて
シンボルクロック２２となり、シフトレジスタ２１２を
駆動して、マッピング回路１００が出力するシンボル符
号２０ａ，２０ｂをシフトしてゆく。シフトレジスタ２
１２は常に最も新しい２Ｋ個のシンボル符号が保存され
ており、この内容２３ａ，２３ｂが前後Ｋシンボルのシ
ンボル符号を与える。
理に基づき動作をする。クロック端子３から入力したサ
ンプルクロック２１は、分周器２１０で２N 分周されて
シンボルクロック２２となり、シフトレジスタ２１２を
駆動して、マッピング回路１００が出力するシンボル符
号２０ａ，２０ｂをシフトしてゆく。シフトレジスタ２
１２は常に最も新しい２Ｋ個のシンボル符号が保存され
ており、この内容２３ａ，２３ｂが前後Ｋシンボルのシ
ンボル符号を与える。
【００１８】また、サンプルクロック２１により２N カ
ウンタ２１１が計数動作をし、その出力２４がシンボル
区間内の位置を与える。シフトレジスタ２１２の内容２
３ａ，２３ｂとカウンタ２１１のシンボル２４とをアド
レスとして、前述のあらゆるシンボルの組み合わせ、お
よびすべての位置について計算された標本値があらかじ
め格納されているＲＯＭの読み出しを行うと標本値３０
ａ，３０ｂが得られる。
ウンタ２１１が計数動作をし、その出力２４がシンボル
区間内の位置を与える。シフトレジスタ２１２の内容２
３ａ，２３ｂとカウンタ２１１のシンボル２４とをアド
レスとして、前述のあらゆるシンボルの組み合わせ、お
よびすべての位置について計算された標本値があらかじ
め格納されているＲＯＭの読み出しを行うと標本値３０
ａ，３０ｂが得られる。
【００１９】このベースバンド信号の標本値３０ａ，３
０ｂを用いて搬送波３１３を直交変調した後、電力増幅
器４００で増幅するときに発生する非線形歪を補償する
ため、歪補償回路３００は以下のように動作する。
０ｂを用いて搬送波３１３を直交変調した後、電力増幅
器４００で増幅するときに発生する非線形歪を補償する
ため、歪補償回路３００は以下のように動作する。
【００２０】すなわち、標本値ごとに、電力増幅器４０
０の出力の一部を取り出して復調し、標本値との差をと
る。これにより、電力増幅器４００のその標本値に対す
る歪の量がわかるので、これをメモリに格納しておく。
再びベースバンド信号に同じ標本値が現れたとき、電力
増幅器４００によって付加される歪と等量の歪を標本値
に対してあらかじめ逆に付加しておくことにより、電力
増幅器４００による歪を打ち消すことができる。これ
は、メモリに格納しておいたその標本値に対する歪の値
を読み出し、標本値に加算することで行われる。
０の出力の一部を取り出して復調し、標本値との差をと
る。これにより、電力増幅器４００のその標本値に対す
る歪の量がわかるので、これをメモリに格納しておく。
再びベースバンド信号に同じ標本値が現れたとき、電力
増幅器４００によって付加される歪と等量の歪を標本値
に対してあらかじめ逆に付加しておくことにより、電力
増幅器４００による歪を打ち消すことができる。これ
は、メモリに格納しておいたその標本値に対する歪の値
を読み出し、標本値に加算することで行われる。
【００２１】以下、図８に示される回路についてこの動
作を説明する。ＲＡＭ３１０には電力増幅器４００の非
線形性により生ずる歪を補償するためにあらかじめ標本
値３０ａ，３０ｂに加える歪成分が格納されている。従
って、まず標本値３０ａと３０ｂとをアドレスとして、
ＲＡＭ３１０からその標本値に対する歪補償量を読み出
す。
作を説明する。ＲＡＭ３１０には電力増幅器４００の非
線形性により生ずる歪を補償するためにあらかじめ標本
値３０ａ，３０ｂに加える歪成分が格納されている。従
って、まず標本値３０ａと３０ｂとをアドレスとして、
ＲＡＭ３１０からその標本値に対する歪補償量を読み出
す。
【００２２】第１の加算回路３１１で標本値３０ａ，３
０ｂとこのＲＡＭ３１０の出力とを加え、歪補償された
ベースバンド信号３１ａ，３１ｂを得る。このベースバ
ンド信号３１ａ，３１ｂをＤ／Ａ変換器３１２でアナロ
グ信号に変換する。直交変調器３１４はＤ／Ａ変換器３
１２の出力により搬送波３１３を変調する。変調された
搬送波を電力増幅器４００で増幅し、出力端子２から出
力する。
０ｂとこのＲＡＭ３１０の出力とを加え、歪補償された
ベースバンド信号３１ａ，３１ｂを得る。このベースバ
ンド信号３１ａ，３１ｂをＤ／Ａ変換器３１２でアナロ
グ信号に変換する。直交変調器３１４はＤ／Ａ変換器３
１２の出力により搬送波３１３を変調する。変調された
搬送波を電力増幅器４００で増幅し、出力端子２から出
力する。
【００２３】この電力増幅器４００の出力の一部をカプ
ラ４０１で取り出し、減衰器４０２で適切なレベルに減
衰して直交復調器３１５でベースバンド信号に復調す
る。このベースバンド信号をＡ／Ｄ変換器３１６でディ
ジタル値に変換し、減算回路３１７で本来送信されるべ
き標本値３０ａ，３０ｂから引き算する。
ラ４０１で取り出し、減衰器４０２で適切なレベルに減
衰して直交復調器３１５でベースバンド信号に復調す
る。このベースバンド信号をＡ／Ｄ変換器３１６でディ
ジタル値に変換し、減算回路３１７で本来送信されるべ
き標本値３０ａ，３０ｂから引き算する。
【００２４】ＲＡＭ３１０が、電力増幅器４００の非線
形性による歪を打ち消すだけの歪補償量を出力していれ
ば、減算回路３１７の出力は０となる。修正量発生回路
３１８は、この減算回路３１７の出力をα倍（０＜α≦
１）して出力し、演算回路３１９でＲＡＭ３１０の出力
と加算してＲＡＭ３１０に書き込む。このようにしてＲ
ＡＭ２１０補償する歪量を適応的に制御し、書きかえて
ゆく。
形性による歪を打ち消すだけの歪補償量を出力していれ
ば、減算回路３１７の出力は０となる。修正量発生回路
３１８は、この減算回路３１７の出力をα倍（０＜α≦
１）して出力し、演算回路３１９でＲＡＭ３１０の出力
と加算してＲＡＭ３１０に書き込む。このようにしてＲ
ＡＭ２１０補償する歪量を適応的に制御し、書きかえて
ゆく。
【００２５】なお、上記説明においては、減算回路３１
７が標本値３０ａ，３０ｂから復調されたベースバンド
信号のディジタル値を引き算して出力し、演算回路３１
９が加算回路として機能する場合を示したが、復調信号
値から標本値を引き算したものを減算回路３１７により
出力し、演算回路３１９を減算回路として機能させて、
ＲＡＭ３１０の出力から修正量発生回路３１８の出力を
引き算するようにしてもよい。
７が標本値３０ａ，３０ｂから復調されたベースバンド
信号のディジタル値を引き算して出力し、演算回路３１
９が加算回路として機能する場合を示したが、復調信号
値から標本値を引き算したものを減算回路３１７により
出力し、演算回路３１９を減算回路として機能させて、
ＲＡＭ３１０の出力から修正量発生回路３１８の出力を
引き算するようにしてもよい。
【００２６】なお、このような従来の歪補償回路３００
が記載された文献としては、例えば特開昭６１−２１４
８４３号公報などがあり、また、波形整形フィルタ２０
０が記載された文献としては、例えばエヌ ブーチン
（N.Boutin）他の「ア ディジタル フィルタ モジュ
レーション コンビネーションフォー データ トラン
スミッション（A Digital Filter-Modulation Combinat
ion for Date Transmission ）」アイ トリプルイー
トランザクション オン コミニュケーション（ＩＥＥ
Ｅ Ttr-ns.on Commu.）第２５巻第１０号（１９７７年
１０月）などがある。
が記載された文献としては、例えば特開昭６１−２１４
８４３号公報などがあり、また、波形整形フィルタ２０
０が記載された文献としては、例えばエヌ ブーチン
（N.Boutin）他の「ア ディジタル フィルタ モジュ
レーション コンビネーションフォー データ トラン
スミッション（A Digital Filter-Modulation Combinat
ion for Date Transmission ）」アイ トリプルイー
トランザクション オン コミニュケーション（ＩＥＥ
Ｅ Ttr-ns.on Commu.）第２５巻第１０号（１９７７年
１０月）などがある。
【００２７】
【発明が解決しようとする課題】従来の歪補償回路は以
上のように構成されているので、ＲＡＭ３１０には、標
本値３０ａと３０ｂとをアドレスとして、その標本値に
対応する歪補償量の読み出し、書き込みが行なわれてお
り、そのため、標本値の量子化誤差を小さくしようとし
て量子化ビット数を多くすると、ＲＡＭ３１０の容量が
指数関数的に増大するものであり、例えば、標本値を１
６ビットで量子化すると、ＲＡＭ３１０には、Ｉ成分，
Ｑ成分それぞれに対して次の数２で与えられる容量が必
要となって実現が困難になるという問題点があった。
上のように構成されているので、ＲＡＭ３１０には、標
本値３０ａと３０ｂとをアドレスとして、その標本値に
対応する歪補償量の読み出し、書き込みが行なわれてお
り、そのため、標本値の量子化誤差を小さくしようとし
て量子化ビット数を多くすると、ＲＡＭ３１０の容量が
指数関数的に増大するものであり、例えば、標本値を１
６ビットで量子化すると、ＲＡＭ３１０には、Ｉ成分，
Ｑ成分それぞれに対して次の数２で与えられる容量が必
要となって実現が困難になるという問題点があった。
【００２８】
【数２】
【００２９】この発明は上記のような問題点を解消する
ためになされたもので、量子化分解能を高くしても歪補
償に必要なＲＡＭの容量があまり大きくならないような
歪補償回路を得ることを目的とする。
ためになされたもので、量子化分解能を高くしても歪補
償に必要なＲＡＭの容量があまり大きくならないような
歪補償回路を得ることを目的とする。
【００３０】
【課題を解決するための手段】請求項１に記載の発明に
係る歪補償回路は、標本値を増幅器の非線形性を補償す
るようにあらかじめ歪ませた信号の同相成分と直交成
分、もしくは増幅器の非線形性を補償するための歪補償
量の同相成分の直交成分が格納されたＲＡＭを、標本値
の前後のシンボルのシンボル符号と、シンボル区間内で
の標本値の位置を表す符号を用いてアドレッシングする
ものである。
係る歪補償回路は、標本値を増幅器の非線形性を補償す
るようにあらかじめ歪ませた信号の同相成分と直交成
分、もしくは増幅器の非線形性を補償するための歪補償
量の同相成分の直交成分が格納されたＲＡＭを、標本値
の前後のシンボルのシンボル符号と、シンボル区間内で
の標本値の位置を表す符号を用いてアドレッシングする
ものである。
【００３１】また、請求項２に記載の発明に係る歪補償
回路は、前記ＲＡＭを、標本値の前後のシンボルの絶対
位相を表す符号と、シンボル区間内での標本値の位置を
表す符号を用いてアドレッシングするものである。
回路は、前記ＲＡＭを、標本値の前後のシンボルの絶対
位相を表す符号と、シンボル区間内での標本値の位置を
表す符号を用いてアドレッシングするものである。
【００３２】さらに、請求項３に記載の発明に係る歪補
償回路は、前記ＲＡＭを、標本値の前後のシンボルの位
相変化量を表す符号と、シンボル区間内での標本値の位
置を表す符号を用いてアドレッシングするものである。
償回路は、前記ＲＡＭを、標本値の前後のシンボルの位
相変化量を表す符号と、シンボル区間内での標本値の位
置を表す符号を用いてアドレッシングするものである。
【００３３】
【作用】この発明における歪補償回路は、歪補償に必要
なＲＡＭを標本値ではなく、標本値の前後のシンボルの
シンボル符号、または絶対位相を表す符号、または位相
変化量を表す符号、あるいはそれらの組み合わせと、シ
ンボル区間内での標本値の位置を表す符号とを用いてア
ドレッシングすることにより、前記ＲＡＭの容量を大幅
に削減可能な歪補償回路を実現する。
なＲＡＭを標本値ではなく、標本値の前後のシンボルの
シンボル符号、または絶対位相を表す符号、または位相
変化量を表す符号、あるいはそれらの組み合わせと、シ
ンボル区間内での標本値の位置を表す符号とを用いてア
ドレッシングすることにより、前記ＲＡＭの容量を大幅
に削減可能な歪補償回路を実現する。
【００３４】
【実施例】実施例１．以下、この発明の実施例を図につ
いて説明する。図１は請求項１に記載の発明の一実施例
を示すブロック図であり、従来のものと同一、もしくは
相当部分には、同一符号を付してその説明を省略する。
いて説明する。図１は請求項１に記載の発明の一実施例
を示すブロック図であり、従来のものと同一、もしくは
相当部分には、同一符号を付してその説明を省略する。
【００３５】また、３２０は波形整形フィルタ２００の
カウンタ２１１が出力する標本値のシンボル区間内での
位置情報２３ａ，２３ｂと、シフトレジスタ２１２が出
力する標本値の前後のシンボル符号２４とを用いてアド
レッシングされる点で、図８に符号３１０を付したもの
とは異なるＲＡＭであり、３０１はこのようなＲＡＭ３
２０を備えている点で、図８に符号３００を付したもの
とは異なる歪補償回路である。
カウンタ２１１が出力する標本値のシンボル区間内での
位置情報２３ａ，２３ｂと、シフトレジスタ２１２が出
力する標本値の前後のシンボル符号２４とを用いてアド
レッシングされる点で、図８に符号３１０を付したもの
とは異なるＲＡＭであり、３０１はこのようなＲＡＭ３
２０を備えている点で、図８に符号３００を付したもの
とは異なる歪補償回路である。
【００３６】次に動作について説明する。ここで、基本
的な動作は従来のものと同等であるためその説明は省略
し、ＲＡＭ３２０のアドレッシングを中心に説明を進め
る。
的な動作は従来のものと同等であるためその説明は省略
し、ＲＡＭ３２０のアドレッシングを中心に説明を進め
る。
【００３７】ここで、標本値は、その前後のシンボル符
号とシンボル区間内での位置情報をもとに決められるた
め、標本値の代わりにこれらの情報を用いても歪補償の
効果は変わらない。従って、図１のように構成された歪
補償回路３０１では、標本値そのものの代わりにカウン
タ２１１とシフトレジスタ２１２の出力をアドレスとし
てＲＡＭ３２０を制御している。
号とシンボル区間内での位置情報をもとに決められるた
め、標本値の代わりにこれらの情報を用いても歪補償の
効果は変わらない。従って、図１のように構成された歪
補償回路３０１では、標本値そのものの代わりにカウン
タ２１１とシフトレジスタ２１２の出力をアドレスとし
てＲＡＭ３２０を制御している。
【００３８】即ち、標本値が異なればそれに対応する歪
の補償量が異なるので、補償量を格納するＲＡＭ３２０
のアドレスが異なる必要がある。しかしながら、そもそ
も標本値はカウンタ２１１とシフトレジスタ２１２の出
力をアドレスとしてＲＯＭ２１３より読み出した出力で
あるので、異なる標本値を出力するようなＲＯＭ２１３
のアドレス（即ちカウンタ２１１とシフトレジスタ２１
２の出力）は当然異なる。そのため、このような置き換
えを行っても歪補償の効果は全く変わらない。
の補償量が異なるので、補償量を格納するＲＡＭ３２０
のアドレスが異なる必要がある。しかしながら、そもそ
も標本値はカウンタ２１１とシフトレジスタ２１２の出
力をアドレスとしてＲＯＭ２１３より読み出した出力で
あるので、異なる標本値を出力するようなＲＯＭ２１３
のアドレス（即ちカウンタ２１１とシフトレジスタ２１
２の出力）は当然異なる。そのため、このような置き換
えを行っても歪補償の効果は全く変わらない。
【００３９】従って、先の例のように、インパルス応答
の影響がシンボル点の前後３シンボルの計６シンボル
で、シンボル区間に８個の標本で標本化していると、１
シンボルがＩ成分，Ｑ成分各２ビットの計４ビットで表
されることから、ＲＡＭ３２０の容量は、Ｉ成分，Ｑ成
分それぞれに、次の数３のように計算できる。
の影響がシンボル点の前後３シンボルの計６シンボル
で、シンボル区間に８個の標本で標本化していると、１
シンボルがＩ成分，Ｑ成分各２ビットの計４ビットで表
されることから、ＲＡＭ３２０の容量は、Ｉ成分，Ｑ成
分それぞれに、次の数３のように計算できる。
【００４０】
【数３】
【００４１】このように、当該実施例において、ＲＡＭ
３２０は従来の場合（数２の計算値）に比べて、その容
量を１／３２に削減することが可能となる。
３２０は従来の場合（数２の計算値）に比べて、その容
量を１／３２に削減することが可能となる。
【００４２】また、これまでの説明では、ＲＯＭ２１３
のアドレスとＲＡＭ３２０のアドレスが同一である場合
について示したが、先の例において、ＬＰＦのインパル
ス応答がシンボル点の前後の第３シンボル目の区間にお
よぼす影響が比較的に小さい場合、前後の２シンボルを
考慮して計算しても、その標本値は前後３シンボルを考
慮して計算した値と大きくは変わらない。従って、その
標本値に対する歪の補償量は、前後２シンボルを考慮し
て計算した標本値に対応するもので近似できる。
のアドレスとＲＡＭ３２０のアドレスが同一である場合
について示したが、先の例において、ＬＰＦのインパル
ス応答がシンボル点の前後の第３シンボル目の区間にお
よぼす影響が比較的に小さい場合、前後の２シンボルを
考慮して計算しても、その標本値は前後３シンボルを考
慮して計算した値と大きくは変わらない。従って、その
標本値に対する歪の補償量は、前後２シンボルを考慮し
て計算した標本値に対応するもので近似できる。
【００４３】すなわち、標本値を出力するＲＯＭ２１３
のアドレスは、シフトレジスタ２１２に格納した前後３
シンボルで与えていても、歪補償用のＲＡＭ３２０のア
ドレスはそのうちの前後２シンボルとすることができ
る。このように構成すれば、歪補償の効果はわずかに劣
化するが、ＲＡＭ３２０の容量はＩ成分，Ｑ成分それぞ
れ数４のようになり、その容量をさらに削減することが
できる。
のアドレスは、シフトレジスタ２１２に格納した前後３
シンボルで与えていても、歪補償用のＲＡＭ３２０のア
ドレスはそのうちの前後２シンボルとすることができ
る。このように構成すれば、歪補償の効果はわずかに劣
化するが、ＲＡＭ３２０の容量はＩ成分，Ｑ成分それぞ
れ数４のようになり、その容量をさらに削減することが
できる。
【００４４】
【数４】
【００４５】同様のことはカウンタ２１１の出力の下位
ビットについても言える。つまり、ＲＡＭ３２０のアド
レスはＲＯＭ２１３のアドレスの一部であっもよい。こ
のことは以下に示す他の実施例においてもあてはまる。
ビットについても言える。つまり、ＲＡＭ３２０のアド
レスはＲＯＭ２１３のアドレスの一部であっもよい。こ
のことは以下に示す他の実施例においてもあてはまる。
【００４６】実施例２．図２は請求項１に記載の他の実
施例を示す、歪補償回路３０２の部分のみの構成を示し
ブロック図であり、図１とは一点鎖線で囲んだ部分の構
成のみが異なる。
施例を示す、歪補償回路３０２の部分のみの構成を示し
ブロック図であり、図１とは一点鎖線で囲んだ部分の構
成のみが異なる。
【００４７】即ち、ＲＡＭ３２１はアドレス入力として
標本値のシンボル区間内での位置情報２３ａ，２３ｂと
標本値の前後のシンボル符号２４を受けて、標本値と歪
補償量とを加えた信号を出力する。このＲＡＭ３２１の
出力する信号は図１に３１ａ，３１ｂで示した歪補償さ
れたベースバンド信号に相当する。ＲＡＭ３２１には、
この信号と修正量発生回路３１８の出力を演算回路３１
９で加算した結果を書き込み、内容を適応的に制御す
る。
標本値のシンボル区間内での位置情報２３ａ，２３ｂと
標本値の前後のシンボル符号２４を受けて、標本値と歪
補償量とを加えた信号を出力する。このＲＡＭ３２１の
出力する信号は図１に３１ａ，３１ｂで示した歪補償さ
れたベースバンド信号に相当する。ＲＡＭ３２１には、
この信号と修正量発生回路３１８の出力を演算回路３１
９で加算した結果を書き込み、内容を適応的に制御す
る。
【００４８】なお、上記各実施例では、修正量発生回路
３１８が減算回路３１７の出力をα倍（０＜α≦１）す
る場合について説明したが、ある一定の微小な値に減算
回路３１７の出力の符号をつけた値を生成するようなも
のであってもよい。
３１８が減算回路３１７の出力をα倍（０＜α≦１）す
る場合について説明したが、ある一定の微小な値に減算
回路３１７の出力の符号をつけた値を生成するようなも
のであってもよい。
【００４９】また、上記各実施例では、説明を簡単にす
るため、Ｄ／Ａ変換器３１２の入力からＡ／Ｄ変換器３
１６の出力までの間に遅延がないものとして説明した。
しかし、現実には、この遅延時間を補償するため、標本
値の入力端子から減算回路３１７までの間に遅延回路を
挿入し、減算回路３１７に入力する標本値がＡ／Ｄ変換
器３１６の出力と等しく遅延するようにしなければなら
ない。
るため、Ｄ／Ａ変換器３１２の入力からＡ／Ｄ変換器３
１６の出力までの間に遅延がないものとして説明した。
しかし、現実には、この遅延時間を補償するため、標本
値の入力端子から減算回路３１７までの間に遅延回路を
挿入し、減算回路３１７に入力する標本値がＡ／Ｄ変換
器３１６の出力と等しく遅延するようにしなければなら
ない。
【００５０】この遅延時間が１サンプル周期以上の場合
には、標本値の遅延に加えて、ＲＡＭを書き換えるたの
の制御アドレス（すなわち、演算回路３１９への出力を
行なう読み出しアドレスと演算回路３１９からの入力を
行なう書き込みアドレス）も同様に遅延させて、標本値
に対する歪補償量の読み出しアドレスと切り換える必要
がある。
には、標本値の遅延に加えて、ＲＡＭを書き換えるたの
の制御アドレス（すなわち、演算回路３１９への出力を
行なう読み出しアドレスと演算回路３１９からの入力を
行なう書き込みアドレス）も同様に遅延させて、標本値
に対する歪補償量の読み出しアドレスと切り換える必要
がある。
【００５１】実施例３．なお、上記実施例では、変調方
式としては１６値ＱＡＭを例に説明をしてきたが、位相
偏移変調（以下、ＰＳＫという）のように位相平面上の
信号点配置が位相情報のみで表現できる場合には、歪補
償回路３０１，３０２のＲＡＭ３２０あるいは３２１の
アドレスに前後のシンボルのシンボル符号を用いるより
も、前後のシンボルの位相を表す符号を用いた方が、Ｒ
ＡＭ３２０あるいは３２１の容量をより小さくすること
ができる。
式としては１６値ＱＡＭを例に説明をしてきたが、位相
偏移変調（以下、ＰＳＫという）のように位相平面上の
信号点配置が位相情報のみで表現できる場合には、歪補
償回路３０１，３０２のＲＡＭ３２０あるいは３２１の
アドレスに前後のシンボルのシンボル符号を用いるより
も、前後のシンボルの位相を表す符号を用いた方が、Ｒ
ＡＭ３２０あるいは３２１の容量をより小さくすること
ができる。
【００５２】以下、請求項２に記載の発明の一実施例
を、変調方式として８相ＰＳＫを用いた場合について説
明する。ここで、図３は８相ＰＳＫの位相平面上の信号
点配置を示す説明図である。各信号はＩ，Ｑ各２ビット
計４ビットのシンボル符号により表わされる。しかし、
信号点は８個しかないので、絶対位相に着目すれば図に
示したように３ビットの位相符号で表わせる。
を、変調方式として８相ＰＳＫを用いた場合について説
明する。ここで、図３は８相ＰＳＫの位相平面上の信号
点配置を示す説明図である。各信号はＩ，Ｑ各２ビット
計４ビットのシンボル符号により表わされる。しかし、
信号点は８個しかないので、絶対位相に着目すれば図に
示したように３ビットの位相符号で表わせる。
【００５３】これを利用して、標本値の前後のシンボル
を表わすシンボル符号２３ａ，２３ｂを位相符号をに置
き換えれば、ＲＡＭ３２０あるいは３２１の容量を削減
できる。例えば、帯域制限フィルタのインパルス応答を
シンボル点の前後３シンボルまで考慮し、シンボル間８
個の標本を１６ビットで量子化する場合、８相ＰＳＫ方
式の歪補償に要するＲＡＭ３２０あるいは３２１の容量
は、Ｉ，Ｑ各成分につき次の数５のようになる。
を表わすシンボル符号２３ａ，２３ｂを位相符号をに置
き換えれば、ＲＡＭ３２０あるいは３２１の容量を削減
できる。例えば、帯域制限フィルタのインパルス応答を
シンボル点の前後３シンボルまで考慮し、シンボル間８
個の標本を１６ビットで量子化する場合、８相ＰＳＫ方
式の歪補償に要するＲＡＭ３２０あるいは３２１の容量
は、Ｉ，Ｑ各成分につき次の数５のようになる。
【００５４】
【数５】
【００５５】以上、８相ＰＳＫについて説明したが、Ｐ
ＳＫであれば何でも絶対位相の順に信号点に順番をつけ
ることにより、このようなことができる。また、ＰＳＫ
に限らずＱＡＭのような方式でも、全ての信号点に対し
０から順番に適当な番号をつけることで同様の制御が可
能である。
ＳＫであれば何でも絶対位相の順に信号点に順番をつけ
ることにより、このようなことができる。また、ＰＳＫ
に限らずＱＡＭのような方式でも、全ての信号点に対し
０から順番に適当な番号をつけることで同様の制御が可
能である。
【００５６】図４は、ＰＳＫについて以上の方式を実現
する構成の一例を示すブロック図で、歪補償用回路３０
１，３０２内のＲＡＭ３２０あるいは３２１のアドレス
の制御部分を表わしたものである。ＰＳＫの場合、通
常、入力端子１より入力される送信ビット系列１０をグ
レイ符号化された位相変化量とみなし、マッピング回路
１００で差動符号化する。
する構成の一例を示すブロック図で、歪補償用回路３０
１，３０２内のＲＡＭ３２０あるいは３２１のアドレス
の制御部分を表わしたものである。ＰＳＫの場合、通
常、入力端子１より入力される送信ビット系列１０をグ
レイ符号化された位相変化量とみなし、マッピング回路
１００で差動符号化する。
【００５７】そのため、マッピング回路１００は、グレ
イ符号を自然２進符号に変換する符号変換回路１１０
と、信号点の絶対位相に位相変化量を加算して次の信号
点の絶対位相を表わす位相符号１２を出力する加算回路
１１１と、位相符号で表わされた信号点のシンボル符号
のＩ成分２０ａ，Ｑ成分２０ｂを出力するシンボル符号
変換回路１１２とから成っている。
イ符号を自然２進符号に変換する符号変換回路１１０
と、信号点の絶対位相に位相変化量を加算して次の信号
点の絶対位相を表わす位相符号１２を出力する加算回路
１１１と、位相符号で表わされた信号点のシンボル符号
のＩ成分２０ａ，Ｑ成分２０ｂを出力するシンボル符号
変換回路１１２とから成っている。
【００５８】例えば、８相ＰＳＫの場合、符号変換回路
１１０は、送信ビット系列１０を先頭から３ビットずつ
区切り、Ｃ00，Ｃ10，Ｃ20｜Ｃ01，Ｃ11，Ｃ21｜…｜Ｃ
0n，Ｃ1n，Ｃ2n｜…とし、（Ｃ0n，Ｃ1n，Ｃ2n）をグレ
イ符号とみなして自然２進数２2 ｄ0n＋２ｄ1n＋ｄ0nに
変換する。加算回路１１１は、この位相変化量を表わす
自然２進数１１を法８で累算し、数６で示される絶対位
相を表わす３ビットの符号Ｓn を出力する。
１１０は、送信ビット系列１０を先頭から３ビットずつ
区切り、Ｃ00，Ｃ10，Ｃ20｜Ｃ01，Ｃ11，Ｃ21｜…｜Ｃ
0n，Ｃ1n，Ｃ2n｜…とし、（Ｃ0n，Ｃ1n，Ｃ2n）をグレ
イ符号とみなして自然２進数２2 ｄ0n＋２ｄ1n＋ｄ0nに
変換する。加算回路１１１は、この位相変化量を表わす
自然２進数１１を法８で累算し、数６で示される絶対位
相を表わす３ビットの符号Ｓn を出力する。
【００５９】
【数６】
【００６０】そして、シンボル符号変換部１１２は、こ
の位相符号１２で表わされた信号点のシンボル符号のＩ
成分２０ａとＱ成分２０ｂとを出力する。例えば、図３
において（０００）と付けられた信号点に対しＩ成分
（１１）とＱ成分（１０）とを出力する。
の位相符号１２で表わされた信号点のシンボル符号のＩ
成分２０ａとＱ成分２０ｂとを出力する。例えば、図３
において（０００）と付けられた信号点に対しＩ成分
（１１）とＱ成分（１０）とを出力する。
【００６１】このように構成されたマッピング回路１０
０の途中で得られる位相符号１２をインパルス応答長に
相当するシンボル数だけシフトレジスタ２２０に格納
し、この出力と波形整形フィルタ２００のカウンタ２１
１の出力とをＲＡＭ３２０あるいは３２１のアドレスと
している。
０の途中で得られる位相符号１２をインパルス応答長に
相当するシンボル数だけシフトレジスタ２２０に格納
し、この出力と波形整形フィルタ２００のカウンタ２１
１の出力とをＲＡＭ３２０あるいは３２１のアドレスと
している。
【００６２】実施例４．また、変調方式がＰＳＫであっ
て、しかも、シンボル毎に位相符号が偶数番目の信号点
と奇数番目の信号点を交互にとるような、例えばπ／４
シフトＱＰＳＫなどの場合には、歪補償回路３０１，３
０２のＲＡＭ３２０あるいは３２１のアドレスとして、
前後のシンボルのそれぞれの位相符号よりも、前後のシ
ンボルのうち少なくとも１つのシンボルの位相符号と他
のシンボルへの移相量を表す符号（例えば送信ビット系
列）を用いることで、さらにＲＡＭ３２０あるいは３２
１の容量を削減することが可能である。
て、しかも、シンボル毎に位相符号が偶数番目の信号点
と奇数番目の信号点を交互にとるような、例えばπ／４
シフトＱＰＳＫなどの場合には、歪補償回路３０１，３
０２のＲＡＭ３２０あるいは３２１のアドレスとして、
前後のシンボルのそれぞれの位相符号よりも、前後のシ
ンボルのうち少なくとも１つのシンボルの位相符号と他
のシンボルへの移相量を表す符号（例えば送信ビット系
列）を用いることで、さらにＲＡＭ３２０あるいは３２
１の容量を削減することが可能である。
【００６３】以下に、そのような請求項３に記載の発明
の一実施例について説明する。ここで、図５はπ／４シ
フトＱＰＳＫの信号点配置を示した説明図である。信号
点の配置は８相ＰＳＫと同じだが、ある信号点から次の
信号点へ移るときの位相変化量は、±π／４，±３π／
４の４種しかない。
の一実施例について説明する。ここで、図５はπ／４シ
フトＱＰＳＫの信号点配置を示した説明図である。信号
点の配置は８相ＰＳＫと同じだが、ある信号点から次の
信号点へ移るときの位相変化量は、±π／４，±３π／
４の４種しかない。
【００６４】従って、実施例３のように連続する６個の
シンボルのそれぞれを各３ビットの位相符号で表わすよ
りも、６シンボル中の少なくとも１つのシンボルの位相
符号と、他のシンボルへ移る際の位相変化量を表わす２
ビットの符号を決めれば、６個全ての信号点が確定する
のでより効率がよい。これによると、π／４シフトＱＰ
ＳＫ方式での歪補償ＲＡＭの容量は、実施例３と同様の
例の場合、Ｉ，Ｑ各成分それぞれ次の数７のようにな
る。
シンボルのそれぞれを各３ビットの位相符号で表わすよ
りも、６シンボル中の少なくとも１つのシンボルの位相
符号と、他のシンボルへ移る際の位相変化量を表わす２
ビットの符号を決めれば、６個全ての信号点が確定する
のでより効率がよい。これによると、π／４シフトＱＰ
ＳＫ方式での歪補償ＲＡＭの容量は、実施例３と同様の
例の場合、Ｉ，Ｑ各成分それぞれ次の数７のようにな
る。
【００６５】
【数７】
【００６６】図６は、この方式を実現するＲＡＭアドレ
ス制御回路を示すブロック図で、符号は実施例３と同一
部分には同一符号を付して説明を省略している。なお、
シフトレジスタ２２１には、位相符号１２ではなく、移
相量を表わす符号１３が入力される。即ち、前後３シン
ボル計６シンボル分の位相符号が格納される代わりに、
あるシンボルに隣接する５つのシンボルへの移相量を表
わす符号が格納される。
ス制御回路を示すブロック図で、符号は実施例３と同一
部分には同一符号を付して説明を省略している。なお、
シフトレジスタ２２１には、位相符号１２ではなく、移
相量を表わす符号１３が入力される。即ち、前後３シン
ボル計６シンボル分の位相符号が格納される代わりに、
あるシンボルに隣接する５つのシンボルへの移相量を表
わす符号が格納される。
【００６７】以上π／４シフトＱＰＳＫを例に説明した
が、変調方式がπ／２シフトＢＰＳＫ，π／８シフトＯ
ＰＳＫ等であっても同様の構成が適用できる。
が、変調方式がπ／２シフトＢＰＳＫ，π／８シフトＯ
ＰＳＫ等であっても同様の構成が適用できる。
【００６８】実施例５．また、上記実施例３，４におい
て、歪補償量が絶対位相に関係なく、位相平面上の標本
値の振幅だけで決まる場合には、歪補償回路３０１，３
０２のＲＡＭ３２０あるいは３２１のアドレスは、標本
値のシンボル区間内での位置情報と移相量を表わす符号
だけから構成できる。
て、歪補償量が絶対位相に関係なく、位相平面上の標本
値の振幅だけで決まる場合には、歪補償回路３０１，３
０２のＲＡＭ３２０あるいは３２１のアドレスは、標本
値のシンボル区間内での位置情報と移相量を表わす符号
だけから構成できる。
【００６９】図７はこの方式を実現するＲＡＭアドレス
制御回路を示すブロック図である。この方式では信号点
間の位相変化しか用いないので絶対位相が定まらず、信
号点を確定することができない。しかし、歪が標本値の
振幅（絶対値）だけで決まる場合は、歪補償の量も絶対
位相に無関係になるから、この方法で同様の効果が得ら
れる。即ち、π／４シフトＱＰＳＫについて実施例４と
同様の例でＲＡＭ３２０あるいは３２１の容量を求める
と、Ｉ，Ｑ各成分次の数８のようになる。
制御回路を示すブロック図である。この方式では信号点
間の位相変化しか用いないので絶対位相が定まらず、信
号点を確定することができない。しかし、歪が標本値の
振幅（絶対値）だけで決まる場合は、歪補償の量も絶対
位相に無関係になるから、この方法で同様の効果が得ら
れる。即ち、π／４シフトＱＰＳＫについて実施例４と
同様の例でＲＡＭ３２０あるいは３２１の容量を求める
と、Ｉ，Ｑ各成分次の数８のようになる。
【００７０】
【数８】
【００７１】以上π／４シフトＱＰＳＫを例に説明した
が、変調方式はＰＳＫであればどんなものでもよい。ま
た、ＱＡＭのような方式でも信号点間のパスに対して０
から順番に適当な番号付けを行うことにより同様のこと
ができる。
が、変調方式はＰＳＫであればどんなものでもよい。ま
た、ＱＡＭのような方式でも信号点間のパスに対して０
から順番に適当な番号付けを行うことにより同様のこと
ができる。
【００７２】
【発明の効果】以上のように、この発明によれば、標本
値の前後のシンボルのシンボル符号、または絶対位相を
表す符号、または位相変化量を表す符号、あるいはそれ
らの組み合わせと、シンボル区間内での標本値の位置を
表す符号とを用いて、歪補償に必要なＲＡＭのアドレッ
シングを行うように構成したので、振幅器の非線形性の
補償効果を損なうことなく、前記ＲＡＭの容量を大幅に
削減することが可能な歪補償回路が得られる効果があ
る。
値の前後のシンボルのシンボル符号、または絶対位相を
表す符号、または位相変化量を表す符号、あるいはそれ
らの組み合わせと、シンボル区間内での標本値の位置を
表す符号とを用いて、歪補償に必要なＲＡＭのアドレッ
シングを行うように構成したので、振幅器の非線形性の
補償効果を損なうことなく、前記ＲＡＭの容量を大幅に
削減することが可能な歪補償回路が得られる効果があ
る。
【図１】請求項１に記載の発明の一実施例による歪補償
回路を用いた変調装置を示すブロック図である。
回路を用いた変調装置を示すブロック図である。
【図２】請求項１に記載の発明の他の実施例を示すブロ
ック図である。
ック図である。
【図３】８相ＰＳＫにおける信号点配置を示す説明図で
ある。
ある。
【図４】請求項２に記載の発明の一実施例のアドレス制
御部を示すブロック図である。
御部を示すブロック図である。
【図５】π／４シフトＱＰＳＫにおける信号点配置を示
す説明図である。
す説明図である。
【図６】請求項３に記載の発明の一実施例のアドレス制
御部を示すブロック図である。
御部を示すブロック図である。
【図７】請求項２あるいは３に記載の発明の他の実施例
のアドレス制御部分を示すブロック図である。
のアドレス制御部分を示すブロック図である。
【図８】従来の歪補償回路を用いた変調装置の一例を示
すブロック図である。
すブロック図である。
【図９】１６値ＱＡＭにおける信号点配置を示す説明図
である。
である。
【図１０】ベースバンド信号を示す波形図である。
【図１１】帯域制限フィルタのインパルス応答と、その
重ね合わせを示す波形図である。
重ね合わせを示す波形図である。
３１４ 直交変調器
３１５ 直交復調器
３１７ 減算回路
３１８ 修正量発生回路
３１９ 演算回路
３２０ メモリ（ＲＡＭ）
３２１ メモリ（ＲＡＭ）
４００ 増幅器（電力増幅器）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年２月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】また、１００は送信ビット系列１０からシ
ンボル符号２０ａ，２０ｂを生成するマッピング回路で
あり、２００は読み出し専用メモリ（以下、ＲＯＭとい
う）を用いてそのシンボル符号２０ａ，２０ｂより標本
値３０ａ，３０ｂを生成する波形整形フィルタである。
３００は後述する電力増幅器による増幅の際に発生する
非直線歪を補償するための、適応形ディジタルプリディ
ストータ（Adaptive digital predistorter）と呼ばれ
ている歪補償回路である。
ンボル符号２０ａ，２０ｂを生成するマッピング回路で
あり、２００は読み出し専用メモリ（以下、ＲＯＭとい
う）を用いてそのシンボル符号２０ａ，２０ｂより標本
値３０ａ，３０ｂを生成する波形整形フィルタである。
３００は後述する電力増幅器による増幅の際に発生する
非直線歪を補償するための、適応形ディジタルプリディ
ストータ（Adaptive digital predistorter）と呼ばれ
ている歪補償回路である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】なお、波形整形フィルタ２００内におい
て、２１０はサンプルクロック２１を２N 分周（Ｎは整
数）してシンボルクロック２２を作る分周器であり、２
１１は前記サンプルクロック２１により計数動作をする
２N カウンタである。２１２は前記シンボルクロック２
２によりシフト動作をするシフトレジスタであり、２１
３は前記カウンタ２１１の計数値および前記シフトレジ
スタ２１２の内容をアドレスとして標本値３０ａ，３０
ｂを読み出す読み出し専用メモリ（以下、ＲＯＭとい
う）である。
て、２１０はサンプルクロック２１を２N 分周（Ｎは整
数）してシンボルクロック２２を作る分周器であり、２
１１は前記サンプルクロック２１により計数動作をする
２N カウンタである。２１２は前記シンボルクロック２
２によりシフト動作をするシフトレジスタであり、２１
３は前記カウンタ２１１の計数値および前記シフトレジ
スタ２１２の内容をアドレスとして標本値３０ａ，３０
ｂを読み出す読み出し専用メモリ（以下、ＲＯＭとい
う）である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】このシンボル区間の波形をシンボルロック
の２N 倍（Ｎは整数）のサンプルクロックで標本化し、
Ｂビット（Ｂは整数）の分解能で量子化する。図１１
（ｂ）ではＮ＝３の場合を示しており、波形の黒丸印が
各標本を表し、シンボル区間の先頭からｎ＝０，ｎ＝
１，…，ｎ＝７と番号をつけている。
の２N 倍（Ｎは整数）のサンプルクロックで標本化し、
Ｂビット（Ｂは整数）の分解能で量子化する。図１１
（ｂ）ではＮ＝３の場合を示しており、波形の黒丸印が
各標本を表し、シンボル区間の先頭からｎ＝０，ｎ＝
１，…，ｎ＝７と番号をつけている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】なお、このような従来の歪補償回路３００
が記載された文献としては、例えば特開昭６１−２１４
８４３号公報などがあり、また、ＲＯＭを用いた波形整
形フィルタ２００が記載された文献としては、例えばエ
ヌ ブーチン（N.Boutin）他の「ア ディジタル フィ
ルタ モジュレーションコンビネーション フォーデー
タ トランスミッション（A DigitalFilter-Modulation
Combination for Data Transmission ）」アイ トリ
プルイー トランザクション オン コミニュケーショ
ン（ＩＥＥＥ Trans. on Commu.）第２５巻第１０号
（１９７７年１０月）などがある。
が記載された文献としては、例えば特開昭６１−２１４
８４３号公報などがあり、また、ＲＯＭを用いた波形整
形フィルタ２００が記載された文献としては、例えばエ
ヌ ブーチン（N.Boutin）他の「ア ディジタル フィ
ルタ モジュレーションコンビネーション フォーデー
タ トランスミッション（A DigitalFilter-Modulation
Combination for Data Transmission ）」アイ トリ
プルイー トランザクション オン コミニュケーショ
ン（ＩＥＥＥ Trans. on Commu.）第２５巻第１０号
（１９７７年１０月）などがある。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】
【数２】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】さらに、請求項３に記載の発明に係る歪補
償回路は、前記ＲＡＭを、標本値の前後のシンボルの位
相変化量を表す符号と、シンボル区間内での標本値の位
置を表す符号を用いてアドレッシングするものである。
また、請求項４に記載の発明に係る歪補償回路は、前記
ＲＡＭを、標本値の前後のシンボルの位相変化量を表す
符号と、シンボル区間内での標本値の位置を表す符号を
用いてアドレッシングするものである。
償回路は、前記ＲＡＭを、標本値の前後のシンボルの位
相変化量を表す符号と、シンボル区間内での標本値の位
置を表す符号を用いてアドレッシングするものである。
また、請求項４に記載の発明に係る歪補償回路は、前記
ＲＡＭを、標本値の前後のシンボルの位相変化量を表す
符号と、シンボル区間内での標本値の位置を表す符号を
用いてアドレッシングするものである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】実施例３．なお、上記実施例では、変調方
式としては１６値ＱＡＭを例に説明をしてきたが、位相
変調（以下、ＰＳＫという）のように位相平面上の信号
点配置が位相情報のみで表現できる場合には、歪補償回
路３０１，３０２のＲＡＭ３２０あるいは３２１のアド
レスに前後のシンボルのシンボル符号を用いるよりも、
前後のシンボルの位相を表す符号を用いた方が、ＲＡＭ
３２０あるいは３２１の容量をより小さくすることがで
きる。
式としては１６値ＱＡＭを例に説明をしてきたが、位相
変調（以下、ＰＳＫという）のように位相平面上の信号
点配置が位相情報のみで表現できる場合には、歪補償回
路３０１，３０２のＲＡＭ３２０あるいは３２１のアド
レスに前後のシンボルのシンボル符号を用いるよりも、
前後のシンボルの位相を表す符号を用いた方が、ＲＡＭ
３２０あるいは３２１の容量をより小さくすることがで
きる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正内容】
【００５８】例えば、８相ＰＳＫの場合、符号変換回路
１１０は、送信ビット系列１０を先頭から３ビットずつ
区切り、Ｃ00，Ｃ10，Ｃ20｜Ｃ01，Ｃ11，Ｃ21｜…｜Ｃ
0n，Ｃ1n，Ｃ2n｜…とし、（Ｃ0n，Ｃ1n，Ｃ2n）をグレ
イ符号とみなして自然２進数２2 ｄ2n ＋２ｄ1n＋ｄ0nに
変換する。加算回路１１１は、この位相変化量を表わす
自然２進数１１を法８で累算し、数６で示される絶対位
相を表わす３ビットの符号Ｓn を出力する。
１１０は、送信ビット系列１０を先頭から３ビットずつ
区切り、Ｃ00，Ｃ10，Ｃ20｜Ｃ01，Ｃ11，Ｃ21｜…｜Ｃ
0n，Ｃ1n，Ｃ2n｜…とし、（Ｃ0n，Ｃ1n，Ｃ2n）をグレ
イ符号とみなして自然２進数２2 ｄ2n ＋２ｄ1n＋ｄ0nに
変換する。加算回路１１１は、この位相変化量を表わす
自然２進数１１を法８で累算し、数６で示される絶対位
相を表わす３ビットの符号Ｓn を出力する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正内容】
【００５９】
【数６】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】請求項４に記載の発明の一実施例のアドレス制
御部を示すブロック図である。
御部を示すブロック図である。
Claims (3)
- 【請求項１】 標本値の前後のシンボルのシンボル符
号、およびシンボル区間内での前記標本値の位置を表す
符号を用いてアドレッシングされ、前記標本値を増幅器
の非線形性を補償するようにあらかじめ歪ませた信号、
もしくは前記増幅器の非線形性を補償するための歪補償
量の同相成分と直交成分とを出力する書き換え可能なメ
モリと、前記増幅器の非線形性が補償された信号によっ
て変調された信号を生成して前記増幅器に出力する直交
変調器と、前記増幅器の出力の一部を取り出して復調す
る直交復調器と、前記直交変調器の出力と前記標本値と
の差を算出する減算回路と、前記減算回路の出力より前
記メモリの内容の修正量を算出する修正量発生回路と、
前記メモリの出力と前記修正量発生回路の出力との和ま
たは差を算出し、それに基づいて前記メモリの内容を適
応的に書き換える演算回路とを備えた歪補償回路。 - 【請求項２】 標本値の前後のシンボルの絶対位相を表
す符号、およびシンボル区間内での前記標本値の位置を
表す符号を用いてアドレッシングされ、前記標本値を増
幅器の非線形性を補償するようにあらかじめ歪ませた信
号、もしくは前記増幅器の非線形性を補償するための同
相成分と直交成分とを出力する書き換え可能なメモリ
と、前記増幅器の非線形性が補償された信号によって変
調された信号を生成して前記増幅器に出力する直交変調
器と、前記増幅器の出力の一部を取り出して復調する直
交復調器と、前記直交復調器の出力と前記標本値との差
を算出する減算回路と、前記減算回路の出力より前記メ
モリの内容の修正量を算出する修正量発生回路と、前記
メモリの出力と前記修正量発生回路の出力との和または
差を算出し、それに基づいて前記メモリの内容を適応的
に書き換える演算回路とを備えた歪補償回路。 - 【請求項３】 標本値の前後のシンボルの位相変化量を
表す符号、およびシンボル区間内での前記標本値の位置
を表す符号を用いてアドレッシングされ、前記標本値を
増幅器の非線形性を補償するようにあらかじめ歪ませた
信号、もしくは前記増幅器の非線形性を補償するための
歪補償量の同相成分と直交成分とを出力する書き換え可
能なメモリと、前記増幅器の非線形性が補償された信号
によって変調された信号を生成して前記増幅器に出力す
る直交変調器と、前記増幅器の出力の一部を取り出して
復調する直交復調器と、前記直交復調器の出力と前記標
本値との差を算出する減算回路と、前記減算回路の出力
より前記メモリの内容の修正量を算出する修正量発生回
路と、前記メモリの出力と前記修正量発生回路の出力と
の和または差を算出し、それに基づいて前記メモリの内
容を適応的に書き換える演算回路とを備えた歪補償回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3207191A JP2918718B2 (ja) | 1991-07-25 | 1991-07-25 | 歪補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3207191A JP2918718B2 (ja) | 1991-07-25 | 1991-07-25 | 歪補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0530147A true JPH0530147A (ja) | 1993-02-05 |
| JP2918718B2 JP2918718B2 (ja) | 1999-07-12 |
Family
ID=16535759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3207191A Expired - Fee Related JP2918718B2 (ja) | 1991-07-25 | 1991-07-25 | 歪補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2918718B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396190A (en) * | 1993-04-20 | 1995-03-07 | Mitsubishi Denki Kabushiki Kaisha | Circuit for compensating for nonlinear distortion in transmit power amplifier |
| US5404378A (en) * | 1993-04-20 | 1995-04-04 | Mitsubishi Denki Kabushiki Kaisha | Distortion compensating circuit |
| EP0731556A1 (en) * | 1995-03-06 | 1996-09-11 | NEC Corporation | High-power linear amplification using periodically updated amplitude and phase correction values |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220546A (ja) * | 1985-03-26 | 1986-09-30 | Nec Corp | 変調装置 |
-
1991
- 1991-07-25 JP JP3207191A patent/JP2918718B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220546A (ja) * | 1985-03-26 | 1986-09-30 | Nec Corp | 変調装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396190A (en) * | 1993-04-20 | 1995-03-07 | Mitsubishi Denki Kabushiki Kaisha | Circuit for compensating for nonlinear distortion in transmit power amplifier |
| US5404378A (en) * | 1993-04-20 | 1995-04-04 | Mitsubishi Denki Kabushiki Kaisha | Distortion compensating circuit |
| EP0731556A1 (en) * | 1995-03-06 | 1996-09-11 | NEC Corporation | High-power linear amplification using periodically updated amplitude and phase correction values |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2918718B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2883260B2 (ja) | 歪補償回路 | |
| JP3156439B2 (ja) | 歪補償回路 | |
| CA2026820A1 (en) | Predistortion arrangement for a digital transmission system | |
| JP3076593B2 (ja) | デジタル送信システム用先行歪ませ装置 | |
| US4700151A (en) | Modulation system capable of improving a transmission system | |
| KR100313981B1 (ko) | 디지털신호전송방법및전송용송신기 | |
| US4291277A (en) | Adaptive predistortion technique for linearizing a power amplifier for digital data systems | |
| US5778029A (en) | Signal conditioner with symbol addressed lookup table producing values which compensate linear and non-linear distortion using transversal filter | |
| AU621785B2 (en) | Adaptive predistortion circuit | |
| JPH02279028A (ja) | 適合先行歪ませ回路 | |
| JP2513289B2 (ja) | 変調装置 | |
| JPH02234520A (ja) | 適合先行歪ませ回路 | |
| EP0890221A1 (en) | Conversion of a pcm signal into a upwm signal | |
| JPH03198555A (ja) | 変調装置 | |
| KR20010012335A (ko) | 선형 송신기에서의 주파수 선택성 전치보상 | |
| JP3994308B2 (ja) | プリディストーション型歪補償回路 | |
| JPH0580856B2 (ja) | ||
| JP2918718B2 (ja) | 歪補償回路 | |
| JP2007049621A (ja) | プリディストーション増幅装置 | |
| EP0703689A1 (en) | Method and system for transmitting and receiving digital signals, in which the peak power of the transmitted filtered signal is reduced | |
| US6194977B1 (en) | State variable-based table-driven modulation signal generation | |
| KR20010083262A (ko) | 룩업테이블을 이용한 고속 적응 전치왜곡 장치 및 그 방법 | |
| JPH07321870A (ja) | 歪補償回路 | |
| JPS58105658A (ja) | 適応型変調装置 | |
| JPH11261660A (ja) | アパーチャー特性補正回路を備えた伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |