JPH05300169A - 出力バッファ型ａｔｍ交換機におけるセル廃棄優先順位制御装置及び方法 - Google Patents
出力バッファ型ａｔｍ交換機におけるセル廃棄優先順位制御装置及び方法Info
- Publication number
- JPH05300169A JPH05300169A JP10428492A JP10428492A JPH05300169A JP H05300169 A JPH05300169 A JP H05300169A JP 10428492 A JP10428492 A JP 10428492A JP 10428492 A JP10428492 A JP 10428492A JP H05300169 A JPH05300169 A JP H05300169A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- priority
- order
- discard
- buffer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 本発明は、出力バッファ型ＡＴＭ交換機にお
いて、セルの入力順序と出力順序が異なることなくセル
廃棄優先順位の制御を行う出力バッファ型ＡＴＭ交換機
におけるセル廃棄優先順位制御装置を提供する。 【構成】 出力バッファ型ＡＴＭ交換機におけるセル廃
棄優先順位制御装置において、セル廃棄優先順位に関係
なく、セル到着順に入出力する兼用バッファ回路１と、
高優先廃棄セルを廃棄し低優先廃棄セルのみをセル到着
順に入力し前記兼用バッファ回路１に出力する低優先廃
棄セル専用バッファ回路３と、前記兼用バッファ回路１
が許容値を越えたとき、セル入力を前記兼用バッファ回
路１から前記低優先廃棄専用バッファ回路３に切替える
リレー回路２を備えることにより、セル入力順序と出力
順序が異なることなくセル廃棄優先順位を制御する。
いて、セルの入力順序と出力順序が異なることなくセル
廃棄優先順位の制御を行う出力バッファ型ＡＴＭ交換機
におけるセル廃棄優先順位制御装置を提供する。 【構成】 出力バッファ型ＡＴＭ交換機におけるセル廃
棄優先順位制御装置において、セル廃棄優先順位に関係
なく、セル到着順に入出力する兼用バッファ回路１と、
高優先廃棄セルを廃棄し低優先廃棄セルのみをセル到着
順に入力し前記兼用バッファ回路１に出力する低優先廃
棄セル専用バッファ回路３と、前記兼用バッファ回路１
が許容値を越えたとき、セル入力を前記兼用バッファ回
路１から前記低優先廃棄専用バッファ回路３に切替える
リレー回路２を備えることにより、セル入力順序と出力
順序が異なることなくセル廃棄優先順位を制御する。
Description
【０００１】
【産業上の利用分野】本発明は出力バッファ型ＡＴＭ交
換機に関し、特に入力されるセル廃棄優先順位を制御す
る出力バッファ型ＡＴＭ交換機におけるセル廃棄優先順
位制御装置に関するものである。
換機に関し、特に入力されるセル廃棄優先順位を制御す
る出力バッファ型ＡＴＭ交換機におけるセル廃棄優先順
位制御装置に関するものである。
【０００２】
【従来の技術】従来よりある６４ｂｉｔ／ｓを基本とす
る伝送，交換をベースとするＩＳＤＮ（サービス総合デ
ィジタル網）より高速、広帯域の広帯域ＩＳＤＮ（Ｂ−
ＩＳＤＮ）がある。このＢ−ＩＳＤＮは非同期転送モー
ド（ＡＴＭ：Asyncronous Tra-nsfer Mode）によって実
現されている。このＡＴＭとは、情報をセルに載せて転
送するモードである。ユーザからの情報を含むセルの発
生周期が必ずしも周期的である必要がないという意味で
非同期である。このようなＢ−ＩＳＤＮのＡＴＭ用の交
換機があるが、そのＡＴＭ交換機の出力バッファ型交換
機におけるセル廃棄優先順位制御装置は、低優先廃棄セ
ル用バッファ回路と、高優先廃棄セル用バッファ回路を
具備し、前記低優先廃棄セル用バッファ回路にあるセル
をセル到着順に出力した後、前記低優先廃棄セル用バッ
ファ回路にあるセルをセル到着順に出力していた。
る伝送，交換をベースとするＩＳＤＮ（サービス総合デ
ィジタル網）より高速、広帯域の広帯域ＩＳＤＮ（Ｂ−
ＩＳＤＮ）がある。このＢ−ＩＳＤＮは非同期転送モー
ド（ＡＴＭ：Asyncronous Tra-nsfer Mode）によって実
現されている。このＡＴＭとは、情報をセルに載せて転
送するモードである。ユーザからの情報を含むセルの発
生周期が必ずしも周期的である必要がないという意味で
非同期である。このようなＢ−ＩＳＤＮのＡＴＭ用の交
換機があるが、そのＡＴＭ交換機の出力バッファ型交換
機におけるセル廃棄優先順位制御装置は、低優先廃棄セ
ル用バッファ回路と、高優先廃棄セル用バッファ回路を
具備し、前記低優先廃棄セル用バッファ回路にあるセル
をセル到着順に出力した後、前記低優先廃棄セル用バッ
ファ回路にあるセルをセル到着順に出力していた。
【０００３】例えば、（ＩＣＣ’８９ ボストン １９
８９／７／１１〜１４ 第一巻 発行元 米国 ＩＥＥ
Ｅ １０２ページ参照、International Conference on
Com-munications 89' Boston Jun 11-14,1989 IEEE Vol
ume 1of3 89CH2655-9/89/0000-0099“Output-buffer Sw
itch Architecture for Asynchronous Transfer Mode"
page 102）
８９／７／１１〜１４ 第一巻 発行元 米国 ＩＥＥ
Ｅ １０２ページ参照、International Conference on
Com-munications 89' Boston Jun 11-14,1989 IEEE Vol
ume 1of3 89CH2655-9/89/0000-0099“Output-buffer Sw
itch Architecture for Asynchronous Transfer Mode"
page 102）
【発明が解決しようとする課題】しかしながら上記従来
の出力バッファ型交換機におけるセル廃棄優先順位制御
装置は、低優先廃棄セル用バッファ回路と、高優先廃棄
セル用バッファ回路とを具備し、前記低優先廃棄セル用
バッファ回路にあるセルをセル到着順に出力した後、前
記高優先廃棄セル用バッファ回路にあるセルを到着順に
出力していた為、セル入力順序と出力順序が異なってし
まうという問題点があった。
の出力バッファ型交換機におけるセル廃棄優先順位制御
装置は、低優先廃棄セル用バッファ回路と、高優先廃棄
セル用バッファ回路とを具備し、前記低優先廃棄セル用
バッファ回路にあるセルをセル到着順に出力した後、前
記高優先廃棄セル用バッファ回路にあるセルを到着順に
出力していた為、セル入力順序と出力順序が異なってし
まうという問題点があった。
【０００４】本発明の目的は、このような従来の問題点
を除去して、セル入力順序と出力順序が異なることなく
セル廃棄優先順位制御ができる出力バッファ型ＡＴＭ交
換機におけるセル廃棄優先順位制御装置を提供すること
にある。
を除去して、セル入力順序と出力順序が異なることなく
セル廃棄優先順位制御ができる出力バッファ型ＡＴＭ交
換機におけるセル廃棄優先順位制御装置を提供すること
にある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明の第一の解決手段の出力バッファ型ＡＴＭ交換
機におけるセル廃棄優先順位制御装置は、セル廃棄優先
順位に関係無く到着順に入力されたセルを同一順序で出
力する兼用バッファ回路と、高優先廃棄セルを廃棄し、
低優先廃棄セルのみをセル到着順に前記兼用バッファ回
路に出力する低優先廃棄セル専用バッファ回路と、前記
兼用バッファ回路が許容値を越えた時、セル入力を前記
兼用バッファ回路から前記低優先廃棄セル専用バッファ
回路に切替えるリレー回路とを備えることを特徴とす
る。
の本発明の第一の解決手段の出力バッファ型ＡＴＭ交換
機におけるセル廃棄優先順位制御装置は、セル廃棄優先
順位に関係無く到着順に入力されたセルを同一順序で出
力する兼用バッファ回路と、高優先廃棄セルを廃棄し、
低優先廃棄セルのみをセル到着順に前記兼用バッファ回
路に出力する低優先廃棄セル専用バッファ回路と、前記
兼用バッファ回路が許容値を越えた時、セル入力を前記
兼用バッファ回路から前記低優先廃棄セル専用バッファ
回路に切替えるリレー回路とを備えることを特徴とす
る。
【０００６】上記課題を解決するための本発明の第二の
解決手段は、中央処理演算装置と記憶装置を備えた情報
処理装置で構成した出力バッファ型ＡＴＭ交換機におけ
るセル廃棄優先順位制御方法において、セル廃棄優先順
位に関係無く到着順に前記記憶装置に入力されたセルを
同一順序で出力する兼用バッファステップと、高優先廃
棄セルを廃棄し、低優先廃棄セルのみをセル到着順に前
記兼用バッファステップに引き渡す低優先廃棄セル専用
バッファステップと、前記兼用バッファステップが許容
値を越えた時、セル入力を前記兼用バッファステップか
ら前記低優先廃棄セル専用バッファステップに切替える
切替えステップとを含むことを特徴とする。
解決手段は、中央処理演算装置と記憶装置を備えた情報
処理装置で構成した出力バッファ型ＡＴＭ交換機におけ
るセル廃棄優先順位制御方法において、セル廃棄優先順
位に関係無く到着順に前記記憶装置に入力されたセルを
同一順序で出力する兼用バッファステップと、高優先廃
棄セルを廃棄し、低優先廃棄セルのみをセル到着順に前
記兼用バッファステップに引き渡す低優先廃棄セル専用
バッファステップと、前記兼用バッファステップが許容
値を越えた時、セル入力を前記兼用バッファステップか
ら前記低優先廃棄セル専用バッファステップに切替える
切替えステップとを含むことを特徴とする。
【０００７】
【実施例】次に本発明について図１を用いて以下に説明
する。セルの入力されるリレー回路２の切替え端子の一
方は兼用バッファ回路１と接続され、他方の切替え端子
は低優先廃棄セル専用バッファ回路３に接続されてい
る。そしてこの低優先廃棄セル専用バッファ回路３の出
力は上記リレー回路２の一方の切替え端子と接続された
兼用バッファ回路１の入力端子とも接続されている。ま
た兼用バッファ回路１から出力されるバッファオーバフ
ロー信号４はリレー回路２に入力されるように接続され
ている。そして上記兼用バッファ回路１からセルが出力
される。
する。セルの入力されるリレー回路２の切替え端子の一
方は兼用バッファ回路１と接続され、他方の切替え端子
は低優先廃棄セル専用バッファ回路３に接続されてい
る。そしてこの低優先廃棄セル専用バッファ回路３の出
力は上記リレー回路２の一方の切替え端子と接続された
兼用バッファ回路１の入力端子とも接続されている。ま
た兼用バッファ回路１から出力されるバッファオーバフ
ロー信号４はリレー回路２に入力されるように接続され
ている。そして上記兼用バッファ回路１からセルが出力
される。
【０００８】以上の構成において、以下その動作につい
て説明する。兼用バッファ回路１が許容値を越えていな
い通常の場合、リレー回路２の切替え接点は前記兼用バ
ッファ回路１側に接続されている。この時、前記兼用バ
ッファ回路１に到着したセルはセル廃棄優先順序に関係
なくセルを到着順に出力する。ここでもし兼用バッファ
回路１が許容値を越えた場合、兼用バッファ回路１はバ
ッファオーバフロー信号４をリレー回路２に送出し、リ
レー回路２の切替え接点を低優先廃棄セル専用バッファ
回路３側に切替えさせる。このとき低優先廃棄セル専用
バッファ回路３は到着した高優先廃棄セルを廃棄し、低
優先廃棄セルのみをセル到着順に兼用バッファ回路１に
出力する。低優先廃棄セル専用バッファ回路３にあるセ
ルが全て兼用バッファ回路１に出力され、兼用バッファ
回路１が許容値以下になった時、兼用バッファ回路１は
上記バッファオーバフロー信号４の出力を停止し、リレ
ー回路２の切替え接点を再び兼用バッファ回路１側に切
替えさせる。
て説明する。兼用バッファ回路１が許容値を越えていな
い通常の場合、リレー回路２の切替え接点は前記兼用バ
ッファ回路１側に接続されている。この時、前記兼用バ
ッファ回路１に到着したセルはセル廃棄優先順序に関係
なくセルを到着順に出力する。ここでもし兼用バッファ
回路１が許容値を越えた場合、兼用バッファ回路１はバ
ッファオーバフロー信号４をリレー回路２に送出し、リ
レー回路２の切替え接点を低優先廃棄セル専用バッファ
回路３側に切替えさせる。このとき低優先廃棄セル専用
バッファ回路３は到着した高優先廃棄セルを廃棄し、低
優先廃棄セルのみをセル到着順に兼用バッファ回路１に
出力する。低優先廃棄セル専用バッファ回路３にあるセ
ルが全て兼用バッファ回路１に出力され、兼用バッファ
回路１が許容値以下になった時、兼用バッファ回路１は
上記バッファオーバフロー信号４の出力を停止し、リレ
ー回路２の切替え接点を再び兼用バッファ回路１側に切
替えさせる。
【０００９】尚、上例においては、各バッファ回路とリ
レー回路とで構成したものを示したが、中央処理演算装
置と記憶装置を備えた情報処理装置において、蓄積した
プログラムによっても実施できる。
レー回路とで構成したものを示したが、中央処理演算装
置と記憶装置を備えた情報処理装置において、蓄積した
プログラムによっても実施できる。
【００１０】
【発明の効果】以上説明したように、本発明の出力バッ
ファ型ＡＴＭ交換機におけるセル廃棄優先順位制御装置
は、セル廃棄優先順位に関係無くセル到着順に入出力す
る兼用バッファ回路と、高優先廃棄セルを廃棄し、低優
先廃棄セルのみをセル到着順に上記兼用バッファ回路に
出力する低優先廃棄セル専用バッファ回路と、上記兼用
バッファ回路が許容値を越えた時、セル入力を兼用バッ
ファ回路から低優先廃棄セル専用バッファ回路に切替え
るリレー回路を備えたことにより、セル入力順序と出力
順序が一致したセル廃棄優先順位制御ができるという効
果を有する。
ファ型ＡＴＭ交換機におけるセル廃棄優先順位制御装置
は、セル廃棄優先順位に関係無くセル到着順に入出力す
る兼用バッファ回路と、高優先廃棄セルを廃棄し、低優
先廃棄セルのみをセル到着順に上記兼用バッファ回路に
出力する低優先廃棄セル専用バッファ回路と、上記兼用
バッファ回路が許容値を越えた時、セル入力を兼用バッ
ファ回路から低優先廃棄セル専用バッファ回路に切替え
るリレー回路を備えたことにより、セル入力順序と出力
順序が一致したセル廃棄優先順位制御ができるという効
果を有する。
【図１】本発明の一実施例に関するものであり、その構
成を示すブロック図である。
成を示すブロック図である。
１ 兼用バッファ回路 ２ リレー回路 ３ 低優先廃棄セル専用バッファ回路 ４ バッファオーバフロー信号
Claims (2)
- 【請求項１】セル廃棄優先順位に関係無く到着順に入力
されたセルを同一順序で出力する兼用バッファ回路と、 高優先廃棄セルを廃棄し、低優先廃棄セルのみをセル到
着順に前記兼用バッファ回路に出力する低優先廃棄セル
専用バッファ回路と、 前記兼用バッファ回路が許容値を越えた時、セル入力を
前記兼用バッファ回路から前記低優先廃棄セル専用バッ
ファ回路に切替えるリレー回路とを備えることを特徴と
する出力バッファ型ＡＴＭ交換機におけるセル廃棄優先
順位制御装置。 - 【請求項２】中央処理演算装置と記憶装置を備えた情報
処理装置で構成した出力バッファ型ＡＴＭ交換機におけ
るセル廃棄優先順位制御方法において、 セル廃棄優先順位に関係無く到着順に前記記憶装置に入
力されたセルを同一順序で出力する兼用バッファステッ
プと、 高優先廃棄セルを廃棄し、低優先廃棄セルのみをセル到
着順に前記兼用バッファステップに引き渡す低優先廃棄
セル専用バッファステップと、 前記兼用バッファステップが許容値を越えた時、セル入
力を前記兼用バッファステップから前記低優先廃棄セル
専用バッファステップに切替える切替えステップとを含
むことを特徴とする出力バッファ型ＡＴＭ交換機におけ
るセル廃棄優先順位制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10428492A JPH05300169A (ja) | 1992-04-23 | 1992-04-23 | 出力バッファ型ａｔｍ交換機におけるセル廃棄優先順位制御装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10428492A JPH05300169A (ja) | 1992-04-23 | 1992-04-23 | 出力バッファ型ａｔｍ交換機におけるセル廃棄優先順位制御装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05300169A true JPH05300169A (ja) | 1993-11-12 |
Family
ID=14376634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10428492A Pending JPH05300169A (ja) | 1992-04-23 | 1992-04-23 | 出力バッファ型ａｔｍ交換機におけるセル廃棄優先順位制御装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05300169A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283813A (ja) * | 1994-04-05 | 1995-10-27 | Nec Corp | 出力バッファ型ａｔｍスイッチ |
-
1992
- 1992-04-23 JP JP10428492A patent/JPH05300169A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283813A (ja) * | 1994-04-05 | 1995-10-27 | Nec Corp | 出力バッファ型ａｔｍスイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7756013B2 (en) | Packet switching system and method | |
| US6147999A (en) | ATM switch capable of routing IP packet | |
| EP1055350B1 (en) | Arbitration method and apparatus for a non-blocking switch | |
| JP2622055B2 (ja) | パケット交換装置およびその制御方法 | |
| JP2598185B2 (ja) | パケットデータトラヒックの伝送方法及び装置 | |
| US5691985A (en) | System and method for increasing throughput of inter-network gateways using a hardware assist engine | |
| JPH05207062A (ja) | パケット交換方式 | |
| JPH0653996A (ja) | パケットスイッチ | |
| US5748632A (en) | ATM switching apparatus | |
| JPH05300169A (ja) | 出力バッファ型ａｔｍ交換機におけるセル廃棄優先順位制御装置及び方法 | |
| US6219351B1 (en) | Implementation of buffering in a packet-switched telecommunications network | |
| US5802049A (en) | Method of selecting route in cell switch | |
| JPH1168776A (ja) | シェーピング装置 | |
| KR0167901B1 (ko) | 비동기식 전송 모드 스위치 | |
| JP3067085B2 (ja) | Ａｔｍスイッチ | |
| KR100216071B1 (ko) | 데이타 버퍼에 임계치를 갖는 리키버킷 알고리즘을이용한 사용 파라미터 제어방법 | |
| JP2768587B2 (ja) | パケット集線装置 | |
| KR100200555B1 (ko) | Atm 교환기에서 채널 그룹의 atm 셀 순서 보장 회로 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP2585864B2 (ja) | 分配接続方式 | |
| JP2848653B2 (ja) | Ａｔｍ交換通話路システム | |
| JPH06244858A (ja) | Ａｔｍ網のバッファ閾値制御システム | |
| JP3011155B2 (ja) | パケットセル廃棄制御装置 | |
| JP2957466B2 (ja) | 廃棄優先制御機能付きセル交換装置 | |
| JPH0653984A (ja) | Ａｔｍスイッチ |