JPH0529943A - A/d converter - Google Patents
A/d converterInfo
- Publication number
- JPH0529943A JPH0529943A JP18595891A JP18595891A JPH0529943A JP H0529943 A JPH0529943 A JP H0529943A JP 18595891 A JP18595891 A JP 18595891A JP 18595891 A JP18595891 A JP 18595891A JP H0529943 A JPH0529943 A JP H0529943A
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- voltage
- converter
- channel mos
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アナログ信号をデジタ
ル信号に変換するＡＤ変換器に関し、特に、ＭＯＳ電界
効果型トランジスタを用いた全並列比較型ＡＤ変換器に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AD converter for converting an analog signal into a digital signal, and more particularly to an all parallel comparison type AD converter using MOS field effect transistors.
【０００２】[0002]
【従来の技術】この種のＡＤ変換器は、基本的には、複
数の電圧比較器が並列に接続された構成になっている。
すなわち、このＡＤ変換器の分解能を、例えば、ｎビッ
トとすると、２n 個の電圧比較器が並列に接続されてい
る。2. Description of the Related Art This type of AD converter basically has a structure in which a plurality of voltage comparators are connected in parallel.
That is, assuming that the resolution of the AD converter is, for example, n bits, 2 n voltage comparators are connected in parallel.
【０００３】このＡＤ変換器においては、デジタル信号
に変換されるべきアナログ信号は、それぞれの電圧比較
器に共通に入力される。そして、各電圧比較器では、こ
のアナログ信号の電圧とそれぞれの基準電圧とが、全部
の電圧比較器で同時に比較される。この比較の結果、ア
ナログ信号より低い基準電圧をもつ電圧比較器はすべて
反転し、この反転の境目がロジック部で検出され、デコ
ーダで所定のコードに変換されて出力される。In this AD converter, an analog signal to be converted into a digital signal is commonly input to each voltage comparator. Then, in each voltage comparator, the voltage of the analog signal and each reference voltage are simultaneously compared in all the voltage comparators. As a result of this comparison, all voltage comparators having a reference voltage lower than that of the analog signal are inverted, and the boundary of this inversion is detected by the logic section, converted into a predetermined code by the decoder, and output.
【０００４】なお、各電圧比較器の基準電圧源として
は、外部から供給される基準電圧が、例えば抵抗などの
分割回路で、（２n ＋１）等分され、各電圧比較器に入
力されような構成が一般的である。As a reference voltage source for each voltage comparator, a reference voltage supplied from the outside may be divided into (2 n +1) equal parts by a dividing circuit such as a resistor and input to each voltage comparator. A general configuration is common.
【０００５】上述のような構成のＡＤ変換器において
は、各電圧比較器に基準電圧を入力するために、アナロ
グスイッチを電圧比較器の数だけ用意する必要がある。
従来のＡＤ変換器においては、このアナログスイッチと
して、ＰチャンネルＭＯＳ電界効果型トランジスタ（以
後ＰＭＯＳトランジスタと記す）とＮチャンネルＭＯＳ
電界効果型トランジスタ（以後ＮＭＯＳトランジスタと
記す）とが対になったスイッチが用いられていた。In the AD converter having the above-mentioned configuration, it is necessary to prepare the analog switches as many as the number of voltage comparators in order to input the reference voltage to each voltage comparator.
In the conventional AD converter, a P channel MOS field effect transistor (hereinafter referred to as a PMOS transistor) and an N channel MOS are used as the analog switch.
A switch having a pair of field effect transistors (hereinafter referred to as NMOS transistors) has been used.
【０００６】図２に、従来のＡＤ変換器におけるアナロ
グスイッチの部分の構成を示す。図２を参照すると、こ
のＡＤ変換器では、基準電圧入力端子１に入力された基
準電圧ＶR が、抵抗Ｒによって（２n ＋１）等分されて
いる。そして、それぞれの分割点Ｎの電圧が、アナログ
スイッチ２の入力電圧となり、このアナログスイッチ２
を介して、基準電圧として電圧比較器３に入力されてい
る。FIG. 2 shows a configuration of an analog switch portion in a conventional AD converter. Referring to FIG. 2, in this AD converter, the reference voltage V R input to the reference voltage input terminal 1 is equally divided into (2 n +1) by the resistor R. Then, the voltage of each division point N becomes the input voltage of the analog switch 2, and the analog switch 2
Is input to the voltage comparator 3 as a reference voltage via.
【０００７】アナログスイッチ２の構造は、ＰＭＯＳト
ランジスタＰ1 とＮＭＯＳトランジスタＮ1 とが、ソー
ス電極同志とドレイン電極同志を共通にして並列に接続
された構造である。そして、ＰＭＯＳトランジスタＰ1
のゲート電極とＮＭＯＳトランジスタＮ1 のゲート電極
には、互に逆位相の信号が入力されており、２つのＭＯ
Ｓトランジスタの導通状態が同じであるように設定され
ている。すなわち、一方のＭＯＳトランジスタがオン状
態の時には、他方のＭＯＳトランジスタもオン状態にな
っている。一方のＭＯＳトランジスタがオフ状態にある
時は、他方のＭＯＳトランジスタもオフ状態である。The structure of the analog switch 2 is a structure in which the PMOS transistor P 1 and the NMOS transistor N 1 are connected in parallel with the source electrode and the drain electrode in common. Then, the PMOS transistor P 1
Signals of opposite phases are input to the gate electrode of the MOS transistor and the gate electrode of the NMOS transistor N 1.
The conduction states of the S transistors are set to be the same. That is, when one MOS transistor is on, the other MOS transistor is also on. When one MOS transistor is off, the other MOS transistor is also off.
【０００８】このアナログスイッチは、電圧比較器３の
数と同数、すなわち２n 個必要である。This analog switch requires the same number as the number of the voltage comparators 3, that is, 2 n .
【０００９】[0009]
【発明が解決しようとする課題】上述した従来の全並列
比較型ＡＤ変換器では、それぞれの電圧比較器に基準電
圧を入力するためのアナログスイッチとして、ＰＭＯＳ
トランジスタとＮＭＯＳトランジスタとが並列に接続さ
れた構造のスイッチが用いられている。そして、これら
のアナログスイッチは、電圧比較器の数と同じ数だけ設
ける必要がある。このため、このＡＤ変換器の分解能を
上げようとすると、アナログスイッチの数が非常に多く
なり、従来のようなアナログスイッチを用いたＡＤ変換
器では、小型で高性能なものを得ることが難しくなって
いる。In the above-mentioned conventional all parallel comparison type AD converter, the PMOS is used as an analog switch for inputting the reference voltage to each voltage comparator.
A switch having a structure in which a transistor and an NMOS transistor are connected in parallel is used. Then, these analog switches need to be provided in the same number as the number of voltage comparators. Therefore, if the resolution of this AD converter is increased, the number of analog switches becomes very large, and it is difficult to obtain a small and high-performance AD converter using a conventional analog switch. Is becoming
【００１０】本発明は以上述べたような従来のＡＤ変換
器の問題点に鑑みてなされたものであって、従来のＡＤ
変換器に比べて、アナロクスイッチの部分の面積が小さ
く、小型で高性能なＡＤ変換器を提供することを目的と
する。The present invention has been made in view of the problems of the conventional AD converter as described above.
It is an object of the present invention to provide a compact and high-performance AD converter in which the area of the analog switch is smaller than that of the converter.
【００１１】[0011]
【課題を解決するための手段】本発明のＡＤ変換器は、
電圧比較器に基準電圧を入力するためのアナログスイッ
チを有する全並列比較型のＡＤ変換器であって、アナロ
グスイッチは、ＰＭＯＳトランジスタとＮＭＯＳトラン
ジスタとが並列に接続され構成の第１のアナログスイッ
チと、ＰＭＯＳトランジスタだけからなる第２のアナロ
グスイッチとを含み、前述の第１のアナログスイッチを
構成するＮＭＯＳトランジスタのゲート電圧の最大値か
らこのＭＯＳトランジスタのしきい値電圧を差し引いた
電圧以上の電圧が入力されるアナログスイッチが、ＰＭ
ＯＳトランジスタだけからなる第２のアナログスイッチ
であることを特徴としている。The AD converter of the present invention comprises:
A fully parallel comparison type AD converter having an analog switch for inputting a reference voltage to a voltage comparator, wherein the analog switch includes a first analog switch configured by connecting a PMOS transistor and an NMOS transistor in parallel. , A second analog switch consisting of only a PMOS transistor, and a voltage equal to or higher than a voltage obtained by subtracting the threshold voltage of the MOS transistor from the maximum value of the gate voltage of the NMOS transistor forming the first analog switch. Input analog switch is PM
It is characterized in that it is a second analog switch consisting only of OS transistors.
【００１２】[0012]
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本発明の第１の実施例の
ＡＤ変換器におけるアナログスイッチ部分の構成を示す
ブロック図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an optimum embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an analog switch portion in an AD converter according to the first embodiment of the present invention.
【００１３】図２を参照すると、本実施例が、図１に示
す従来のＡＤ変換器と異なるのは、アナログスイッチ４
の部分である。本実施例のアナログスイッチには、二種
類のものが用いられている。一つは、従来のものと同じ
アナログスイッチ２であり、ＰＭＯＳトランジスタＰ1
とＮＭＯＳトランジスタＮ1 とが並列に接続されてい
る。もう一つのアナログスイッチ４は、ＰＭＯＳトラン
ジスタＰ1 だけで構成されている。Referring to FIG. 2, this embodiment is different from the conventional AD converter shown in FIG. 1 in that an analog switch 4 is used.
Part of. Two types of analog switches are used in this embodiment. One is the same analog switch 2 as the conventional one, and the PMOS transistor P 1
And the NMOS transistor N 1 are connected in parallel. The other analog switch 4 is composed of only the PMOS transistor P 1 .
【００１４】上記の二種類のアナログスイッチ２および
４は、以下のように使い分けられている。すなわち、ア
ナログスイッチの入力電圧（外部からの基準電圧ＶR を
抵抗Ｒで分割した時の分割点Ｎの電圧）をＶIN、ＭＯＳ
トランジスタＮ1 のゲート電圧の最大値をＶGN、このＮ
ＭＯＳトランジスタＮ1 のしきい値電圧をＶTNとした
時、ＶIN＞ＶGN−ＶTNであるような入力電圧が入力され
るアナログスイッチには、ＰＭＯＳトランジスタＰ1 だ
けからなるアナログスイッチ４が用いられている。反対
に、ＶIN≦GN−ＶTNであるような入力電圧が入力される
アナログスイッチには、従来のものと同じ構造のアナロ
グスイッチ２が用いられている。The above-mentioned two types of analog switches 2 and 4 are selectively used as follows. That is, the input voltage of the analog switches (voltage division point N when the reference voltage V R obtained by dividing by the resistance R of an external) V IN, MOS
The maximum value of the gate voltage of the transistor N 1 is V GN , and this N
When the threshold voltage of the MOS transistor N 1 is V TN , the analog switch 4 including only the PMOS transistor P 1 is an analog switch to which an input voltage such that V IN > V GN −V TN is input. It is used. On the contrary, the analog switch 2 having the same structure as the conventional one is used as the analog switch to which the input voltage such that V IN ≦ GN −V TN is input.
【００１５】このようにアナログスチッチを使い分ける
と、アナログスイッチの機能としては、従来のＡＤ変換
器と変りなく、何ら支障がない。従来のＡＤ変換器にお
いても、また本実施例のＡＤ変換器においても、アナロ
グスイッチの入力電圧が、ＮＭＯＳトランジスタのゲー
ト電圧の最大値からこのＮＭＯＳトランジスタのしきい
値電圧分を差し引いた値より高い電圧の場合には、アナ
ログスイッチが常にオフ状態になっているからである。By properly using the analog switches in this way, the function of the analog switch is the same as that of the conventional AD converter, and there is no problem. In both the conventional AD converter and the AD converter of this embodiment, the input voltage of the analog switch is higher than the maximum value of the gate voltage of the NMOS transistor minus the threshold voltage of the NMOS transistor. This is because the analog switch is always off in the case of voltage.
【００１６】[0016]
【発明の効果】以上説明したように、本発明の全並列比
較型ＡＤ変換器では、それぞれの電圧比較器に基準電圧
を入力するためのアナログスイッチとして、アナログス
イッチに入力される入力電圧に応じて、その入力電圧
が、アナログスイッチを構成するＮＭＯＳトランジスタ
のゲート電圧の最大値から、このＮＭＯＳトランジスタ
のしきい値電圧分を差し引いた値より高い電圧の場合、
ＰＭＯＳトランジスタだけで構成されたものが用いられ
ている。このことにより、本発明によれば、分解能を上
げた時でも、アナログスイッチの面積を、従来のＡＤ変
換器ほどには大きくする必要がなく、高性能で小型なＡ
Ｄ変換器を提供することができる。As described above, in the all-parallel comparison type AD converter of the present invention, the analog switches for inputting the reference voltage to the respective voltage comparators correspond to the input voltage input to the analog switches. Then, when the input voltage is higher than the value obtained by subtracting the threshold voltage of this NMOS transistor from the maximum value of the gate voltage of the NMOS transistor that constitutes the analog switch,
What is formed of only PMOS transistors is used. Therefore, according to the present invention, even when the resolution is increased, it is not necessary to make the area of the analog switch as large as that of the conventional AD converter, and the high performance and small size A
A D converter can be provided.
【図１】本発明の一実施例のＡＤ変換器におけるアナロ
グスイッチ部分の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an analog switch portion in an AD converter according to an embodiment of the present invention.
【図２】従来のＡＤ変換器におけるアナログスイッチ部
分の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of an analog switch portion in a conventional AD converter.
１ 基準電圧入力端子 ２，４ アナログスイッチ ３ 電圧比較器 1 Reference voltage input terminal 2,4 Analog switch 3 Voltage comparator
Claims (1)
アナログスイッチを有する全並列比較型のＡＤ変換器に
おいて、 前記アナログスイッチは、ＰチャンネルＭＯＳ電界効果
型トランジスタとＮチャンネルＭＯＳ電界効果型トラン
ジスタとが並列に接続されてなる第１のアナログスイッ
チと、ＰチャンネルＭＯＳ電界効果型トランジスタから
なる第２のアナログスイッチとを含み、 前記第１のアナログスイッチを構成するＮチャンネルＭ
ＯＳ電界効果型トランジスタのゲート電圧の最大値から
このＮチャンネルＭＯＳ電界効果型トランジスタのしき
い値電圧を差し引いた電圧より高い電圧が入力されるア
ナログスイッチが、前記第２のアナログスイッチである
ことを特徴とするＡＤ変換器。Claim: What is claimed is: 1. A fully parallel comparison type AD converter having an analog switch for inputting a reference voltage to a voltage comparator, wherein the analog switch is a P-channel MOS field effect transistor and an N-type. An N channel that includes a first analog switch in which a channel MOS field effect transistor is connected in parallel and a second analog switch that is a P channel MOS field effect transistor, and that constitutes the first analog switch. M
The analog switch to which a voltage higher than the maximum gate voltage of the OS field effect transistor minus the threshold voltage of the N-channel MOS field effect transistor is input is the second analog switch. Characteristic AD converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18595891A JPH0529943A (en) | 1991-07-25 | 1991-07-25 | A/d converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18595891A JPH0529943A (en) | 1991-07-25 | 1991-07-25 | A/d converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529943A true JPH0529943A (en) | 1993-02-05 |
Family
ID=16179855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18595891A Pending JPH0529943A (en) | 1991-07-25 | 1991-07-25 | A/d converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529943A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447985B1 (en) * | 1996-12-30 | 2004-11-16 | 주식회사 하이닉스반도체 | Analog-to-digital converter using threshold voltage of mos transistor instead of a resistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58104527A (en) * | 1981-11-30 | 1983-06-22 | ア−ルシ−エ− コ−ポレ−ション | Flash type analog-to-digital converter |
| JPS6441525A (en) * | 1987-08-08 | 1989-02-13 | Fujitsu Ltd | A/d conversion circuit |
-
1991
- 1991-07-25 JP JP18595891A patent/JPH0529943A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58104527A (en) * | 1981-11-30 | 1983-06-22 | ア−ルシ−エ− コ−ポレ−ション | Flash type analog-to-digital converter |
| JPS6441525A (en) * | 1987-08-08 | 1989-02-13 | Fujitsu Ltd | A/d conversion circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447985B1 (en) * | 1996-12-30 | 2004-11-16 | 주식회사 하이닉스반도체 | Analog-to-digital converter using threshold voltage of mos transistor instead of a resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0454135A2 (en) | MOS type input circuit | |
| KR930009432B1 (en) | Digital/analog converter current unit | |
| JP2885177B2 (en) | Power supply monitor circuit | |
| JPH10276070A (en) | Schmitt trigger circuit capable of adjusting trigger voltage | |
| JP2000077992A (en) | Analog switch | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| JPH04284021A (en) | Output circuit | |
| JP3249608B2 (en) | Integrated comparator circuit | |
| JPH0529943A (en) | A/d converter | |
| US5329185A (en) | CMOS logic circuitry providing improved operating speed | |
| US5250855A (en) | Fast logic circuits | |
| JPH0567964A (en) | Complementary mos logic circuit | |
| JP3265181B2 (en) | Clock distribution circuit | |
| KR940002465Y1 (en) | A/d converter circuit | |
| US4891534A (en) | Circuit for comparing magnitudes of binary signals | |
| US4862017A (en) | Current-mirror transistor logic circuit | |
| US4797650A (en) | CMOS binary equals comparator with carry in and out | |
| JPH1040074A (en) | High speed comparator circuit system | |
| JP3335820B2 (en) | DA converter | |
| JPH1155087A (en) | Comparator and a/d converting circuit | |
| JPH11112345A (en) | Agc circuit for video | |
| JPH0514172A (en) | Input circuit | |
| JP2527199Y2 (en) | IC test mode setting circuit | |
| JP2546398B2 (en) | Level conversion circuit | |
| GB2245098A (en) | Logic circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |