JPH0529475A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0529475A
JPH0529475A JP18604991A JP18604991A JPH0529475A JP H0529475 A JPH0529475 A JP H0529475A JP 18604991 A JP18604991 A JP 18604991A JP 18604991 A JP18604991 A JP 18604991A JP H0529475 A JPH0529475 A JP H0529475A
Authority
JP
Japan
Prior art keywords
conductive material
wiring
contact hole
layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18604991A
Other languages
Japanese (ja)
Inventor
Masao Nagatomo
正男 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18604991A priority Critical patent/JPH0529475A/en
Publication of JPH0529475A publication Critical patent/JPH0529475A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to make a good connection of a contact wiring regardless of an increase in the aspect ratio of a contact hole. CONSTITUTION:A contact hole 13 is opened in interlayer insulating films 11 and 12 and, thereafter, a conductive material layer 14a having a good converge is made to cover on the film 12 including the hole 13 and at the same time, an entire surface etchback is performed to bury this covered layer 14a in the hole 13 and a conductive material layer 14 is left. Thereby, after the effective depth of the hole 13 is reduced, a wiring layer 15 is made to connect to this layer 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置,および
その製造方法に関し、さらに詳しくは、半導体装置の電
極配線におけるコンタクト構造,およびその形成方法の
改良に係るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to improvement of a contact structure in an electrode wiring of a semiconductor device and a method of forming the same.

【0002】[0002]

【従来の技術】半導体装置(半導体デバイス)の技術革
新は、極めて著るしく、特に、装置構成の微細化技術の
進歩については、現在,まさに分進秒歩と言われる程ま
でに、その進捗状態が速くなってきている。このような
現況下において、半導体デバイスを構成する各要素,例
えば、トランジスタ,キャパシタなどとか、その素子分
離,コンタクト,配線などについてもそれぞれに微細化
されてきており、これはまた、電極などの配線における
コンタクト構造についても例外ではなく、デバイス自体
の微細化に対応して、そのコンタクト孔の開口径が同様
に微細化される傾向にある。
2. Description of the Related Art The technological innovation of semiconductor devices (semiconductor devices) is extremely remarkable, and in particular, the progress of miniaturization technology of the device structure is progressing so far as it is said to be progressing minute by minute. The situation is getting faster. Under these circumstances, elements constituting a semiconductor device, such as transistors and capacitors, element isolation, contacts, wirings, etc., have been miniaturized. The contact structure in (1) is no exception, and the opening diameter of the contact hole tends to be miniaturized in accordance with the miniaturization of the device itself.

【0003】こゝで、図5に示されているように、一般
的な公知手段によって形成されるところの,この種の電
極などの配線におけるコンタクト構造にあって、層間絶
縁膜1に対して選択的に開口されるコンタクト孔2につ
いては、当該コンタクト孔2の直径をD,深さをHとし
たとき、そのフィギュア・メリットの一つとして、いわ
ゆる〔アスペクト比=H/D〕が定義される。
Here, as shown in FIG. 5, in the contact structure in wiring of this kind of electrode or the like, which is formed by a generally known means, with respect to the interlayer insulating film 1. Regarding the selectively opened contact hole 2, when the diameter of the contact hole 2 is D and the depth is H, so-called [aspect ratio = H / D] is defined as one of the figure merits. It

【0004】また、通常の場合,半導体デバイスにおけ
る微細化のための縮小に関しては、これが、主として平
面方向に集約してなされることから、たとえコンタクト
孔2の直径Dが縮小されても、これに対応して、その深
さHが必ずしも縮小はされずに、そのアスペクト比が次
第に増加してゆくことになり、この結果、コンタクト孔
2の開口後に、その開口内部に形成される配線としての
導電材料によるカバレッジが、所望通りには得られなく
なって、配線自体の適確な接続がなされずに、接続不
良,ないしは断線をすら生ずる場合がある。
Further, in the usual case, the reduction for miniaturization in the semiconductor device is performed mainly in the direction of the plane, so that even if the diameter D of the contact hole 2 is reduced, this is not the case. Correspondingly, the depth H is not necessarily reduced, but the aspect ratio is gradually increased. As a result, after the contact hole 2 is opened, the conductivity as a wiring formed inside the opening is increased. In some cases, the coverage of the material cannot be obtained as desired, and the wiring itself may not be properly connected, resulting in connection failure or even disconnection.

【0005】そこで、従来にあっては、このような電極
など配線の接続不良,断線などを避けるために、例え
ば、層間絶縁膜が2層以上ある場合に、第1層目の層間
絶縁膜上に形成される第1配線層を、第2層目の層間絶
縁膜におけるコンタクトの配線パッドとして利用する配
線技術手段が導入されている。
Therefore, in the prior art, in order to avoid such connection failure and disconnection of wiring such as electrodes, for example, when there are two or more layers of interlayer insulating film, on the first layer interlayer insulating film. Wiring technique means for utilizing the first wiring layer formed in the above as a wiring pad of a contact in the second interlayer insulating film has been introduced.

【0006】すなわち、この配線技術手段は、図6に示
されている如く、第1層目の層間絶縁膜1での第1コン
タクト孔2を通して形成される第1配線層3に対して、
その上を絶縁被覆する第2層目の層間絶縁膜4での第2
コンタクト孔5を選択的に開口させておき、こゝでの第
1配線層3をして、当該第2コンタクト孔5を通して形
成される第2配線層6の配線パッドとして利用するもの
である。
That is, this wiring technique means, as shown in FIG. 6, with respect to the first wiring layer 3 formed through the first contact hole 2 in the first interlayer insulating film 1.
The second layer of the second interlayer insulating film 4 for insulatingly covering the second layer
The contact hole 5 is selectively opened, the first wiring layer 3 is formed here, and is used as a wiring pad of the second wiring layer 6 formed through the second contact hole 5.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記の
ように第1層目の層間絶縁膜1上に形成される第1配線
層3を、第2層目の層間絶縁膜4での第2配線層6の配
線パッドとして利用する配線技術手段においては、第2
コンタクト孔5でのアスペクト比の増加に伴い、第1配
線層3上におけるパッドとしての凹み該当部分7が、第
2配線層6によるコンタクト構造形成の障害になるとい
う不都合がある。つまり、これを換言すると、第1配線
層3の形成後における第2層目の層間絶縁膜4の形成時
にあって、当該第2層目の層間絶縁膜4の形成に用いら
れた絶縁材料が、凹み該当部分7内に残された場合など
に、この残された絶縁材料が電極などの配線におけるコ
ンタクト抵抗の不安定性,ならびに接続不良,断線の原
因になるものであった。
However, as described above, the first wiring layer 3 formed on the first-layer interlayer insulating film 1 is replaced with the second wiring in the second-layer interlayer insulating film 4. In the wiring technology means used as the wiring pad of the layer 6, the second
As the aspect ratio of the contact hole 5 increases, there is an inconvenience that the recessed portion 7 as a pad on the first wiring layer 3 becomes an obstacle to the formation of the contact structure by the second wiring layer 6. In other words, in other words, the insulating material used for forming the second interlayer insulating film 4 at the time of forming the second interlayer insulating film 4 after the formation of the first wiring layer 3 is When left in the recessed portion 7, the remaining insulating material causes instability of contact resistance in wiring such as electrodes, connection failure, and disconnection.

【0008】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところ
は、コンタクト孔のアスペクト比の増加に拘らず、良好
なコンタクト配線接続をなし得るようにした,この種の
半導体装置,およびその製造方法,こゝでは、電極など
の配線におけるコンタクト構造,およびその形成方法を
提供することである。
The present invention has been made in order to solve such conventional problems, and an object thereof is to achieve good contact wiring connection regardless of an increase in the aspect ratio of the contact hole. The present invention is to provide a semiconductor device of this type, a manufacturing method thereof, and a contact structure in wiring such as electrodes, and a forming method thereof.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置,およびその製造方法
は、電極などの配線におけるコンタクト構造,およびそ
の形成方法において、選択的に開口形成されるコンタク
ト孔内を一旦,被覆性の良好な導電性材料層によって埋
め込んだ後に、この導電性材料層に対して配線層を接続
させるようにしたものである。
In order to achieve the above object, a semiconductor device according to the present invention and a method for manufacturing the same are provided with a contact structure in a wiring such as an electrode and a method for forming the same, in which openings are selectively formed. The contact hole is temporarily filled with a conductive material layer having a good covering property, and then the wiring layer is connected to this conductive material layer.

【0010】すなわち、この発明は、半導体装置のコン
タクト構造において、層間絶縁膜に対して選択的に開口
形成されるコンタクト孔内を被覆性の良好な導電性材料
層により埋め込んで、当該コンタクト孔の実効的な深さ
を低減させると共に、前記導電性材料層に対して配線層
を選択的に接続させたことを特徴とする半導体装置であ
る。
That is, according to the present invention, in the contact structure of the semiconductor device, the inside of the contact hole selectively formed in the interlayer insulating film is filled with a conductive material layer having a good covering property, and the contact hole of the contact hole is formed. It is a semiconductor device characterized in that an effective depth is reduced and a wiring layer is selectively connected to the conductive material layer.

【0011】また、この発明は、半導体装置のコンタク
ト構造において、層間絶縁膜に対してコンタクト孔を選
択的に開口形成させる工程と、前記コンタクト孔を含む
層間絶縁膜上に被覆性の良好な導電性材料を被覆させる
工程と、前記被覆された導電性材料を全面エッチバック
してコンタクト孔内に埋め込み導電性材料層を残す工程
と、前記導電性材料層に対して配線層を選択的に形成さ
せる工程とを少なくとも含み、前記導電性材料層による
埋め込みによってコンタクト孔の実効的な深さを低減さ
せた上で、当該導電性材料層を介して配線層を接続させ
ることを特徴とする半導体装置の製造方法である。
Further, according to the present invention, in a contact structure of a semiconductor device, a step of selectively forming a contact hole in an interlayer insulating film, and a conductive film having good coverage on the interlayer insulating film including the contact hole. Of a conductive material, a step of etching back the coated conductive material to leave a conductive material layer buried in a contact hole, and a wiring layer is selectively formed with respect to the conductive material layer. And a wiring layer is connected through the conductive material layer after reducing the effective depth of the contact hole by burying with the conductive material layer. Is a manufacturing method.

【0012】[0012]

【作用】従って、この発明の電極などの配線におけるコ
ンタクト構造,およびその形成方法においては、選択的
に開口形成されるコンタクト孔内を一旦,被覆性の良好
な導電性材料層によって埋め込むことにより、コンタク
ト孔の実効的な深さを低減させた上で、この導電性材料
層に配線層を接続させるようにしているために、アスペ
クト比の大きいコンタクト孔に対しても、良好な配線接
続を行なうことができる。
Therefore, in the contact structure in the wiring such as the electrode and the method for forming the same according to the present invention, the inside of the selectively formed contact hole is once filled with the conductive material layer having a good covering property. Since the wiring layer is connected to this conductive material layer after reducing the effective depth of the contact hole, good wiring connection is performed even for a contact hole having a large aspect ratio. be able to.

【0013】[0013]

【実施例】以下,この発明に係る半導体装置,およびそ
の製造方法の実施例につき、図1ないし図4を参照して
詳細に説明する。
Embodiments of a semiconductor device and a method of manufacturing the same according to the present invention will be described below in detail with reference to FIGS.

【0014】図1ないし図4はこの発明の一実施例を適
用した半導体装置の製造方法,こゝでは、電極配線にお
けるコンタクト構造,およびその形成方法の主要な工程
を順次模式的に示すそれぞれに断面図であり、この実施
例においては、2層に亘る層間絶縁膜を有する場合につ
いて取扱う。
FIGS. 1 to 4 are schematic diagrams sequentially showing main steps of a method of manufacturing a semiconductor device to which an embodiment of the present invention is applied, in which a contact structure in an electrode wiring and a method of forming the same are sequentially shown. It is a cross-sectional view, and in this embodiment, the case of having an interlayer insulating film extending over two layers is dealt with.

【0015】すなわち、この実施例方法においては、順
次に堆積形成された第1,および第2の各層間絶縁膜1
1,12を通してコンタクト配線接続を行なう場合、ま
ず、これらの第1,および第2の各層間絶縁膜11,1
2に対して、該当する電極などの取出しのための共通の
コンタクト孔13を周知のフォトリソグラフィー法,お
よびエッチング技術によって選択的に開口させる(同図
1参照)。
That is, according to the method of this embodiment, the first and second interlayer insulating films 1 sequentially deposited and formed.
When contact wiring connection is made through the wirings 1 and 12, first, the first and second interlayer insulating films 11 and 1 are formed.
For 2, the common contact hole 13 for taking out the corresponding electrode is selectively opened by the well-known photolithography method and etching technique (see FIG. 1).

【0016】ついで、このように共通のコンタクト孔1
3を開口形成させた第2の層間絶縁膜12上を、被覆性
のよい導電性材料(例えば、CVD法によってデポジッ
トされるPoly・Si,W・Si,Wなど)層14a
で覆うことにより、当該導電性材料層14aによって該
当する電極などの取出しを行なう(同図2参照)。
Then, the common contact hole 1 is thus formed.
On the second interlayer insulating film 12 in which the openings 3 are formed, a conductive material (for example, Poly.Si, W.Si, W deposited by the CVD method) layer 14a having a good covering property is formed.
Then, the corresponding electrode and the like are taken out by the conductive material layer 14a (see FIG. 2).

【0017】その後、ドライエッチング技術により、前
記該当する電極などの取出し用の導電性材料層14aを
全面エッチバックすることで、この場合には、当該導電
性材料層14aをコンタクト孔13の開口面よりも幾分
か低くなる位置までエッチング除去して、当該コンタク
ト孔13内に埋め込み導電性材料層14を残す(同図3
参照)。
After that, the conductive material layer 14a for taking out the corresponding electrodes and the like is entirely etched back by a dry etching technique. In this case, the conductive material layer 14a is opened on the opening surface of the contact hole 13. By etching to a position slightly lower than that, the buried conductive material layer 14 is left in the contact hole 13 (see FIG. 3).
reference).

【0018】さらに、前記コンタクト孔13内の埋め込
み導電性材料層14の露出部分を含む第2の層間絶縁膜
12上に対し、所期通りの配線層15を選択形成して該
当する電極などの取出し用のコンタクト構造を構成する
のである(同図4参照)。
Further, the wiring layer 15 is selectively formed as desired on the second interlayer insulating film 12 including the exposed portion of the buried conductive material layer 14 in the contact hole 13 to form a corresponding electrode. This constitutes a contact structure for taking out (see FIG. 4).

【0019】従って、上記構成の電極などの配線におけ
るコンタクト構造によれば、比較的アスペクト比の大き
いコンタクト孔13に対して配線接続を行なう際、当該
コンタクト孔13内を一旦,埋め込み導電性材料層14
によって埋め込んだ後に、この埋め込み導電性材料層1
4の露出部分を含んで配線層15を形成させているの
で、たとえ当該配線層15として用いる配線材料自体の
被覆性が悪い場合でも、接続不良,断線などを生じたり
せずに、常に良好な接続形態による電極配線を形成でき
るのであり、また、導電性材料層14aによって全面被
覆後、これを全面エッチバックして埋め込み導電性材料
層14としているために、当該埋め込み導電性材料層1
4の露出面に凹みが形成されたりする惧れがなく、当
然,従来のような凹み部分への異物の介入もない。
Therefore, according to the contact structure in the wiring such as the electrode having the above-described structure, when the wiring connection is made to the contact hole 13 having a relatively large aspect ratio, the inside of the contact hole 13 is temporarily buried. 14
This buried conductive material layer 1 after being buried by
Since the wiring layer 15 is formed to include the exposed portion of No. 4, even if the covering property of the wiring material itself used as the wiring layer 15 is poor, a connection failure, a disconnection, etc. do not occur, and the wiring layer 15 is always good. Since the electrode wiring according to the connection form can be formed, and since the entire surface is covered with the conductive material layer 14a and the entire surface is etched back to form the embedded conductive material layer 14, the embedded conductive material layer 1
There is no fear that a recess will be formed on the exposed surface of No. 4, and naturally there is no intervention of foreign matter into the recessed portion as in the conventional case.

【0020】[0020]

【発明の効果】以上、実施例によって詳述したように、
この発明によれば、選択的に開口形成されるコンタクト
孔内を一旦,被覆性の良好な導電性材料層によって埋め
込むことにより、コンタクト孔の実効的な深さを低減さ
せた上で、この導電性材料層に配線層を接続させるよう
にしているために、アスペクト比の大きいコンタクト孔
に対しても、良好な配線接続を行なうことができるもの
で、結果的には、従来のコンタクト構造における配線の
コンタクト抵抗の不安定性,ならびに接続不良,断線な
どを全て改善できて、信頼性の高い安定した配線接続を
極めて容易に形成し得るという優れた特長がある。
As described above in detail with reference to the embodiments,
According to this invention, the effective depth of the contact hole is reduced by filling the inside of the selectively formed contact hole with the conductive material layer having a good covering property. Since the wiring layer is connected to the conductive material layer, good wiring connection can be performed even in a contact hole having a large aspect ratio. As a result, the wiring in the conventional contact structure is obtained. Instability of contact resistance, connection failure, disconnection, etc. can all be improved, and reliable and stable wiring connection can be formed very easily.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例を適用した電極などの配線
におけるコンタクト構造の形成方法の第1の工程を模式
的に示す断面図である。
FIG. 1 is a sectional view schematically showing a first step of a method of forming a contact structure in a wiring such as an electrode to which an embodiment of the present invention is applied.

【図2】同上一実施例方法での第2の工程を模式的に示
す断面図である。
FIG. 2 is a cross-sectional view schematically showing a second step in the method according to the first embodiment.

【図3】同上一実施例方法での第3の工程を模式的に示
す断面図である。
FIG. 3 is a cross sectional view schematically showing a third step in the method of the above embodiment.

【図4】同上一実施例方法での第4の工程を模式的に示
す断面図である。
FIG. 4 is a cross-sectional view schematically showing a fourth step in the method according to the above embodiment.

【図5】一般的なコンタクト孔のアスペクト比を示す説
明図である。
FIG. 5 is an explanatory diagram showing an aspect ratio of a general contact hole.

【図6】従来例による電極などの配線におけるコンタク
ト構造の概要構成を模式的に示す断面図である。
FIG. 6 is a sectional view schematically showing a schematic configuration of a contact structure in a wiring such as an electrode according to a conventional example.

【符号の説明】[Explanation of symbols]

11 第1の層間絶縁膜 12 第2の層間絶縁膜 13 コンタクト孔 14a 被覆性のよい導電性材料層 14 埋め込み導電性材料層 15 配線層 11 First interlayer insulating film 12 Second interlayer insulating film 13 Contact hole 14a Conductive material layer with good coverage 14 Embedded conductive material layer 15 wiring layers

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置のコンタクト構造において、
層間絶縁膜に対して選択的に開口形成されるコンタクト
孔内を被覆性の良好な導電性材料層により埋め込んで、
当該コンタクト孔の実効的な深さを低減させると共に、
前記導電性材料層に対して配線層を選択的に接続させた
ことを特徴とする半導体装置。
1. In a contact structure of a semiconductor device,
By embedding a conductive material layer with good coverage in the contact hole that is selectively formed with respect to the interlayer insulating film,
While reducing the effective depth of the contact hole,
A semiconductor device, wherein a wiring layer is selectively connected to the conductive material layer.
【請求項2】 半導体装置のコンタクト構造において、
層間絶縁膜に対してコンタクト孔を選択的に開口形成さ
せる工程と、前記コンタクト孔を含む層間絶縁膜上に被
覆性の良好な導電性材料を被覆させる工程と、前記被覆
された導電性材料を全面エッチバックしてコンタクト孔
内に埋め込み導電性材料層を残す工程と、前記導電性材
料層に対して配線層を選択的に形成させる工程とを少な
くとも含み、前記導電性材料層による埋め込みによって
コンタクト孔の実効的な深さを低減させた上で、当該導
電性材料層を介して配線層を接続させることを特徴とす
る半導体装置の製造方法。
2. In a contact structure of a semiconductor device,
A step of selectively forming contact holes in the interlayer insulating film; a step of coating a conductive material having a good covering property on the interlayer insulating film including the contact holes; and a step of forming the coated conductive material. The method includes at least a step of etching back the entire surface to leave a conductive material layer buried in the contact hole, and a step of selectively forming a wiring layer with respect to the conductive material layer. A method for manufacturing a semiconductor device, which comprises reducing the effective depth of a hole and then connecting a wiring layer through the conductive material layer.
JP18604991A 1991-07-25 1991-07-25 Semiconductor device and manufacture thereof Pending JPH0529475A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18604991A JPH0529475A (en) 1991-07-25 1991-07-25 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18604991A JPH0529475A (en) 1991-07-25 1991-07-25 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0529475A true JPH0529475A (en) 1993-02-05

Family

ID=16181507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18604991A Pending JPH0529475A (en) 1991-07-25 1991-07-25 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0529475A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253245A (en) * 1984-04-13 1985-12-13 ソシエテ・プ−ル・レチユ−ド・エ・ラ・フアブリカシオン・デ・シルキユイ・アンテグレ・スペシオ−−ウ−.エフ.セ−.イ−.エス. Method of producing aluminum contact through thick insulating layer in integrated circuit
JPS6365643A (en) * 1986-09-05 1988-03-24 Nec Corp Manufacture of semiconductor device
JPH03155126A (en) * 1989-11-13 1991-07-03 Sanyo Electric Co Ltd Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253245A (en) * 1984-04-13 1985-12-13 ソシエテ・プ−ル・レチユ−ド・エ・ラ・フアブリカシオン・デ・シルキユイ・アンテグレ・スペシオ−−ウ−.エフ.セ−.イ−.エス. Method of producing aluminum contact through thick insulating layer in integrated circuit
JPS6365643A (en) * 1986-09-05 1988-03-24 Nec Corp Manufacture of semiconductor device
JPH03155126A (en) * 1989-11-13 1991-07-03 Sanyo Electric Co Ltd Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
JP2934353B2 (en) Semiconductor device and manufacturing method thereof
JPH04174541A (en) Semiconductor integrated circuit and its manufacture
JPH0529475A (en) Semiconductor device and manufacture thereof
JP3463961B2 (en) Semiconductor device
JP2508831B2 (en) Semiconductor device
JP2705111B2 (en) Method for manufacturing multilayer wiring structure of semiconductor integrated circuit
KR100278274B1 (en) A method for forming stack contact in semiconductor device
JP2925094B2 (en) Method for manufacturing semiconductor device
JPH1126577A (en) Contact between interconnections and formation thereof
JPH01140645A (en) Manufacture of semiconductor integrated circuit device
JPH07201983A (en) Semiconductor device and its manufacture
JPH01147843A (en) Manufacture of semiconductor device
JPH0521615A (en) Semiconductor device and manufacture thereof
JPH03116852A (en) Semiconductor device
JPH01154534A (en) Manufacture of semiconductor device
JPS6148940A (en) Method of forming electrode of semiconductor device
JP2006108490A (en) Semiconductor device including mim capacitor and manufacturing method thereof
JPH0410425A (en) Semiconductor device, and manufacture thereof
JPH0453130A (en) Semiconductor device and manufacture thereof
JPH09232421A (en) Semiconductor device
JPS63237440A (en) Wiring structure of semiconductor device
JPS5933850A (en) Manufacture of semiconductor device
JPH08139185A (en) Manufacture of semiconductor device
JPS61208849A (en) Manufacture of semiconductor device
JPS6239027A (en) Manufacture of semiconductor device