JPH0529311A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0529311A
JPH0529311A JP18438591A JP18438591A JPH0529311A JP H0529311 A JPH0529311 A JP H0529311A JP 18438591 A JP18438591 A JP 18438591A JP 18438591 A JP18438591 A JP 18438591A JP H0529311 A JPH0529311 A JP H0529311A
Authority
JP
Japan
Prior art keywords
silicon
film layer
oxide film
nitride film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18438591A
Other languages
Japanese (ja)
Inventor
Kazuhiko Hashimoto
和彦 橋本
Takahiro Matsuo
隆弘 松尾
Noboru Nomura
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18438591A priority Critical patent/JPH0529311A/en
Publication of JPH0529311A publication Critical patent/JPH0529311A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To easily form a fine element isolation wherein its isolation width is not reduced by the growth of a bird's beak and its film thickness is thick, regarding the fine element isolation techinque of a semiconductor device. CONSTITUTION:A silicon nitride film 12, a silicon oxide film 13 and a second silicon nitride film 14 are formed on the surface of a semiconductor silicon substrate 11; after that, the first silicon nitride film 12 is exposed selectively. Then, tin ions are implanted into the exposed silicon nitride film 12; in addition, boron ions are impinged. After that, the first silicon nitride film 12 is etched and removed. Thereby, a phosphorus-ion implanted region 16 on the semiconductor silicon substrate 11 is exposed. The substrate is heat-treated in an oxygen atmosphere, at a temperature which is lower than that in conventional cases and for a definite time. Thereby, the region of the semiconductor silicon substrate into which phosphorus ions have been implanted is changed to a thick oxide film 17. After that, the silicon oxide film 13 and the silicon nitride film 12 are removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体デバイスの微細
素子分離技術に関するものであり、特に、選択酸化法に
よる半導体装置の製造方法の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fine element isolation technique for semiconductor devices, and more particularly to an improvement in a method of manufacturing a semiconductor device by a selective oxidation method.

【0002】[0002]

【従来の技術】集積回路は共通の半導体シリコン基板上
において、互いに絶縁層分離された複数の能動素子を含
んでいる。従来のLOCOS(LocalOxidation of Silicon)
法による半導体装置の製造方法では、半導体基板は埋込
絶縁物を介してアクテイブ領域とフィールド領域とに分
離され、素子はアクテイブ領域につくられるが、従来、
上記分離は選択酸化法によって、(図5)に示す工程に
よって行われていた。
2. Description of the Related Art An integrated circuit includes a plurality of active elements which are separated from each other by insulating layers on a common semiconductor silicon substrate. Conventional LOCOS (LocalOxidation of Silicon)
In the method for manufacturing a semiconductor device by the method, a semiconductor substrate is separated into an active region and a field region via a buried insulator, and an element is formed in the active region.
The separation was performed by the selective oxidation method according to the process shown in FIG.

【0003】まず、半導体シリコン基板11の表面上に
シリコン酸化膜層51を形成し、さらにシリコン酸化膜
層上にシリコン窒化膜層52を形成する(図5
(a))。次に、リソグラフィー技術とドライエッチン
グ技術を用いて、シリコン窒化膜層およびシリコン酸化
膜層を選択的に除去し、半導体シリコン基板を選択的に
露出させ、予定アクテイブ領域上に耐酸化性のマスク層
を形成する(図5(b))。次に、酸素雰囲気中におい
て一定温度下で一定時間にわたり加熱処理することによ
って酸化を行い、半導体シリコン基板に深く埋没した厚
いフィールド酸化膜53を形成する(図5(c))。次
に、アクテイブ領域上のシリコン窒化膜層およびシリコ
ン酸化膜層を除去して、半導体シリコン基板表面を露出
させ素子分離を行う(図5(d))。
First, a silicon oxide film layer 51 is formed on the surface of the semiconductor silicon substrate 11, and a silicon nitride film layer 52 is further formed on the silicon oxide film layer (FIG. 5).
(A)). Next, the silicon nitride film layer and the silicon oxide film layer are selectively removed by the lithography technique and the dry etching technique to selectively expose the semiconductor silicon substrate, and an oxidation-resistant mask layer is formed on the planned active region. Are formed (FIG. 5 (b)). Next, a thick field oxide film 53 deeply buried in the semiconductor silicon substrate is formed by performing heat treatment in an oxygen atmosphere at a constant temperature for a predetermined time to oxidize it (FIG. 5C). Next, the silicon nitride film layer and the silicon oxide film layer on the active region are removed to expose the surface of the semiconductor silicon substrate to perform element isolation (FIG. 5D).

【0004】以上のような方法により、半導体デバイス
の絶縁膜による素子分離を行うことができる。しかし、
この方法における酸化工程では、薄いシリコン酸化膜層
を通過して酸素が横方向に移動する結果、アクテイブ領
域の表面の外周部分に酸化物の成長が起こる。このよう
にして形成される横方向への酸化物突起はバーズビーク
と呼ばれている。このバーズビークの形成は、周辺酸化
物の縁端を移動させることによって、予め指定されたア
クテイブ領域の寸法を変化させる上、アクテイブ領域の
外周部分を湾曲させることによって、アクテイブ領域の
使用可能な部分を減少させることになる。
By the method described above, element isolation can be performed by the insulating film of the semiconductor device. But,
In the oxidation step in this method, oxygen laterally moves through the thin silicon oxide film layer, and as a result, oxide growth occurs on the outer peripheral portion of the surface of the active region. The lateral oxide protrusions formed in this manner are called bird's beaks. The formation of this bird's beak changes the dimensions of the pre-specified active area by moving the edges of the peripheral oxide, while also curving the outer peripheral portion of the active area, thereby reducing the available area of the active area. Will be reduced.

【0005】[0005]

【発明が解決しようとする課題】上記のように、この従
来の製造方法では、(図5(c))に示したようにフィ
ールド酸化膜の成長時にアクテイブ領域へのフィールド
酸化膜の侵入が大きく、(図5(d))のように、アク
テイブ領域が狭くなってしまう。従って、所望のアクテ
イブ領域寸法を得るためには、フィールド酸化膜の横方
向への侵入分を考慮しなければならず、その面積を多く
必要とする。また、アクテイブ領域寸法が微細になる
と、フィールド酸化膜の横方向への侵入のため、仕上が
りアクテイブ領域が非常に狭くなったり、あるいは形成
不可能になる。(図4(a))に、設計分離幅に対す
る、実際にプロセスを経て得られた分離幅との関係を示
す。この図より、設計分離幅が0.5μmの場合、実際
の分離幅は0.2μm程度となり、0.3μmものアク
テイブ領域の寸法の減少がみられる。すなわち、厚い酸
化膜を形成する過程において、横方向に0.3μmのバ
ーズビークが成長したことになる。さらに、0.3μm
の設計分離幅では、実際のプロセスでは完全に分離をお
こなうことができないという問題が生じる。
As described above, in this conventional manufacturing method, as shown in FIG. 5 (c), the field oxide film greatly penetrates into the active region during the growth of the field oxide film. , (FIG. 5 (d)), the active area becomes narrow. Therefore, in order to obtain a desired size of the active region, it is necessary to consider the amount of the field oxide film penetrating in the lateral direction, which requires a large area. In addition, when the active area becomes fine, the finished active area becomes very narrow or cannot be formed due to the lateral penetration of the field oxide film. FIG. 4A shows the relationship between the design separation width and the separation width actually obtained through the process. From this figure, when the designed separation width is 0.5 μm, the actual separation width is about 0.2 μm, and the size of the active region is reduced by 0.3 μm. That is, in the process of forming a thick oxide film, a bird's beak of 0.3 μm grew laterally. Furthermore, 0.3 μm
With the design separation width of, there arises a problem that the separation cannot be completely performed in the actual process.

【0006】そこで、バーズビークの成長を抑えるため
に、LOCOS法を改良したさまざまの方法が提案されてき
ているが、それらは工程がより複雑になり、表面段差が
きつくなったり、また、結晶欠陥も増加するためリーク
電流が増えるという欠点をもちあわせている。これらは
半導体集積回路装置の高集積化にとって大きな障害にな
るという欠点がある。本発明者らは、これらの課題を解
決するために、半導体デバイスの微細素子分離技術にお
ける、選択酸化法による半導体装置の製造方法を完成し
た。
Therefore, in order to suppress the growth of bird's beaks, various methods improved from the LOCOS method have been proposed. However, these methods make the process more complicated, the surface step becomes tight, and crystal defects also occur. It also has the drawback of increasing the leakage current because it increases. These have a drawback that they become a major obstacle to high integration of the semiconductor integrated circuit device. In order to solve these problems, the present inventors have completed a method of manufacturing a semiconductor device by a selective oxidation method in a fine element isolation technique for semiconductor devices.

【0007】[0007]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体シリコン基板の表面にシリコン窒化膜
層を形成し、前記シリコン窒化膜層上にシリコン酸化膜
層、および、第二のシリコン窒化膜層を形成する工程
と、前記第二のシリコン窒化膜層上にレジストパターン
を形成し、前記レジストパターンをマスクとして、前記
第二のシリコン窒化膜およびシリコン酸化膜層をエッチ
ングしパターンを転写し、前記第一のシリコン窒化膜を
選択的に露出させる工程と、前記露出されたシリコン窒
化膜上に、十分なエネルギーを持った一定量のイオンを
照射する工程と、前記第一のシリコン窒化膜を除去し、
前記半導体シリコン基板を露出させる工程と、前記基板
を酸素雰囲気中において一定温度下で一定時間にわたり
加熱処理することによって、前記イオンの照射を受けた
前記半導体シリコン基板領域を厚い酸化膜に変化させる
工程と、前記シリコン窒化膜およびシリコン酸化膜層を
除去して前記半導体シリコン基板表面を露出させる工程
とを備えて成る方法を提供するものである。そして、望
ましくは、シリコン窒化膜層上に照射するイオンの照射
量が5×1013/cm2以上、加速電圧が50kV以下であ
り、かつ、照射量が1×1014/cm2以下、加速電圧が5
0kV以上である方法を提供する。
According to a method of manufacturing a semiconductor device of the present invention, a silicon nitride film layer is formed on a surface of a semiconductor silicon substrate, and a silicon oxide film layer and a second silicon oxide film layer are formed on the silicon nitride film layer. A step of forming a silicon nitride film layer, forming a resist pattern on the second silicon nitride film layer, and etching the second silicon nitride film and the silicon oxide film layer using the resist pattern as a mask to form a pattern. Transferring and selectively exposing the first silicon nitride film, irradiating the exposed silicon nitride film with a certain amount of ions having sufficient energy, and the first silicon Remove the nitride film,
Exposing the semiconductor silicon substrate, and heat-treating the substrate in an oxygen atmosphere at a constant temperature for a predetermined time to change the semiconductor silicon substrate region irradiated with the ions into a thick oxide film. And a step of removing the silicon nitride film and the silicon oxide film layer to expose the surface of the semiconductor silicon substrate. And, desirably, the irradiation amount of ions to be irradiated on the silicon nitride film layer is 5 × 10 13 / cm 2 or more, the acceleration voltage is 50 kV or less, and the irradiation amount is 1 × 10 14 / cm 2 or less, acceleration Voltage is 5
A method that is 0 kV or higher is provided.

【0008】さらに、また、本発明は、半導体シリコン
基板の表面にシリコン酸化膜層を形成し、前記シリコン
酸化膜層上にシリコン窒化膜、および、シリコン酸化膜
層を形成する工程と、前記第二のシリコン酸化膜層上に
レジストパターンを形成し、前記レジストパターンをマ
スクとして、前記第二のシリコン酸化膜およびシリコン
窒化膜層をエッチングしパターンを転写し、前記第一の
シリコン酸化膜を選択的に露出させる工程と、前記露出
されたシリコン酸化膜層上に、十分なエネルギーを持っ
た一定量のイオンを照射する工程と、前記第一のシリコ
ン酸化膜を除去し、前記半導体シリコン基板を露出させ
る工程と、前記基板を酸素雰囲気中において一定温度下
で一定時間にわたり加熱処理することによって、前記イ
オンの照射を受けた前記半導体シリコン基板領域を厚い
酸化膜に変化させる工程と、前記シリコン窒化膜および
シリコン酸化膜層を除去して前記半導体シリコン基板表
面を露出させる工程とを備えて成る方法を提供するもの
である。そして、望ましくは、シリコン酸化膜層上に照
射するイオンの照射量が5×1013/cm2以上、加速電圧
が50kV以下であり、かつ、照射量が1×1014/cm2
下、加速電圧が50kV以上である方法を提供する。
Still further, according to the present invention, a step of forming a silicon oxide film layer on a surface of a semiconductor silicon substrate and forming a silicon nitride film and a silicon oxide film layer on the silicon oxide film layer; A resist pattern is formed on the second silicon oxide film layer, the second silicon oxide film and the silicon nitride film layer are etched using the resist pattern as a mask to transfer the pattern, and the first silicon oxide film is selected. Exposing the exposed silicon oxide film layer with a certain amount of ions having sufficient energy, removing the first silicon oxide film, and removing the semiconductor silicon substrate. By exposing the substrate and heat-treating the substrate in an oxygen atmosphere at a constant temperature for a predetermined time, the substrate is not irradiated with the ions. Wherein the step of changing the thick oxide film of the semiconductor silicon substrate area, in which by removing the silicon nitride film and a silicon oxide film layer to provide a method comprising a step of exposing the semiconductor silicon substrate surface. And, desirably, the irradiation amount of ions for irradiating the silicon oxide film layer is 5 × 10 13 / cm 2 or more, the acceleration voltage is 50 kV or less, and the irradiation amount is 1 × 10 14 / cm 2 or less, acceleration. A method is provided wherein the voltage is 50 kV or higher.

【0009】すなわち、シリコン半導体材料にイオン照
射を施すことによって、シリコン基板にダメージを誘起
させ、シリコンをより酸化しやすい状態にする。また、
半導体シリコン基板に照射するイオンの照射量として、
イオンの照射を受けていないシリコン半導体材料に比べ
て、イオンの照射を受けたシリコン半導体材料の酸化速
度を本質的に増大させるように十分多くする。(図3)
には、酸化温度と酸化速度との関係を、従来の方法と本
方法とで比較して示してある。従来の方法よりも、本方
法で酸化を行った方が、低い酸化温度でより速い酸化速
度が得られていることがわかる。その結果、イオン照射
を受けた領域は、従来の酸化温度より、より低い温度で
容易に酸化することができ、横方向への酸化膜の侵入を
抑えることができ、バーズビークの大きさを小さくする
ことができる。また、シリコン基板上にシリコン酸化
膜、もしくは、シリコン窒化膜を介してイオン照射を行
うので、シリコン基板内でのイオンの拡散、広がりを抑
え、バーズピークの発生を抑えることができる。本方法
で得られた、設計分離幅と実際の分離幅との関係を(図
4(b))に示す。バーズビークの入り込みはほとんど
なく、設計分離幅に対して実際に得られる分離幅はほと
んど同じであることがわかる。また、半導体シリコン基
板へ照射するイオンとして、リン、スズまたはアンチモ
ン等が最適であり、さらに、シリコン基板へのイオン注
入が必要なときは、イオン照射をした後に、同時に行う
ことができる。
That is, by irradiating the silicon semiconductor material with ions, damage is induced in the silicon substrate, and silicon is more easily oxidized. Also,
As the irradiation dose of ions to irradiate the semiconductor silicon substrate,
Sufficiently high enough to substantially increase the oxidation rate of the ion-irradiated silicon semiconductor material relative to the union-irradiated silicon semiconductor material. (Figure 3)
Shows the relationship between the oxidation temperature and the oxidation rate in comparison between the conventional method and the present method. It can be seen that a higher oxidation rate can be obtained at a lower oxidation temperature by performing the oxidation by this method than by the conventional method. As a result, the region that has been subjected to ion irradiation can be easily oxidized at a temperature lower than the conventional oxidation temperature, the intrusion of the oxide film in the lateral direction can be suppressed, and the size of the bird's beak can be reduced. be able to. In addition, since the ion irradiation is performed on the silicon substrate through the silicon oxide film or the silicon nitride film, it is possible to suppress the diffusion and spread of the ions in the silicon substrate and suppress the occurrence of bird's peak. The relationship between the design separation width and the actual separation width obtained by this method is shown in FIG. 4 (b). It can be seen that there is almost no bird's beak penetration, and the actually obtained separation width is almost the same as the designed separation width. Further, phosphorus, tin, antimony, or the like is most suitable as the ions for irradiating the semiconductor silicon substrate, and when ion implantation into the silicon substrate is necessary, it can be performed simultaneously after the ion irradiation.

【0010】[0010]

【作用】本発明は、前記した半導体装置の製造方法によ
り、容易に膜厚の厚い、バーズビークの成長による分離
幅の減少のない、微細素子分離を形成することができ
る。特に、シリコン半導体材料へ照射するイオンとし
て、リン、スズ、またはアンチモン等を用いることによ
って、照射された領域のシリコンの酸化速度が急激に速
くなり、また、これらのイオンはシリコン半導体プロセ
スの中でも容易に使用することができ、イオン注入と同
時に行うことができる。また、シリコン基板上にシリコ
ン酸化膜、もしくは、シリコン窒化膜を介してイオン照
射を行うので、シリコン基板内でのイオンの拡散、広が
りを抑え、バーズピークの発生を抑えることができる。
すなわち、これらのイオンをシリコン半導体材料に照射
し、低温で酸化することによって、照射されてない領域
の酸化を抑えることができ、設計分離幅どうりに分離を
形成することができる。従って、本発明を用いることに
よって、低温で容易に、正確で欠陥の少ない、半導体デ
バイスの微細素子分離形成に有効に作用する。
According to the present invention, by the above-described method of manufacturing a semiconductor device, it is possible to easily form a fine element isolation having a large film thickness and without reducing the isolation width due to the growth of bird's beaks. In particular, by using phosphorus, tin, antimony, or the like as ions for irradiating the silicon semiconductor material, the oxidation rate of silicon in the irradiated region is rapidly increased, and these ions are easy in the silicon semiconductor process. And can be performed simultaneously with ion implantation. In addition, since the ion irradiation is performed on the silicon substrate through the silicon oxide film or the silicon nitride film, it is possible to suppress the diffusion and spread of the ions in the silicon substrate and suppress the occurrence of bird's peak.
That is, by irradiating the silicon semiconductor material with these ions and oxidizing them at a low temperature, it is possible to suppress the oxidation of the non-irradiated region, and it is possible to form separations according to the designed separation width. Therefore, by using the present invention, it works effectively at low temperature easily, accurately and with few defects to form fine element isolation of a semiconductor device.

【0011】[0011]

【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device manufacturing method according to an embodiment of the present invention will be described below with reference to the drawings.

【0012】(図1)は本発明の実施例における半導体
装置の製造方法の工程断面図を示すものである。半導体
シリコン基板11の表面に、化学気相反応法により耐酸
化性膜としてシリコン窒化膜層12を100〜300nm
厚形成形成し、この上にシリコン酸化膜層13を化学気
相反応法により10〜30nm厚形成し、さらに、この上
に第二のシリコン窒化膜層14を100〜300nm厚形
成した。このシリコン窒化膜層上にリソグラフィー技術
を用いてレジストパターンを形成し、このレジストパタ
ーンをマスクとして、シリコン窒化膜およびシリコン酸
化膜層のエッチングを行いパターンを転写し、第一のシ
リコン窒化膜層を選択的に露出させた。次に、露出され
たシリコン窒化膜層上にリンイオン15を、加速電圧5
0kV、照射量1x1014/cm2で照射し、さらに、リンイ
オンを、加速電圧200kV、照射量5x1010/cm2で照
射した(図1(a))。この後、第一のシリコン窒化膜
12をエッチングで除去し、半導体シリコン基板に形成
されたイオン照射領域16を露出させた(図1
(b))。この時の、イオン照射領域の厚さは約0.5
μmであり、シリコン酸化膜の残留部分の下方のシリコ
ン基板は、シリコン窒化膜、および、シリコン酸化膜が
マスクとなりリンイオンの照射を受けない。この基板を
酸素雰囲気中において従来の温度より低い温度下で一定
時間にわたり加熱処理することによって、リンイオンの
照射を受けた半導体シリコン基板領域を300〜100
0nmの厚い酸化膜17に変化させることができた(図1
(c))。この時、リンイオンの照射を受けたシリコン
半導体材料の酸化速度は、(図3)に示すように、従来
のようにイオンの照射を受けていないシリコン半導体材
料のそれより、速くなっているので、縦方向の酸化は横
方向の酸化より実質的に速い速度で起こる。また、シリ
コン基板上にシリコン窒化膜を介してイオン照射を行う
ので、シリコン基板内でのイオンの拡散、広がりを抑え
ることができる。その結果、横方向の酸化によるバーズ
ビークの侵入は実質的に低減することができ、図に示す
ように、設計寸法に近い分離幅を得ることができた。そ
の後、シリコン酸化膜およびシリコン窒化膜層を除去し
て半導体シリコン基板表面を露出させることによって、
微細素子分離を形成することができた(図1(d))。
FIG. 1 is a process sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention. A silicon nitride film layer 12 as an oxidation resistant film having a thickness of 100 to 300 nm is formed on the surface of the semiconductor silicon substrate 11 by a chemical vapor reaction method.
The silicon oxide film layer 13 is formed to a thickness of 10 to 30 nm by the chemical vapor deposition method, and the second silicon nitride film layer 14 is formed to a thickness of 100 to 300 nm thereon. A resist pattern is formed on the silicon nitride film layer by using a lithography technique, the silicon nitride film and the silicon oxide film layer are etched using the resist pattern as a mask, and the pattern is transferred to form the first silicon nitride film layer. Selectively exposed. Next, phosphorus ions 15 are applied on the exposed silicon nitride film layer at an accelerating voltage of 5
Irradiation was performed at 0 kV and an irradiation dose of 1 × 10 14 / cm 2 , and phosphorous ions were further irradiated at an acceleration voltage of 200 kV and an irradiation dose of 5 × 10 10 / cm 2 (FIG. 1 (a)). Then, the first silicon nitride film 12 was removed by etching to expose the ion irradiation region 16 formed on the semiconductor silicon substrate (FIG. 1).
(B)). At this time, the thickness of the ion irradiation region is about 0.5.
The silicon substrate below the remaining portion of the silicon oxide film is not irradiated with phosphorus ions by using the silicon nitride film and the silicon oxide film as a mask. By subjecting this substrate to heat treatment in an oxygen atmosphere at a temperature lower than a conventional temperature for a certain period of time, the semiconductor silicon substrate region irradiated with phosphorus ions is exposed to 300 to 100.
It was possible to change to a thick oxide film 17 of 0 nm (Fig. 1
(C)). At this time, the oxidation rate of the silicon semiconductor material irradiated with phosphorus ions is higher than that of the silicon semiconductor material not conventionally irradiated with ions as shown in (FIG. 3), Longitudinal oxidation occurs at a substantially faster rate than lateral oxidation. Further, since the ion irradiation is performed on the silicon substrate through the silicon nitride film, it is possible to suppress the diffusion and spread of the ions in the silicon substrate. As a result, bird's beak penetration due to lateral oxidation could be substantially reduced, and a separation width close to the design dimension could be obtained, as shown in the figure. Then, by removing the silicon oxide film and the silicon nitride film layer to expose the surface of the semiconductor silicon substrate,
It was possible to form fine device isolation (FIG. 1D).

【0013】なお、本発明において、第一のリンイオン
の照射量はシリコン半導体材料の酸化速度が実質的に増
大することができるような量でよく、その量は5×10
13/cm2以上で十分であり、また、シリコン基板への照射
深度は酸化される厚み程度でよく、この時の加速電圧は
50kV以下で十分である。
In the present invention, the irradiation amount of the first phosphorus ion may be such that the oxidation rate of the silicon semiconductor material can be substantially increased, and the irradiation amount is 5 × 10 5.
13 / cm 2 or more is sufficient, and the irradiation depth on the silicon substrate may be about the thickness of oxidation, and the acceleration voltage at this time is 50 kV or less.

【0014】以下本発明の第2の実施例について図面を
参照しながら説明する。(図2)は本発明の第2の実施
例を示す半導体装置の製造方法の工程断面図である。半
導体シリコン基板11の表面に900〜1100℃の熱
酸化によってシリコン酸化膜層21を100〜200nm
厚形成し、この上に耐酸化性膜としてシリコン窒化膜層
22を化学気相反応法により100〜300nm厚形成
し、さらに、この上に第二のシリコン酸化膜層23を1
00〜200nm厚形成した。このシリコン酸化膜層上に
リソグラフィー技術を用いてレジストパターンを形成
し、このレジストパターンをマスクとして、シリコン酸
化膜およびシリコン窒化膜層のエッチングを行いパター
ンを転写し、第一のシリコン酸化膜層を露出させた。次
に、露出されたシリコン酸化膜層上にスズイオン24
を、加速電圧50kV、照射量1x1014/cm2で照射し、
さらに、ホウ素イオンを、加速電圧100kV、照射量1
x1013/cm2で照射した(図2(a))。この後、第一
のシリコン酸化膜21をエッチングで除去し、半導体シ
リコン基板に形成されたイオン照射領域25を露出させ
た(図2(b))。この時の、スズイオンの照射領域の
厚さは約0.2μmであり、シリコン窒化膜の残留部分
の下方のシリコン基板は、シリコン窒化膜、および、シ
リコン酸化膜がマスクとなりイオンの照射を受けない。
この基板を酸素雰囲気中において従来の温度より低い温
度下で一定時間にわたり加熱処理することによって、ス
ズイオンの照射を受けた半導体シリコン基板領域を30
0〜1000nmの厚い酸化膜26に変化させることがで
きた(図2(c))。この時、スズイオンの照射を受け
たシリコン半導体材料の酸化速度は、(図3)に示すよ
うに、従来のようにイオンの照射を受けていないシリコ
ン半導体材料のそれより、速くなっているので、縦方向
の酸化は横方向の酸化より実質的に速い速度で起こる。
また、シリコン基板上にシリコン酸化膜を介してイオン
照射を行うので、シリコン基板内でのイオンの拡散、広
がりを抑えることができる。その結果、横方向の酸化に
よるバーズビークの侵入は実質的に低減することがで
き、図に示すように、設計寸法に近い分離幅を得ること
ができた。その後、シリコン窒化膜およびシリコン酸化
膜層を除去して半導体シリコン基板表面を露出させるこ
とによって、微細素子分離を形成することができた(図
2(d))。
A second embodiment of the present invention will be described below with reference to the drawings. (FIG. 2) is a process sectional view of a method for manufacturing a semiconductor device, showing a second embodiment of the present invention. A silicon oxide film layer 21 of 100 to 200 nm is formed on the surface of the semiconductor silicon substrate 11 by thermal oxidation at 900 to 1100 ° C.
A silicon nitride film layer 22 as an oxidation resistant film is formed thereon to a thickness of 100 to 300 nm by a chemical vapor reaction method, and a second silicon oxide film layer 23 is further formed thereon.
It was formed to a thickness of 00 to 200 nm. A resist pattern is formed on the silicon oxide film layer by using a lithography technique, the silicon oxide film and the silicon nitride film layer are etched using the resist pattern as a mask, and the pattern is transferred to form the first silicon oxide film layer. Exposed. Then, tin ions 24 are formed on the exposed silicon oxide film layer.
At an accelerating voltage of 50 kV and a dose of 1 × 10 14 / cm 2 ,
Furthermore, boron ions are used at an acceleration voltage of 100 kV and an irradiation dose of 1
Irradiation was performed at x10 13 / cm 2 (Fig. 2 (a)). Then, the first silicon oxide film 21 was removed by etching to expose the ion irradiation region 25 formed on the semiconductor silicon substrate (FIG. 2B). At this time, the thickness of the tin ion irradiation region is about 0.2 μm, and the silicon substrate below the remaining portion of the silicon nitride film does not receive the ion irradiation because the silicon nitride film and the silicon oxide film serve as a mask. .
By subjecting this substrate to heat treatment in an oxygen atmosphere at a temperature lower than a conventional temperature for a certain period of time, the semiconductor silicon substrate region irradiated with tin ions is exposed to 30
It was possible to change to a thick oxide film 26 of 0 to 1000 nm (FIG. 2C). At this time, the oxidation rate of the silicon semiconductor material irradiated with tin ions is higher than that of the silicon semiconductor material not conventionally irradiated with ions, as shown in (FIG. 3). Longitudinal oxidation occurs at a substantially faster rate than lateral oxidation.
Further, since the ion irradiation is performed on the silicon substrate via the silicon oxide film, it is possible to suppress the diffusion and spread of the ions in the silicon substrate. As a result, bird's beak penetration due to lateral oxidation could be substantially reduced, and a separation width close to the design dimension could be obtained, as shown in the figure. After that, the silicon nitride film and the silicon oxide film layers were removed to expose the surface of the semiconductor silicon substrate, whereby fine element isolation could be formed (FIG. 2D).

【0015】なお、本発明において、スズイオンの照射
量はシリコン半導体材料の酸化速度が実質的に増大する
ことができるような量でよく、その量は5×1013/cm2
以上で十分であり、シリコン基板への照射深度は酸化さ
れる厚み程度でよく、この時の加速電圧は50kV以下で
十分である。
In the present invention, the dose of tin ions may be such that the oxidation rate of the silicon semiconductor material can be substantially increased, and the dose is 5 × 10 13 / cm 2.
The above is sufficient, the irradiation depth to the silicon substrate may be about the thickness of oxidation, and the acceleration voltage at this time is 50 kV or less.

【0016】[0016]

【発明の効果】以上説明したように、本発明によれば、
フィールド酸化膜を形成する前にシリコン半導体材料中
へイオンを照射することによって、照射されたシリコン
領域の酸化速度を本質的に向上させ、低温でも十分速い
酸化速度が得られるので、従来の製造方法の欠点となっ
ていた選択酸化でのフィールド酸化膜のアクテイブ領域
への侵入を減少させることができ、また、シリコン基板
上にシリコン酸化膜、もしくは、シリコン窒化膜を介し
てイオン照射を行うので、シリコン基板内でのイオンの
拡散、広がりを抑え、バーズピークの発生を抑えること
ができる。その結果、フィールド酸化膜の侵入を考慮し
た余裕面積をほとんど必要としなくてすむ。また、半導
体プロセスとの整合性もよく、照射されるイオンはシリ
コン半導体プロセスの中でも容易に使用することがで
き、かつ、イオン注入と同時に行うことができ、微細な
アクテイブ領域を再現性よく容易に形成することがで
き、しかも正確で欠陥の少ない素子分離として有効に作
用するので、超高密度集積回路の製造に大きく寄与する
ことができる。
As described above, according to the present invention,
By irradiating ions into the silicon semiconductor material before forming the field oxide film, the oxidation rate of the irradiated silicon region is essentially improved, and a sufficiently high oxidation rate can be obtained even at a low temperature. Since it is possible to reduce the penetration of the field oxide film into the active region in the selective oxidation, which has been a drawback of, the ion irradiation is performed through the silicon oxide film or the silicon nitride film on the silicon substrate. It is possible to suppress the diffusion and spread of ions in the silicon substrate and suppress the occurrence of bird's peaks. As a result, a margin area considering the penetration of the field oxide film is almost unnecessary. Also, it has good compatibility with the semiconductor process, and the irradiated ions can be used easily in the silicon semiconductor process and can be performed simultaneously with the ion implantation, so that a minute active area can be easily reproducibly and easily formed. Since it can be formed and effectively acts as an element isolation which is accurate and has few defects, it can greatly contribute to the manufacture of an ultra high density integrated circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における半導体装置の製
造方法の工程断面図
FIG. 1 is a process sectional view of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施例における半導体装置の製
造方法の工程断面図
FIG. 2 is a process sectional view of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】酸化膜の成長速度と酸化温度との関係をあらわ
す図
FIG. 3 is a diagram showing the relationship between the growth rate of an oxide film and the oxidation temperature.

【図4】設計分離幅と実際の分離幅との関係を示す図FIG. 4 is a diagram showing a relationship between a design separation width and an actual separation width.

【図5】従来の半導体装置の製造方法の工程断面図FIG. 5 is a process sectional view of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

11 半導体シリコン基板 12 シリコン窒化膜 13 シリコン酸化膜 14 シリコン窒化膜 15 イオン 16 イオン照射領域 17 酸化膜 11 Semiconductor silicon substrate 12 Silicon nitride film 13 Silicon oxide film 14 Silicon nitride film 15 ion 16 Ion irradiation area 17 Oxide film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】半導体シリコン基板の表面に第一のシリコ
ン窒化膜層を形成し、前記シリコン窒化膜層上にシリコ
ン酸化膜層を形成し、さらに、第二のシリコン窒化膜層
を形成する工程と、前記第二のシリコン窒化膜層上にレ
ジストパターンを形成し、前記レジストパターンをマス
クとして、前記第二のシリコン窒化膜およびシリコン酸
化膜層をエッチングしパターンを転写し、前記第一のシ
リコン窒化膜層を選択的に露出させる工程と、前記露出
されたシリコン窒化膜層上に、十分なエネルギーを持っ
た一定量のイオンを照射する工程と、前記第一のシリコ
ン窒化膜層を除去し、前記半導体シリコン基板を露出さ
せる工程と、前記基板を酸素雰囲気中において一定温度
下で一定時間にわたり加熱処理することによって、前記
イオンの照射を受けた前記半導体シリコン基板領域を厚
い酸化膜に変化させる工程と、前記シリコン窒化膜およ
びシリコン酸化膜層を除去して前記半導体シリコン基板
表面を露出させる工程とを備えて成ることを特徴とする
半導体装置の製造方法。
1. A step of forming a first silicon nitride film layer on a surface of a semiconductor silicon substrate, forming a silicon oxide film layer on the silicon nitride film layer, and further forming a second silicon nitride film layer. And forming a resist pattern on the second silicon nitride film layer, using the resist pattern as a mask to etch the second silicon nitride film and the silicon oxide film layer to transfer the pattern, Selectively exposing the nitride film layer, irradiating the exposed silicon nitride film layer with a certain amount of ions having sufficient energy, and removing the first silicon nitride film layer. The step of exposing the semiconductor silicon substrate and the heat treatment of the substrate in an oxygen atmosphere at a constant temperature for a predetermined period of time receive the ion irradiation. A semiconductor device comprising: a step of changing the semiconductor silicon substrate region into a thick oxide film; and a step of removing the silicon nitride film and the silicon oxide film layer to expose the surface of the semiconductor silicon substrate. Manufacturing method.
【請求項2】前記イオンの照射量が5×1013/cm2
上、加速電圧が50kV以下であり、かつ、照射量が1×
1014/cm2以下、加速電圧が50kV以上であることを特
徴とする請求項1記載の半導体装置の製造方法。
2. The dose of the ions is 5 × 10 13 / cm 2 or more, the acceleration voltage is 50 kV or less, and the dose is 1 ×.
2. The method of manufacturing a semiconductor device according to claim 1, wherein the acceleration voltage is 10 14 / cm 2 or less and the acceleration voltage is 50 kV or more.
【請求項3】半導体シリコン基板の表面に第一のシリコ
ン酸化膜層を形成し、前記シリコン酸化膜層上にシリコ
ン窒化膜層、および、第二のシリコン酸化膜層を形成す
る工程と、前記第二のシリコン酸化膜層上にレジストパ
ターンを形成し、前記レジストパターンをマスクとし
て、前記シリコン酸化膜およびシリコン窒化膜層をエッ
チングしパターンを転写し、前記第一のシリコン酸化膜
層を選択的に露出させる工程と、前記露出されたシリコ
ン酸化膜層上に、十分なエネルギーを持った一定量のイ
オンを照射する工程と、前記第一のシリコン酸化膜層を
除去し、前記半導体シリコン基板を露出させる工程と、
前記基板を酸素雰囲気中において一定温度下で一定時間
にわたり加熱処理することによって、前記イオンの照射
を受けた前記半導体シリコン基板領域を厚い酸化膜に変
化させる工程と、前記シリコン窒化膜およびシリコン酸
化膜層を除去して前記半導体シリコン基板表面を露出さ
せる工程とを備えて成ることを特徴とする半導体装置の
製造方法。
3. A step of forming a first silicon oxide film layer on a surface of a semiconductor silicon substrate, and forming a silicon nitride film layer and a second silicon oxide film layer on the silicon oxide film layer, A resist pattern is formed on the second silicon oxide film layer, the silicon oxide film and the silicon nitride film layer are etched using the resist pattern as a mask to transfer the pattern, and the first silicon oxide film layer is selectively removed. Exposing the exposed silicon oxide film layer to the exposed silicon oxide film layer with a certain amount of ions having sufficient energy, removing the first silicon oxide film layer, and removing the semiconductor silicon substrate. The step of exposing
Heating the substrate in an oxygen atmosphere at a constant temperature for a predetermined time to change the semiconductor silicon substrate region irradiated with the ions into a thick oxide film; and the silicon nitride film and the silicon oxide film. Removing the layer to expose the surface of the semiconductor silicon substrate.
【請求項4】前記イオンの照射量が5×1013/cm2
上、加速電圧が50kV以下であり、かつ、照射量が1×
1014/cm2以下、加速電圧が50kV以上であることを特
徴とする請求項3記載の半導体装置の製造方法。
4. The dose of the ions is 5 × 10 13 / cm 2 or more, the acceleration voltage is 50 kV or less, and the dose is 1 ×.
4. The method of manufacturing a semiconductor device according to claim 3, wherein the acceleration voltage is 10 14 / cm 2 or less and the acceleration voltage is 50 kV or more.
JP18438591A 1991-07-24 1991-07-24 Manufacture of semiconductor device Pending JPH0529311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18438591A JPH0529311A (en) 1991-07-24 1991-07-24 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18438591A JPH0529311A (en) 1991-07-24 1991-07-24 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0529311A true JPH0529311A (en) 1993-02-05

Family

ID=16152261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18438591A Pending JPH0529311A (en) 1991-07-24 1991-07-24 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0529311A (en)

Similar Documents

Publication Publication Date Title
EP0146895B1 (en) Method of manufacturing semiconductor device
JP3012673B2 (en) Method for manufacturing semiconductor device
US4552595A (en) Method of manufacturing a semiconductor substrate having dielectric regions
JPS5821419B2 (en) Lattice defect removal method
JP3628362B2 (en) Method for manufacturing isolation structure of semiconductor device
JPH04253357A (en) Local burying injection and self-aligned masking for ultrahigh-energy injection use applicable to isolation constitution body
JP2775765B2 (en) Semiconductor device manufacturing method
JPH0529311A (en) Manufacture of semiconductor device
JP2504573B2 (en) Semiconductor device and manufacturing method thereof
JP2822211B2 (en) Method for manufacturing semiconductor device
JPH04245633A (en) Manufacture of semiconductor device
JPH05175190A (en) Manufacture of semiconductor device
JPS63110658A (en) Manufacture of semiconductor device
JPH01295438A (en) Manufacture of semiconductor device
JP3544920B2 (en) Method for manufacturing semiconductor device
JPH0316150A (en) Manufacture of semiconductor element
JPH05326691A (en) Method for forming element isolation region
JPH05251437A (en) Manufacture of semiconductor device
JP2727576B2 (en) Method for manufacturing semiconductor device
JPH02103951A (en) Manufacture of semiconductor device
JPH05211231A (en) Manufacture of semiconductor device
JPH0582743A (en) Manufacture of semiconductor device
JPS6118149A (en) Manufacture of semiconductor device
JPS6081863A (en) Manufacture of semiconductor device
JPH10189571A (en) Manufacture of semiconductor device