JPH02103951A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02103951A
JPH02103951A JP25770588A JP25770588A JPH02103951A JP H02103951 A JPH02103951 A JP H02103951A JP 25770588 A JP25770588 A JP 25770588A JP 25770588 A JP25770588 A JP 25770588A JP H02103951 A JPH02103951 A JP H02103951A
Authority
JP
Japan
Prior art keywords
region
single crystal
silicon
regions
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25770588A
Other languages
Japanese (ja)
Inventor
Takashi Ipposhi
隆志 一法師
Tadashi Nishimura
正 西村
Yasuaki Inoue
靖朗 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25770588A priority Critical patent/JPH02103951A/en
Publication of JPH02103951A publication Critical patent/JPH02103951A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To suppress the occurrence of a bird's beak and to expand element forming regions by providing a compound forming rate larger than that in other parts by oxidizing isolating regions of Si single crystal layers after the formation of a polycrystal part or an amorphous part. CONSTITUTION:A single crystal Si 2 and SiO33 are provided on an insulating substrate 1. A window is provided at a region 4a corresponding to an element isolating region. Double-layer masks of Si3N44 having said region 4a and resist 5 are provided on the insulating substrate 1. Si ion beams B are implanted, and a specified region 2a is made amorphous. The entire resist 5 is removed, and annealing is performed at about 600 deg.C. Then the region 2a is made to be the polycrystalline region. Then, the entire resist is removed, and heat treatment is performed in O2. At this time, the compound forming rate of the polycrystalline or amorphous region 2a is larger than that of other single crystal regions. Therefore oxidization is made to progress quickly along the thickness. The occurrence of a bird's beak is effectively suppressed. Element isolating regions having the required thickness are formed. The element forming regions 2a and 2b are separated each other.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に係り、詳しくは、
その素子形成wI城を互いに分離するための素子分離領
域の形成方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and in detail,
The present invention relates to a method of forming an element isolation region for separating the element formation walls from each other.

〔従来の技術〕[Conventional technology]

従来から、半導体装置の素子分jil iJI域を形成
するにあたっては、第2図で手順を追って示すような製
造方法が一般的に深川されている。
Conventionally, a manufacturing method as shown step by step in FIG. 2 has generally been used to form an element region of a semiconductor device.

まず、第2図(a)で示すように、あらかじめ用意した
絶縁基ifの表面上にシリコン単結晶層2を形成したの
ち、このシリコン単結晶層2上に熱酸化によるシリコン
酸化膜3を成長させ、さらに、その上にシリコン窒化膜
4をCVD法によって堆積する。そして、第2図(b)
で示すように、シリコン窒化膜4上にフォトレジスト層
5を塗布・形成してパターニングしたのち、パターニン
グされたフォトレジスト層5の残存部をマスクとしてシ
リコン窒化膜4の素子分N 9J(域と対応する所定領
域4aをエツチングによって除去する。
First, as shown in FIG. 2(a), a silicon single crystal layer 2 is formed on the surface of an insulating base if prepared in advance, and then a silicon oxide film 3 is grown by thermal oxidation on this silicon single crystal layer 2. Then, a silicon nitride film 4 is deposited thereon by CVD. And Fig. 2(b)
As shown in , after coating and forming a photoresist layer 5 on the silicon nitride film 4 and patterning it, using the remaining part of the patterned photoresist layer 5 as a mask, the silicon nitride film 4 is divided into elements N 9J (area and The corresponding predetermined area 4a is removed by etching.

つぎに、フォトレジスト層5の残存部をすべて除去した
うえ、この絶縁基板1を酸素を含むガス雰囲気中で熱処
理することによって、第2図(c)で示すように、シリ
コン窒化H々4の所定領域4a下に露出するシリコン酸
化膜3の所定領域3aを介してシリコン単結晶層2の所
定領域2aを選択酸化技術によって酸化する。このこと
により、シリコン昨結晶層2の所定領域2aが酸化され
てシリコン酸化膜3の所定領域3aがその厚み方向およ
び横方向に沿って拡大される結果、第2図(d)で示す
ような所要厚みのシリコン酸化物、すなわち、絶縁物か
らなる素子分離領域6が形成される。
Next, all remaining portions of the photoresist layer 5 are removed and the insulating substrate 1 is heat treated in an oxygen-containing gas atmosphere to form silicon nitride H4 as shown in FIG. 2(c). A predetermined region 2a of the silicon single crystal layer 2 is oxidized by a selective oxidation technique via a predetermined region 3a of the silicon oxide film 3 exposed below the predetermined region 4a. As a result, the predetermined region 2a of the silicon pre-crystalline layer 2 is oxidized and the predetermined region 3a of the silicon oxide film 3 is enlarged along the thickness direction and the lateral direction, resulting in the formation of a structure as shown in FIG. 2(d). Element isolation regions 6 made of silicon oxide, ie, an insulator, are formed to a required thickness.

なお、このとき、シリコン窒化膜4下に食い込んで形成
されたシリコン酸化物部分A、Aは、−aにバーズ・ピ
ーク(Bird’s Beak )といわれている。
At this time, the silicon oxide portions A and A that are formed by digging into the silicon nitride film 4 are called a bird's peak at -a.

〔発明が解決しようとする課題〕 ところで、前記従来の半導体装置の製造方法においては
、酸素を含むガス雰囲気中での熱処理を行った際、素子
領域を分離するための絶縁物の厚みと同程度の幅を有す
るバーズ・ピークA、Aが形成されてしまう。そのため
、これらのバーズ・ピークA、Aによってシリコン単結
晶層2における素子形成tJIMU2b、2bが狭めら
れ、結果として半導体装置における高集積化が妨げられ
てしまうという不都合が発生していた。
[Problem to be Solved by the Invention] By the way, in the conventional method for manufacturing a semiconductor device, when heat treatment is performed in a gas atmosphere containing oxygen, the thickness of the insulator for separating the element regions becomes Bird's peaks A, A having a width of . Therefore, these bird's peaks A, A narrow the element formation tJIMU2b, 2b in the silicon single crystal layer 2, resulting in a disadvantage that high integration in the semiconductor device is hindered.

本発明は、このような不都合を解消するために創案され
たものであって、バーズ・ピークの発生を抑制し、素子
形成領域の拡大を図ることが可能な半導体装置の製造方
法を提供することを目的としている。
The present invention was devised to eliminate such inconveniences, and provides a method for manufacturing a semiconductor device that can suppress the occurrence of bird's peaks and expand the element formation area. It is an object.

〔課題を解決するための手段〕[Means to solve the problem]

ところで、前述したようなバーズ・ピークは、良好な結
晶性を有する単結晶シリコンを酸化することから発生し
、単結晶シリコンと酸素との化合物生成レートが小さい
、すなわち、両者の反応速度が遅いことに起因するもの
と考えられる。そこで、単結晶シリコンよりも結晶性の
劣る多結晶もしくは非晶質シリコンを酸化するようにす
れば、これらの有する化合物生成レートの方が単結晶シ
リコンの有する化合物生成レートよりも大きいことから
バーズ・ピークの発生を抑制することが可能になると考
えられる。
By the way, the bird's peak as mentioned above occurs due to the oxidation of single crystal silicon having good crystallinity, and the rate of compound formation between single crystal silicon and oxygen is low, that is, the rate of reaction between the two is slow. This is thought to be due to. Therefore, if polycrystalline or amorphous silicon, which has lower crystallinity than single-crystal silicon, is oxidized, the rate of compound formation in these materials is higher than that of single-crystal silicon, so Birds It is thought that it becomes possible to suppress the occurrence of peaks.

本発明にかかる半導体装置の製造方法は、上記知見に基
づいてなされたものであって、表面上にシリコン単結晶
層とシリコン酸化膜とシリコン窒化膜とが順次形成され
た絶縁基板を用意したうえ、前記シリコン窒化膜上にフ
ォトレジスト層を形成してバターニングし、フォトレジ
スト層の残存部をマスクとして前記シリコン窒化膜の素
子分離領域と対応する所定領域を除去する工程と、前記
フォトレジスト層の残存部をマスクとしてエネルギービ
ームを照射し、前記シリコン酸化膜の露出領域を介して
前記シリコン単結晶層の素子分離領域となる所定領域を
多結晶化もしくは非晶質化する工程と、前記フォトレジ
スト層の残存部を除去したのち、酸素を含むガス雰囲気
中で熱処理することによって前記シリコン単結晶層の多
結晶化もしくは非晶質化された領域を酸化して素子分離
領域を形成する工程とを含むものである。
The method for manufacturing a semiconductor device according to the present invention has been made based on the above knowledge, and includes preparing an insulating substrate on which a silicon single crystal layer, a silicon oxide film, and a silicon nitride film are sequentially formed. forming and buttering a photoresist layer on the silicon nitride film, and removing a predetermined region of the silicon nitride film corresponding to an element isolation region using the remaining portion of the photoresist layer as a mask; irradiating an energy beam using the remaining portion of the silicon oxide film as a mask to polycrystallize or amorphize a predetermined region of the silicon single crystal layer that will become an element isolation region through the exposed region of the silicon oxide film; After removing the remaining portion of the resist layer, oxidizing the polycrystalline or amorphous region of the silicon single crystal layer by heat treatment in an oxygen-containing gas atmosphere to form an element isolation region; This includes:

〔作用〕[Effect]

上記製造方法によれば、シリコン単結晶層の素子分離領
域となる所定領域をエネルギービームの照射によってあ
らかじめ多結晶化もしくは非晶質化したのち、酸素を含
むガス雰囲気中で熱処理することによってシリコン単結
晶層の多結晶化もしくは非晶質化された領域を酸化して
いる。したがって、このシリコン単結晶層における多結
晶化もしくは非晶質化された領域は、シリコン窒化膜の
残存部で覆われた他の単結晶領域に比べてより大きな化
合物生成レートを有することになり、その酸化反応がよ
り速くなる結果、バーズ・ピークの発生が抑制されるこ
とになる。
According to the above manufacturing method, a predetermined region of a silicon single crystal layer that will become an element isolation region is made polycrystalline or amorphous by irradiation with an energy beam, and then a silicon single crystal layer is heat-treated in an oxygen-containing gas atmosphere. Polycrystalline or amorphous regions of the crystal layer are oxidized. Therefore, the polycrystalline or amorphous region in this silicon single crystal layer has a higher compound generation rate than other single crystal regions covered with the remaining silicon nitride film. As the oxidation reaction becomes faster, the occurrence of bird's peaks is suppressed.

〔実施例〕〔Example〕

以下、本発明にかかる半導体装置の製造方法を、第1図
で手順を追って示す工程断面図に基づいて説明する。な
お、本実施例にかかる第1図において、前述した従来例
にかかる第2図と互いに同一もしくは相当する部分には
同一符号を付している。
Hereinafter, a method for manufacturing a semiconductor device according to the present invention will be explained based on step-by-step process cross-sectional views shown in FIG. In FIG. 1 according to this embodiment, parts that are the same as or corresponding to those in FIG. 2 according to the conventional example described above are given the same reference numerals.

まず、第1図(a)で示すように、表面上にシリコン単
結晶層2とシリコン酸化膜3とシリコン窒化1194と
が順次形成された絶縁基板1を用意したうえ、シリコン
窒化膜4上にフォトレジスト層5を形成してパターニン
グし、フォトレジストN5の残存部をマスクとしてシリ
コン窒化膜4の素子分子tiff STi域と対応する
所定領域4aをエツチングによって除去する。なお、こ
の第1図(a)で示す工程は、従来例において第2図(
a) 、 (b)で示した工程と同一である。
First, as shown in FIG. 1(a), an insulating substrate 1 on which a silicon single crystal layer 2, a silicon oxide film 3, and a silicon nitride film 1194 are sequentially formed is prepared. A photoresist layer 5 is formed and patterned, and a predetermined region 4a of the silicon nitride film 4 corresponding to the device molecule tiff STi region is removed by etching using the remaining portion of the photoresist N5 as a mask. Note that the process shown in FIG. 1(a) is similar to that shown in FIG. 2(a) in the conventional example.
The steps are the same as those shown in a) and (b).

つぎに、第1図(b)で示すように、フォトレジスト層
5の残存部をマスクとしてエネルギービームBを照射す
る、すなわち、シリコンや酸素などをイオン注入するこ
とにより、シリコン窒化膜4の所定領域4a下に露出す
るシリコン酸化膜3の所定領域3aを介してシリコン単
結晶層2の素子分離領域となる所定領域2aを非晶質化
する。なお、このとき、シリコン単結晶層2の所定領域
2aを多結晶化するには、この領域2aを一旦非晶質化
したうえでフォトレジスト層5を除去し、6・00℃程
度の温度でアニール処理すればよい。
Next, as shown in FIG. 1(b), the remaining portion of the photoresist layer 5 is used as a mask to irradiate the energy beam B, that is, ion implantation of silicon, oxygen, etc. is performed to form a predetermined portion of the silicon nitride film 4. A predetermined region 2a of the silicon single crystal layer 2 that will become an element isolation region is made amorphous through a predetermined region 3a of the silicon oxide film 3 exposed under the region 4a. At this time, in order to polycrystallize the predetermined region 2a of the silicon single crystal layer 2, the region 2a is once made amorphous, the photoresist layer 5 is removed, and the region 2a is heated at a temperature of about 6.00°C. It may be annealed.

引き続いて、第1図(c)で示すように、フォトレジス
ト層5の残存部をすべて除去したうえ、この絶I!基板
1を酸素を含むガス雰囲気中で熱処理することにより、
シリコン窒化膜4の所定領域4a下に位置するシリコン
単結晶層2の多結晶化もしくは非晶質化された所定領域
2aを酸化する。
Subsequently, as shown in FIG. 1(c), all remaining portions of the photoresist layer 5 are removed, and this complete I! By heat-treating the substrate 1 in a gas atmosphere containing oxygen,
A polycrystalline or amorphous predetermined region 2a of silicon single crystal layer 2 located under a predetermined region 4a of silicon nitride film 4 is oxidized.

このとき、このシリコン単結晶層2における多結晶化も
しくは非晶質化された所定領域2aの方が他の単結晶領
域よりも大きな化合物生成レートを有していることから
厚み方向に沿う酸化反応の方が横方向よりも速く進行す
ることになり、バーズ・ピークの発生が有効に抑制され
ることになる。
At this time, since the polycrystalline or amorphous predetermined region 2a of the silicon single crystal layer 2 has a higher compound generation rate than other single crystal regions, the oxidation reaction occurs along the thickness direction. In this case, the bird's peak travels faster than in the lateral direction, and the occurrence of bird's peak can be effectively suppressed.

その結果、シリコン酸化膜3の所定領域3aがその厚み
方向に沿って拡大され、第1図(d)で示すような所要
厚みのシリコン酸化物、すなわち、絶縁物からなる素子
分離領域6が形成されてシリコン単結晶層2における素
子形成領域2b、2bが互いに分離される。
As a result, the predetermined region 3a of the silicon oxide film 3 is expanded along its thickness direction, and an element isolation region 6 made of silicon oxide, that is, an insulator, is formed with a required thickness as shown in FIG. 1(d). As a result, element formation regions 2b, 2b in silicon single crystal layer 2 are separated from each other.

(発明の効果) 以上説明したように、この発明にかかる半導体装置の製
造方法によれば、シリコン単結晶層の素子分離領域とな
る所定領域をエネルギービームの照射によってあらかじ
め多結晶化もしくは非晶質化したのち、酸素を含むガス
雰囲気中で熱処理することによってシリコン単結晶層の
多結晶化もしくは非晶質化された領域を酸化している。
(Effects of the Invention) As explained above, according to the method of manufacturing a semiconductor device according to the present invention, a predetermined region of a silicon single crystal layer that will become an element isolation region is made polycrystalline or amorphous by irradiation with an energy beam. After that, the polycrystalline or amorphous region of the silicon single crystal layer is oxidized by heat treatment in an oxygen-containing gas atmosphere.

したがって、このシリコン単結晶層における多結晶化も
しくは非晶質化された領域は、シリコン窒化膜の残存部
で覆われた他の単結晶領域に比べてより大きな化合物生
成レートを有することになる結果、バーズ・ピークの発
生が有効に抑制されることになる。そのため、素子形成
領域の拡大を図ることができ、ひいては半導体装置にお
ける高集積化が可能になるという効果が得られる。
Therefore, the polycrystalline or amorphous region in this silicon single crystal layer has a higher compound generation rate than other single crystal regions covered with the remaining silicon nitride film. , the occurrence of bird's peaks is effectively suppressed. Therefore, it is possible to expand the element formation area, and as a result, it is possible to achieve the effect of enabling high integration in the semiconductor device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(d)は本発明にかかる半導体装置の製
造方法を示す工程断面図であり、第2図(a)〜(d)
は従来の製造方法を示す工程断面図である。 図における符号1は絶縁基板、2はシリコン単結晶層、
2aはその所定領域、3はシリコン酸化膜、3aはその
所定領域(露出領域)、4はシリコン窒化膜、4aはそ
の所定領域、5はフォトレジスト層、6は素子分離領域
、Bはエネルギービームである。 なお、図中の同一符号は、互いに同一もしくは相当する
部分を示している。
FIGS. 1(a) to (d) are process cross-sectional views showing the method for manufacturing a semiconductor device according to the present invention, and FIGS. 2(a) to (d)
1 is a process cross-sectional view showing a conventional manufacturing method. In the figure, numeral 1 is an insulating substrate, 2 is a silicon single crystal layer,
2a is the predetermined region, 3 is the silicon oxide film, 3a is the predetermined region (exposed region), 4 is the silicon nitride film, 4a is the predetermined region, 5 is the photoresist layer, 6 is the element isolation region, and B is the energy beam. It is. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] (1)表面上にシリコン単結晶層とシリコン酸化膜とシ
リコン窒化膜とが順次形成された絶縁基板を用意したう
え、前記シリコン窒化膜上にフォトレジスト層を形成し
てパターニングし、フォトレジスト層の残存部をマスク
として前記シリコン窒化膜の素子分離領域と対応する所
定領域を除去する工程と、 前記フォトレジスト層の残存部をマスクとしてエネルギ
ービームを照射し、前記シリコン酸化膜の露出領域を介
して前記シリコン単結晶層の素子分離領域となる所定領
域を多結晶化もしくは非晶質化する工程と、 前記フォトレジスト層の残存部を除去したのち、酸素を
含むガス雰囲気中で熱処理することによって前記シリコ
ン単結晶層の多結晶化もしくは非晶質化された領域を酸
化して素子分離領域を形成する工程と を含むことを特徴とする半導体装置の製造方法。
(1) Prepare an insulating substrate on which a silicon single crystal layer, a silicon oxide film, and a silicon nitride film are sequentially formed, and then form a photoresist layer on the silicon nitride film and pattern it. using the remaining portion of the photoresist layer as a mask to remove a predetermined region of the silicon nitride film corresponding to the element isolation region; and irradiating an energy beam using the remaining portion of the photoresist layer as a mask to penetrate the exposed region of the silicon oxide film. a step of polycrystalizing or amorphizing a predetermined region of the silicon single crystal layer that will become an element isolation region; and after removing the remaining portion of the photoresist layer, heat treatment is performed in an oxygen-containing gas atmosphere. A method for manufacturing a semiconductor device, comprising the step of oxidizing a polycrystalline or amorphous region of the silicon single crystal layer to form an element isolation region.
JP25770588A 1988-10-13 1988-10-13 Manufacture of semiconductor device Pending JPH02103951A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25770588A JPH02103951A (en) 1988-10-13 1988-10-13 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25770588A JPH02103951A (en) 1988-10-13 1988-10-13 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02103951A true JPH02103951A (en) 1990-04-17

Family

ID=17309967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25770588A Pending JPH02103951A (en) 1988-10-13 1988-10-13 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02103951A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192840B2 (en) 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192840B2 (en) 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation

Similar Documents

Publication Publication Date Title
US4588447A (en) Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films
JPS6359251B2 (en)
JP2000353699A (en) Method of forming oxide on certain material layer
JPH0729823A (en) Fabrication of semiconductor device
JPH02103951A (en) Manufacture of semiconductor device
JPH098020A (en) Manufacture of semiconductor device
JP2718074B2 (en) Method of forming thin film semiconductor layer
JPS5885520A (en) Manufacture of semiconductor device
JPS6289357A (en) Manufacture of low resistivity region with low defect density in bipolar integrated circuit
JP2822211B2 (en) Method for manufacturing semiconductor device
JPS6136381B2 (en)
JPS6116530A (en) Manufacture of semiconductor device
JP2000357689A (en) Integrated circuit device having oxide region
JPH04245633A (en) Manufacture of semiconductor device
JPS63312632A (en) Manufacture of semiconductor device
JPS6236866A (en) Manufacture of semiconductor device
JPS63278217A (en) Manufacture of semiconductor substrate
JPH01214142A (en) Manufacture of semiconductor device
JPH0529311A (en) Manufacture of semiconductor device
JPS632349A (en) Manufacture of semiconductor device
JPS63300509A (en) Manufacture of semiconductor device
JPH03156956A (en) Manufacture of semiconductor device
JPH01138749A (en) Manufacture of semiconductor device
JPH01232744A (en) Manufacture of semiconductor device
JPS6248015A (en) Solid phase growth of semiconductor layer