JPH05292372A - トリガー信号生成回路 - Google Patents

トリガー信号生成回路

Info

Publication number
JPH05292372A
JPH05292372A JP4091182A JP9118292A JPH05292372A JP H05292372 A JPH05292372 A JP H05292372A JP 4091182 A JP4091182 A JP 4091182A JP 9118292 A JP9118292 A JP 9118292A JP H05292372 A JPH05292372 A JP H05292372A
Authority
JP
Japan
Prior art keywords
signal
rec
output
stop
trigger signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4091182A
Other languages
English (en)
Inventor
Mika Shirane
美香 白根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4091182A priority Critical patent/JPH05292372A/ja
Publication of JPH05292372A publication Critical patent/JPH05292372A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】電源投入時に誤ってトリガー信号が出力されな
いようにする。 【構成】入力信号aに対する立ち上がり検出回路42
と、立ち下がり検出回路43とがロジック化され、入力
信号aの立ち上がりおよび立ち下がりに対応したトリガ
ー信号nが出力されるトリガー信号生成回路60におい
て、その電源供給側にトリガー信号に対する出力制御回
路70が設けられ、電源投入時から所定時間以内は出力
トランジスタQaが制御されてトリガー信号nの出力が
禁止されるようにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、放送局用ビデオカメ
ラの記録部に、業務用VTRを接続できるようにしたビ
デオカメラなどに適用されるインタフェース回路に組み
込んで使用する場合に好適なトリガー信号生成回路に関
する。
【0002】
【従来の技術】放送局用ビデオカメラ、例えば取材用の
ビデオカメラなどでは図6に示すようにそのカメラ本体
10と記録部20とが別体構成となされ、記録部20を
外しても使用できるようになされている。
【0003】記録部20としては通常VTRが使用さ
れ、このVTR20はカメラ本体10とマッチングの取
れたVTRが使用されるから、通常は放送局用のかなり
厳しい条件をも満たすように構成されたVTRが使用さ
れることになる。
【0004】このような放送局向けのビデオカメラの他
に、業務用のビデオカメラが存在する。業務用とは放送
局を含む広い概念であるが、以下の例では放送局用より
も1ランク仕様条件が緩やかなビデオカメラを業務用ビ
デオカメラと呼称する。業務用ビデオカメラでもカメラ
本体は放送局用のカメラ本体と殆ど変わらない。変わる
ところは記録部としてのVTRである。
【0005】業務用と放送局用とはその仕様が相違する
ので、放送局用のカメラ本体10に業務用のVTRを接
続することはできない。しかし、現状では放送局用のV
TRよりも安価に入手できる業務用VTRを使用して放
送局用カメラ本体に使用したい要望がある。例えば、ス
タジオとかで使用する場合には放送局用仕様までグレー
ドアップしないでも済む場合が多いからである。
【0006】放送局用のVTRと業務用のVTRとの大
きな相違点として、第1にレック・タリー信号があり、
第2にスタート・ストップ信号がある。レック・タリー
信号は図7に示すようにカメラ本体10側から出力され
るレック・タリー信号は3値の信号である。そのハイレ
ベルHはレックモードであり、ミドルレベルMはパワー
オンのモードであり、ローレベルLはパワーオフかレッ
クリセットか若しくはレックストップモードである。
【0007】業務用VTR20側では同図Bに示すよう
に2値のレック・タリー信号であって、レックモードで
ハイレベルHとなり、ストップモードでローレベルLと
なる信号である。
【0008】第2の相違点はレックモードおよびストッ
プモードにするための信号が相違することである。カメ
ラ本体10側では図8Aに示すようなスタート・ストッ
プ信号aであって、レックモードのときハイレベルHと
なり、ストップモードのときローレベルLとなる。
【0009】業務用VTR20側ではスタート・ストッ
プ釦を操作すると、図8Bに示すようなその操作に応じ
たパルス信号(VTRトリガー信号)nが出力され、こ
のVTRトリガー信号nでレックスタートおよびレック
ストップが行われる。
【0010】そのため、カメラ本体10の記録部として
規格の異なる業務用VTR20を使用する場合には図9
に示すようなインタフェース回路30が必要になる。イ
ンタフェース回路30では上述したような信号の相違に
対して矛盾のないような変換処理を行って対応する端子
に出力するようにしている。
【0011】このインタフェース回路30に設けられた
変換処理回路系のうち、VTRトリガー信号の生成回路
系については図10に示すようなロジック構成の生成回
路60が使用される場合がある。
【0012】トリガー信号生成回路60は2値のスター
ト・ストップ信号aをパルス状のトリガー信号nに変換
する処理系であるので、その詳細は後述するとして概略
的には入力信号であるスタート・ストップ信号aの立ち
上がり検出回路42と立ち下がり検出回路(パルス制御
部53を含む)43とで構成される。
【0013】図の例では、立ち上がり検出回路42は端
子群CD1,B1,A1,Q1によって構成され、立ち
下がり検出回路43は端子群CD2,B2,A2,Q2
によって構成される。これら立ち上がり検出回路42と
立ち下がり検出回路43とがロジック化されている。こ
の例で使用したロジック回路61は「MC14538」
(モトローラ社製)である。
【0014】端子41に供給されたスタート・ストップ
信号a(図11B)は端子A1に供給され、これが第1
の遅延回路62によって所定時間D1だけ遅延されて端
子B2に供給される。スタート・ストップ信号aはさら
にインバータ63で極性が反転されると共に、第2の遅
延回路64で所定時間D2(D2〉D1)だけ遅延され
て端子CD2に供給される。端子Q1からは立ち上がり
信号bが得られ、端子Q2からは立ち下がり信号mが得
られ、その双方が合成されてトランジスタQaに供給さ
れ、そのコレクタ端子55にVTRトリガー信号nが得
られる。
【0015】端子65はレック・ストップ信号jの供給
端子で、レック・ストップ信号jは端子A2に供給され
る。レック・ストップ信号jは業務用VTR20がレッ
ク状態にあるときでテープエンドに近づいたときに得ら
れる信号で、これはインタフェース回路30においてこ
れに供給されたスタート・ストップ信号aと後述するレ
ック・タリー信号などから形成される。その説明は後述
する。
【0016】66はカメラ本体10側から供給されるこ
の例では9ボルトの電源入力端子であり、この電源出力
sが変換トランジスタQbで構成された電圧変換回路6
7に供給されてCMOSレベルの駆動電圧t(5ボル
ト)に変換される。駆動電圧tは端子CD1とB1とに
共通に供給される。
【0017】立ち上がり検出回路42では端子CD1に
供給される駆動電圧tがハイレベルであるときに、始め
て端子A1に供給されたスタート・ストップ信号aの立
ち上がりで端子B1に供給された駆動電圧tのレベルの
検出動作が実行され、そのときの出力つまり立ち上がり
信号bが端子Q1より得られる。この場合、駆動電圧t
のレベルがハイレベルであるときはこれとは反対にロー
レベルが出力されるようになっている。
【0018】同様に、端子CD2に供給される第2の遅
延スタート・ストップ信号vがハイレベルであるとき
に、始めて端子B2に供給された第1の遅延スタート・
ストップ信号uの立ち下がりタイミングでの端子A2に
おけるレック・ストップ信号jのレベル検出動作が実行
される。この場合も検出レベルと出力レベルとの関係は
逆転しており、レック・ストップ信号jのレベルがハイ
レベルであるときは出力レベルはローレベルとなるよう
な出力(立ち下がり信号bに関連した信号であるから便
宜上立ち下がり信号mと呼称する)が端子Q2より出力
される。
【0019】したがって、図11Bのようなスタート・
ストップ信号aが入力したときで、テープエンドが検出
されないようなときには、このスタート・ストップ信号
aに同期した立ち上がり信号bと立ち下がり信号mとが
出力されるから、VTRトリガー信号nとしてはそれら
の和のパルス信号となる。
【0020】これに対して、テープエンドが検出された
ときには、図12に示すようにレック・ストップ信号j
が出力される。レック・ストップ信号jによってスター
ト・ストップ信号aがローレベルに反転されるので、こ
れよりD1だけ遅れて第1の遅延スタート・ストップ信
号uがハイレベルに反転する。そして、D2だけ遅延し
て第2の遅延スタート・ストップ信号vがローレベルに
反転する。
【0021】遅延量D1を10msec、D2を30msec
のような値に選んだときには、レック・ストップ信号j
はこれら遅延量の和(D1+D2)よりも幅広のパルス
幅(例えば、150msec)となるように設計されてい
る。
【0022】この条件下のときには、第2の遅延スター
ト・ストップ信号jの立ち下がりのタイミングでレック
・ストップ信号jのハイレベルを判別することになるか
ら、この場合には上述したように立ち下がり信号mは出
力されない。つまり、レック・ストップ信号jが得られ
たときには立ち下がり信号の出力は禁止される(図12
破線図示)。
【0023】
【発明が解決しようとする課題】VTRトリガー信号生
成回路60を上述したように構成した場合には、次のよ
うな問題が発生することが判った。
【0024】カメラ本体10側でレックモードのスター
ト・ストップ状態が制御される場合では端子66に印加
される電源出力sもまたこのスタート・ストップに応じ
てそのオンオフが繰り返される。スタート・ストップを
短期間のうちに数回繰り返すと、その電源出力sが十分
に立ち下がらない状態で再び電源が投入されることにな
るが、そうすると端子CD1,CD2に加えられる駆動
電圧tと第2の遅延スタート・ストップ信号vの波形が
非常に不安定となることが確認された。
【0025】これら波形が不安定になると、場合によっ
ては電源投入直後にVTRトリガー信号nが出力されて
しまうことがあり、これにつられて業務用VTR20の
動作も不安定になることがあった。
【0026】そこで、この発明はこのようにスタート・
ストップを短期間のうちに繰り返されしたときでも誤っ
たVTRトリガー信号nが出力されないようにしたトリ
ガー信号生成回路を提案するものである。
【0027】
【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、入力信号に対する立ち上がり
検出回路と、立ち下がり検出回路とがロジック化され、
上記入力信号の立ち上がりおよび立ち下がりに対応した
トリガー信号が出力されるトリガー信号生成回路におい
て、その電源供給側にトリガー信号に対する出力制御回
路が設けられ、電源投入時から所定時間以内は上記トリ
ガー信号の出力が禁止されるようになされたことを特徴
とするものである。
【0028】
【作用】図1と図2に示すように、スタート・ストップ
信号aに同期して電源出力sがオンオフを繰り返したと
き、電源投入時より所定時間Tだけ制御信号xが生成さ
れ、この制御信号xによってトランジスタQaがオフに
制御される。
【0029】こうすると、所定期間Tの間はVTRトリ
ガー信号nが出力されないので、この期間に誤って立ち
上がり信号bや立ち下がり信号mが出力されたとして
も、これによる影響はでない。
【0030】
【実施例】続いて、この発明に係るトリガー信号生成回
路の一例を上述した放送局用ビデオカメラのインタフェ
ース回路に適用した場合につき、図面を参照して詳細に
説明する。
【0031】この発明は図10に示す構成を基本構成と
するものであるから、構成の説明およびその動作説明に
ついては割愛する。この発明は図1に示すように電源出
力sに対する制御回路70が電源端子66側に設けられ
る。制御回路70はコンデンサ71aと抵抗器71bの
直列時定数回路71を有し、コンデンサ71aの一端が
端子66に接続される。
【0032】時定数回路71の出力wが制御トランジス
タQcに供給され、この制御トランジスタQcのコレク
タより得られる制御信号xが出力トランジスタQaのベ
ースに供給される。時定数回路71の時定数としてこの
例では1sec程度の時間に選ばれている。
【0033】この構成において、図2Aに示すように電
源出力sが立ち上がると、時定数出力wは同図Bのよう
になり、制御トランジスタQcが期間Tだけオフする。
このオフによって得られる制御信号x(同図C)によっ
て出力トランジスタQaもまた強制的にオフに制御され
る。
【0034】その結果、所定期間Tの間はVTRトリガ
ー信号nが出力されないので、この期間Tに誤って立ち
上がり信号bや立ち下がり信号mが出力されたとして
も、これによる影響はでない。
【0035】さて、図3はインタフェース回路30内に
設けられたレック・タリー信号生成回路40の具体例を
示す。この中で、立ち上がり検出回路42、立ち下がり
検出回路43、パルス制御部53および第3の加算器5
4によって上述したトリガー信号生成回路60が構成さ
れることになる。
【0036】図3の説明を行う。
【0037】レック・タリー信号生成回路40にはその
入力として端子41にスタート・ストップ信号(S/
S)aが供給され、端子44に入力レック・タリー信号
(2値信号)dが供給される。そして、端子52より出
力レック・タリー信号(3値信号)lが出力され、端子
55よりVTRトリガー信号nが出力される。
【0038】図4の波形図を参照して、レック・タリー
信号生成回路40の動作を説明するが、図4の例は業務
用VTR20のレックモードがセーブモードとなってい
るときの波形図である。セーブモードとは、業務用VT
R20の消費電力を少なくするため、回転ドラム(図示
しない)を停止状態にしておき、スタート・ストップ信
号aが入力したとき始めて回転ドラムを駆動するような
モードをいう。したがって、このセーブモードではスタ
ート・ストップ信号aの入力によって即座にレックスタ
ートになるのではなく、回転ドラムの回転状態が安定し
た段階からレックスタートとなる。
【0039】そのため、業務用VTR20から出力され
る入力レック・タリー信号d(図4D)は、スタート・
ストップ信号aのスタートモード(ハイレベルの期間)
に同期して回転ドラムの同期状態を示すパルス信号(図
では4Hzの矩形波信号)pが挿入される。回転ドラム
の同期がとれるとこのパルス信号pは出力されないか
ら、パルス信号pが出力される期間は数10μsecであ
る。
【0040】端子41に供給されたスタート・ストップ
信号aは立ち上がり検出回路42においてその立ち上が
りが検出されて立ち上がり信号b(同図B)が出力され
る。立ち上がり信号bはスタート・ストップ信号aのう
ちそのスタート信号に同期した信号である。
【0041】スタート・ストップ信号aは立ち下がり検
出回路43にも供給され、スタート・ストップ信号aの
うちそのストップ信号に同期した立ち下がり信号c(同
図C)が出力される。立ち上がり信号bと立ち下がり信
号cとに基づいてVTRトリガー信号n(同図N)が生
成され、このVTRトリガー信号nが業務用VTR20
に入力すると、これに同期して入力レック・タリー信号
dが業務用VTR20よりインタフェース回路30内の
生成回路40に供給される。
【0042】端子44に供給された入力レック・タリー
信号dはその立ち上がり検出回路45に供給されて、入
力レベルの立ち上がりでハイレベルとなる信号であっ
て、T/4(Tはパルス信号pの1周期)だけ遅延され
た信号(便宜上、同じく入力レック・タリー信号とい
う)e(同図E)が形成される。
【0043】入力レック・タリー信号dとeがレック状
態検出回路46に供給されて入力レック・タリー信号e
の立ち上がりタイミングでの入力レック・タリー信号d
のレベルが検出されて、レックモードに関連したレック
検出信号f(同図F)が形成される。
【0044】レック検出信号fとスタート・ストップ信
号aに関連した立ち上がり信号cが加算器47で合成さ
れ、これより得られる第1の加算信号g(同図G)が処
理用制御信号生成回路48に供給される。この生成回路
48は後述するレックストップ信号を形成するための処
理信号生成用であって、これにはスタート・ストップ信
号aも供給される。
【0045】生成回路48では、第1の加算信号gの立
ち上がりタイミングでのスタート・ストップ信号aのレ
ベルが検出され、スタート・ストップ信号aがハイレベ
ルであるときは、ローレベルが出力され、ローレベルで
あるときはハイレベルが出力されるような処理が行わ
れ、第1の処理信号h(同図H)が出力される。
【0046】第1の処理信号hは入力レック・タリー信
号d,eと共にレックストップ信号生成回路49に供給
され、第1の処理信号hがローレベルの期間中での入力
レック・タリー信号eの立ち上がりタイミングにおける
入力レック・タリー信号dのレベルが検出される。そう
すると、業務用VTR20側よりレック中止制御信号が
出力されたときのみレックストップ信号j(同図J)が
生成される。
【0047】具体的に説明する。業務用VTR20では
レックモード中であるときにテープ残量が少なくなりテ
ープエンドに近づいてくると図4Dに示すようなテープ
エンド信号qが生成されてこれが入力レック・タリー信
号d中に挿入されて出力される。
【0048】テープエンド信号qはこの例では1Hzの
矩形波信号であり、これが所定期間挿入され、その後パ
ルス信号rに変わる。このパルス信号rはドラム回転の
同期状態を示すパルス信号pと同じく4Hzの矩形波信
号ではあるが、このパルス信号pとは異なり、業務用V
TR20側でストップ操作などを行わない限りカメラ本
体10側とは関係なく連続して出力されるようになって
いる。
【0049】図4のように2回目のレックモードのとき
にテープ残量が少なくなると、テープエンド信号qが出
力されるが、入力レック・タリー信号eは入力レック・
タリー信号dに基づいて生成され、しかもT/4だけ遅
延された状態で出力されるようになっているから、テー
プエンド信号qが挿入されたとしても入力レック・タリ
ー信号eの立ち上がりによってはテープエンド信号qは
検出されない。
【0050】しかし、後続のパルス信号rについては入
力レック・タリー信号eの立ち上がりによってそのロー
レベルが検出され、テープエンド信号qからパルス信号
rに変わるタイミングでローレベルとなる第2の処理信
号i(同図I)が得られる。第2の処理信号iは生成回
路49内部での処理であるので図3にはこの第2の処理
信号iは示されていない。
【0051】第2の処理信号iの立ち下がりに同期して
レック・ストップ信号jが生成され、これが第2の加算
器50に供給されてスタート・ストップ信号aに関連し
た立ち下がり信号cと加算されて第2の加算信号k(同
図K)が得られる。第2の加算信号kはスタート・スト
ップ信号aのうちストップモードの開始時点に同期した
信号でもあれば、上述したようにテープエンド信号qに
同期した信号でもある。
【0052】第2の加算信号kは入力レック・タリー信
号dと共に出力レック・タリー信号生成回路51に供給
され、第2の加算信号kが入力したときに限り、入力レ
ック・タリー信号dの基準レベルがローレベルLに落さ
れる。それ以外の期間での入力レック・タリー信号dの
基準レベルはミドルレベルMにプルアップされる。
【0053】そうすると、通常はミドルレベルMとハイ
レベルHとの間でレベル変化しているレック・タリー信
号が、第2の加算信号kが得られる期間だけローレベル
Lにレベルシフトされるから、結局このレック・タリー
信号lは3値の信号となって出力端子52側に出力され
ることになる。
【0054】これは、カメラ本体10側では2値のレッ
ク・タリー信号ではなく3値のレック・タリー信号が生
成されるようになされているからである。ここに、出力
レック・タリー信号lのハイレベルHはレック状態を示
し、ミドルレベルMはパワーオン状態を示し、そしてそ
のローレベルLはパワーオフか、レックリセットか若し
くはレックストップ状態の何れかのモードとなっている
ことを示す。
【0055】3値構成に変更された出力レック・タリー
信号lはカメラ本体10に供給されるが、カメラ本体1
0側ではこの出力レック・タリー信号lを受けて、レッ
ク・ストップ信号jに関連したローレベルの信号に基づ
いてスタート・ストップ信号aのレックモードが強制的
にストップモードに切り換えられる。
【0056】スタート・ストップ信号aに関する立ち下
がり信号cとレック・ストップ信号jとはさらにパルス
制御部53にも供給され、レック・ストップ信号jが得
られたときには立ち下がり信号cの出力が禁止される。
したがって、パルス制御部53より出力された立ち下が
り信号m(同図M)はスタート・ストップ信号aのうち
ストップモードに関連した信号のみとなる。
【0057】この立ち下がり信号mは立ち上がり信号b
と共に第3の加算器54にも供給され、両者の加算出力
がその出力端子55に得られる。この第3の加算信号が
VTRトリガー信号nとして用いられる。
【0058】こうすると、テープエンドが検出されたと
きにはVTRトリガー信号nx自体が禁止されるため、
業務用VTR20側がレック・スタートの状態のままで
ストップモードになっているような自体を確実に回避で
きる。VTRトリガー信号nxの入力によって業務用V
TR20側が誤動作するおそれもない。
【0059】上述したように業務用VTR20側でテー
プエンドを検出したときにはカメラ本体10側のスター
ト・ストップ信号aを強制的にローレベルに切り換えた
のは次のような理由による。
【0060】上述したテープエンド時には新しいテープ
に取り替え、レックモードを再開することになるが、こ
の場合にあって、スタート・ストップ信号aのレベルを
ローレベルに切り換えていないときには、オペレータが
レック釦を操作してもスタート・ストップ信号aのレベ
ルはハイレベルのままとなっているから、レックモード
に移行することができなくなる。
【0061】このときレックモードに移行することがで
きないでも、オペレータはレックモードに移ったものと
誤認する可能性が高いので、この場合には空撮りとなっ
てしまう。
【0062】また、オペレータが操作ミスと思い、再度
スタート釦を操作したときにレックモードになるものと
勘違いしたときには、今度はストップモードになってい
るにも拘らず撮影を続けることになるから、この場合に
も空撮りとなり、必要な情報を記録できないといった事
故につながる。
【0063】しかし、上述したようにテープエンド信号
qに続くパルス信号rが検出されたときには直ちに出力
レック・タリー信号lに基づいてスタート・ストップ信
号aのレベルをローレベルに反転させてやれば、カメラ
本体10側も撮影前の状態に戻ることになる。そのた
め、テープを入れ替えて次にスタート釦を押すと直ちに
レックモードに正しく移行でき、空撮りなどの事故を未
然に防止できる。
【0064】図4ではセーブモードのときのレック・タ
リー信号nの生成過程を詳細に説明した。図5は業務用
VTR20がスタンバイモードにセットされているとき
の波形図である。
【0065】スタンバイモードとは、回転ドラムが回転
状態にあり、スタート・ストップ信号aが入力すると直
ちにレックモードとなるようなモードである。このモー
ドでは回転ドラムが常に回転状態にあるので、セーブモ
ードよりも電力消費が多い。
【0066】スタンバイモードでは図5に示すようにス
タート・ストップ信号aによって形成されるレック・タ
リー信号dには同期状態を示すパルス信号pは存在しな
い。それ以外はセーブモードと同じであるので、その詳
細説明は省略するが、このスタンバイモードでも入力レ
ック・タリー信号dに対して第2の加算信号kを形成す
ることによって3値の出力レック・タリー信号lを形成
でき、このレック・タリー信号nによってスタート・ス
トップ信号aをローレベルに切り換えることができる。
また、テープエンドのときはトリガー信号のないVTR
トリガー信号nを生成できる。
【0067】
【発明の効果】以上のように、この発明に係るトリガー
信号生成回路では、電源投入時から所定の期間はトリガ
ー信号の出力を禁止するように構成したものである。
【0068】これによれば、所定期間Tの間はVTRト
リガー信号が出力されないので、この期間に誤ってスタ
ート・ストップ信号に関連した立ち上がり信号や立ち下
がり信号が出力されたとしても、これによる影響はでな
い。したがって、カメラ本体側でスタート・ストップを
短期間のうちに繰り返したような場合でもVTRを正し
く制御できる。
【0069】したがって、この発明は放送局用カメラ本
体と業務用VTRとを組み合わせて使用する場合などの
インタフェース回路に適用して極めて好適である。
【図面の簡単な説明】
【図1】この発明に係るトリガー信号生成回路の一例を
示す要部の系統図である。
【図2】その動作説明に供する波形図である。
【図3】この発明を適用できるインタフェース回路に設
けられたレック・タリー信号生成回路の一例を示す要部
の系統図である。
【図4】セーブモードでのレック・タリー信号生成を示
す波形図である。
【図5】スタンバイモードでのレック・タリー信号生成
を示す波形図である。
【図6】ビデオカメラの概観図である。
【図7】レック・タリー信号の説明図である。
【図8】スタート・ストップ信号の説明図である。
【図9】ビデオカメラの概略構成を示す図である。
【図10】従来のVTRトリガー信号生成回路の接続図
である。
【図11】その動作説明に供する波形図である。
【図12】同じく、その動作説明に供する波形図であ
る。
【符号の説明】
1 ビデオカメラ 10 カメラ本体 20 業務用VTR 30 インタフェース回路 40 レック・タリー信号生成回路 42,45 立ち上がり検出回路 43 立ち下がり検出回路 46 レック状態検出回路 49 レック・ストップ信号生成回路 51 出力レック・タリー信号生成回路 53 パルス制御部 60 トリガー信号生成回路 61 ロジック回路 67 電圧変換回路 70 制御回路 Qa 出力トランジスタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力信号に対する立ち上がり検出回路
    と、立ち下がり検出回路とがロジック化され、上記入力
    信号の立ち上がりおよび立ち下がりに対応したトリガー
    信号が出力されるトリガー信号生成回路において、 その電源供給側にトリガー信号に対する出力制御回路が
    設けられ、 電源投入時から所定時間以内は上記トリガー信号の出力
    が禁止されるようになされたことを特徴とするトリガー
    信号生成回路。
JP4091182A 1992-04-10 1992-04-10 トリガー信号生成回路 Pending JPH05292372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4091182A JPH05292372A (ja) 1992-04-10 1992-04-10 トリガー信号生成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4091182A JPH05292372A (ja) 1992-04-10 1992-04-10 トリガー信号生成回路

Publications (1)

Publication Number Publication Date
JPH05292372A true JPH05292372A (ja) 1993-11-05

Family

ID=14019314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4091182A Pending JPH05292372A (ja) 1992-04-10 1992-04-10 トリガー信号生成回路

Country Status (1)

Country Link
JP (1) JPH05292372A (ja)

Similar Documents

Publication Publication Date Title
US6754836B2 (en) Microcomputer capable of switching between low current consumption mode and normal operation mode
JPH05292372A (ja) トリガー信号生成回路
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
US4324990A (en) Comparison circuit adaptable for utilization in a television receiver or the like
US3873894A (en) Power supply control system
US5086237A (en) Re-triggerable monostable multivibrator capable of generating a predetermined width of pulse with additional logic gate and D flip-flop with reset
US4999707A (en) Synchronizing signal separating circuit separating synchronizing signal from a composite video signal
EP0409142B1 (en) FSK data waveform shaping circuit
JPH05292357A (ja) インタフェース回路
JPH05292356A (ja) インタフェース回路
JPS6129188B2 (ja)
JP2780224B2 (ja) フィードバッククランプ方式
KR0138558Y1 (ko) 전자 뷰파인더의 전원 공급 회로
EP0040275B1 (en) Comparison circuit adaptable for utilization in a television receiver or the like
JP2000037036A (ja) 省電力駆動回路
US5889421A (en) Device for detecting the locking of an automatic gain control circuit
JPS6119182B2 (ja)
CA1208760A (en) Vertical interval data blanker
JP3000824B2 (ja) 電圧検出回路
US6043850A (en) Burst gate pulse generator circuit
JPH0211086A (ja) バーストゲートパルス生成回路
KR840001336Y1 (ko) 비데오 카메라의 녹화상태 제어용 트리거회로
JPH03259180A (ja) 自動デイスプレイ制御回路
KR890004964Y1 (ko) 자동촛점 렌즈가 내장된 비데오 카메라의 소비전력 절감회로
KR920004116Y1 (ko) Vtr 일체형 카메라의 절전회로