JPH05292066A

JPH05292066A - エラーカウント方法

Info

Publication number: JPH05292066A
Application number: JP9322292A
Authority: JP
Inventors: Katsumi Fukumitsu; 勝己福満; 忠行 ▲高▼田; Tadayuki Takada
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-04-14
Filing date: 1992-04-14
Publication date: 1993-11-05
Anticipated expiration: 2016-08-27
Also published as: JP3203751B2

Abstract

(57)【要約】【目的】本発明は、符号誤りをカウントする装置が増
加し、エラーカウンタ、バッファが増加しても、回路規
模が大きくならないエラーカウント方法を提供すること
を目的とする。【構成】符号誤り数をカウントするエラーカウンタ１
１、すべてのエラーカウント値をパラレルデータとして
出力するＢＵＦＦ回路１２、ＭＰＵ部２とのインターフ
ェース部であるＰＩＡ（パラレル・インターフェース・
アダプタ）１３からなるエラーカウント部１０と、１秒
間のエラー個数をカウントするためのクロックを送出す
る発振器１とで構成し、ＰＩＡ１３出力をインターフェ
ースバス３を介してＭＰＵ部２と接続し、ＭＰＵ部２か
ら直接ＰＩＡ２にアクセスして、ＰＩＡ１３に転送され
たエラーカウント値データをデータバス５を介してＭＰ
Ｕ部２が指定する場所（メモリ部）へ転送するように構
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光海底通信システムの
光伝送端局装置等における主信号の符号誤り検出方法に
関する。

【０００２】光海底通信システムを構成する光伝送端局
装置や光海底中継器等における光信号を光伝送端局装置
の受信側で光信号を電気信号に変換した後、例えば、１
４０ＭＨｚ帯の伝送速度の信号を４ＣＨ多重化して、５
６０ＭＨｚの伝送速度にした通信システムであれば、１
４０ＭＨｚ帯に分離化して４ＣＨとし、それぞれのＣＨ
について、光伝送端局装置とは別の共通装置で、符号誤
りを検出している。

【０００３】近年、光海底通信回線の需要は増加の一途
を辿っており、また、高い品質の回線を維持するため、
現用システムと予備システムとで構成するなどして、通
信システムの増設が進められて来ているが、構造、及び
機能動作等について、より効率的なエラーカウント方法
が要求されている。

【０００４】

【従来の技術】図５は従来のエラーカウント方法例を示
す図である。従来の光伝送端局装置等における主信号の
符号誤り数をカウントする方法は、図５に示すように符
号誤り数をカウントするエラーカウンタ１１、すべての
エラーカウント値をパラレルデータとして出力するＢＵ
ＦＦ回路１２とで構成するエラーカウント部１０と、例
えば、１秒間のエラー個数をカウントするため、エラー
カウンタ１１とＢＵＦＦ回路１２に１秒毎にリセットパ
ルスを送出する発振器１と、エラーカウント部１０のカ
ウント結果をＭＰＵ部（マイクロ・プロセッサ部）２に
伝達するアラーム入力部１７とで構成し、エラーカウン
タ１１において、光伝送端局装置等から送られて来るシ
リアルデータより、エラーを検出して１秒毎のエラーを
カウントし、カウント値をパラレルデータに変換して、
そのデータをＢＵＦＦ回路１２に転送する。ＢＵＦＦ回
路１２からは１秒間に１回の割合で、エラーデータの有
無に係わらず、アラーム入力部１７へデータを転送して
いた。

【０００５】また、ＭＰＵ部２は、ＢＵＦＦ回路１２か
らアラーム入力部１７へ送られて来るデータについて、
エラーデータの有無に係わらず、インターフェースバス
３を構成するデータバス５を介して、一定の周期で図示
しないメモリ部へデータを転送するようになっていた。

【０００６】そして、従来のエラーカウント方法におい
ては、エラーカウント部１０では、シリアルデータとし
て入力したエラーデータのカウント値を、例えば１０進
法の３桁と、１０の冪数を表示するための１桁の４Ｂｉ
ｔパラレルデータの４組、合計１６本の通信線でアラー
ム入力部１７へ出力していた。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
エラーカウント方法の場合、エラーパルスを検出しよう
とする光伝送端局装置等の装置が増えると、エラーをカ
ウントするエラーカウンタも増え、更にパラレルデータ
のアラーム入力部１７が１６本×装置数だけ必要とな
り、そのためのアラーム入力部１７の増加により、回路
規模が大きくなってしまうと言う問題があった。

【０００８】本発明は、係る問題を解決するもので、エ
ラーパルスを検出しようとする装置が増え、エラーカウ
ンタが増えても、回路規模が大きくならないエラーカウ
ント方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】図１は、本発明に係わる
エラーカウント方法の原理構成図を示すものであり、図
中、１０，ｎ０はエラーカウント部、１１，ｎ１はエラ
ーカウンタ、１２，ｎ２はＢＵＦＦ回路、１３，ｎ３は
パラレル・インターフェース・アダプタ（以下ＰＩＡと
称する）、１は発振器、２はＭＰＵ部、３はインターフ
ェースバスである。

【００１０】本発明は、伝送端局装置等における主信号
の符号誤り数を、エラーカウント部１０〜ｎ０のエラー
カウンタ１１〜ｎ１で検出し、発振器１から送出される
所定時間毎のクロックを用いて、所定時間毎のエラーカ
ウント値をパラレルデータに変換して、ＢＵＦＦ回路１
２〜ｎ２を経てアラーム入力部へ送出し、インターフェ
ースバス３を介して該パラレルデータをＭＰＵ部２が指
定する場所へ転送するようにして、符号誤り数をカウン
トするエラーカウント方法において、該ＢＵＦＦ回路１
２〜ｎ２と該ＭＰＵ部２との間に、該ＭＰＵ部２との間
のデータと制御信号とを授受するＰＩＡ１３〜ｎ３を設
け、該ＰＩＡ１３〜ｎ３と、該ＭＰＵ部２との間を前記
インターフェースバス３で接続する。

【００１１】そして、前記エラーカウンタ１１〜ｎ１で
エラーを検出して、所定時間毎のエラー値をカウント
し、パラレルデータに変換したカウント値を前記ＰＩＡ
１３〜ｎ３を介して該ＭＰＵ部２の指定する場所へ転送
し、符号誤り数をカウントするようにする。

【００１２】また、前記エラーカウント部１０〜ｎ０の
前記エラーカウンタ１１〜ｎ１に接続され、エラーを検
出している間、出力をラッチするＬＵＣＨ回路１４〜ｎ
４を設ける。

【００１３】そして、該ＬＵＣＨ回路１４〜ｎ４におい
て、エラーを検出している間のみ、前記ＢＵＦＦ回路１
２〜ｎ２と前記ＰＩＡ１３〜ｎ３とを動作状態に制御し
て、エラーカウント値データを前記ＭＰＵ部２の指定す
る場所へ送出し、符号誤り数をカウントするようにして
もよい。

【００１４】更に、前記エラーカウンタ部１０，２０
が、符号誤り数をカウントする伝送端局装置等の２つの
主信号を１対として、運用系と非運用系とを構成する装
置に使用される場合は、該エラーカウント部１０，２０
に、前記ＬＵＣＨ回路１４，２４の出力信号と、前記Ｍ
ＰＵ部２からの制御信号７を入力し、入力する両信号の
一致により、前記ＰＩＡ１３〜ｎ３を制御する制御信号
を出力するＳＥＬ回路１５，２５を設ける。

【００１５】また、前記インターフェースバス３の１つ
のコントロールバス５の１部であって、運用系を切替制
御する前記制御信号７を、運用系となる方の前記ＳＥＬ
回路１５，２５の一方に入力する。

【００１６】また、前記ＭＰＵ部２からの前記制御信号
７を反転するＮＯＴ回路２６を前記ＳＥＬ回路１５，２
５のうちの非運用系となる方の入力側に設ける。そし
て、前記エラーカウント部１０，２０のうちの運用系と
なる方についてのみ、データエラーがあるとき、前記Ｂ
ＵＦＦ回路１２，２２は受信したエラーデータを前記Ｐ
ＩＡ１３，２３に転送して、符号誤り数をカウントする
ようにしてもよい。

【００１７】

【作用】本発明は、伝送端局装置等の主信号のエラーを
それぞれのエラーカウント部１０〜ｎ０のエラーカウン
タ１１〜ｎ１で検出し、エラー数をカウントし、カウン
ト値をパラレルデータに変換して、ＢＵＦＦ回路１２〜
ｎ２に送る。そして、そのデータは、ＢＵＦＦ回路１２
〜ｎ２の後段に、ＭＰＵ部２との間にインターフェース
バス３を介してデータ授受・制御信号授受のために設け
たＰＩＡ１３〜ｎ３に転送し、かつ、インターフェース
バス３を介してＭＰＵ部２から直接ＰＩＡ１３〜ｎ３に
アクセスすることができるので、アラーム入力部１７の
ように比較的大きなスペースを必要とする構造を、ＰＩ
Ａを用いることにより小さくすることができ、また、Ｐ
ＩＡ１３〜ｎ３からエラーデータを直接ＭＰＵ部２の指
定する場所に転送して、符号誤り数をカウントできるよ
うにすることができる。

【００１８】また、エラーカウンタ１１〜ｎ１にＬＵＣ
Ｈ回路１４〜ｎ４を接続し、その出力信号でＢＵＦＦ回
路１２〜ｎ２とＰＩＡ１３〜ｎ３との動作を制御するこ
とにより、ＬＵＣＨ回路１４〜ｎ４がエラーを検出して
いる間のみ、ＢＵＦＦ回路１２〜ｎ２とＰＩＡ１３〜ｎ
３とを動作状態に制御することができるようになり、エ
ラーが発生していないときには、ＢＵＦＦ回路１２〜ｎ
２とＰＩＡ１３〜ｎ３との動作を停止させておくことが
できるので、ＭＰＵ部２は動作停止中のＰＩＡ１３〜ｎ
３へのアクセスが不要となる。

【００１９】更に、符号誤り数をカウントする伝送端局
装置等の装置で２つの主信号を１対で、運用系と非運用
系とを構成する場合には、２つのエラーカウント部１
０，２０を運用系と非運用系の２つの主信号に対応さ
せ、それぞれのエラーカウント部１０，２０に、ＬＵＣ
Ｈ回路１４，２４の出力信号と、ＭＰＵ部２からの運用
系を切替制御する制御信号７を入力し、両信号の一致に
より、ＰＩＡ１３〜ｎ３を制御す制御信号を出力するＳ
ＥＬ回路１５，２５を設け、また、インターフェースバ
ス３の１つのコントロールバス５の１部であって、運用
系と非運用系を切替制御する制御信号７を、運用系とな
る方のＳＥＬ回路１５，２５の一方に入力する。そし
て、また、ＭＰＵ部２からの制御信号７を反転するＮＯ
Ｔ回路２６を、ＳＥＬ回路１５，２５のうちの非運用系
となる方の入力側に設けることにより、運用系となる方
のエラーカウント部１０，２０についてのみ、しかも、
データエラーがあるときのみ、ＢＵＦＦ回路１２，２２
とＰＩＡ１３，２３とを動作させればよくなるので、Ｍ
ＰＵ部２は非運用系となっているＰＩＡ２３，１３にア
クセスする必要がなくなり、ＭＰＵ部２のプログラム動
作を軽減させることができる。即ち、ＭＰＵ部２の負荷
を軽くすることができるので、必要とするＭＰＵ部２の
本来のプログラム処理業務の動作を早くすることができ
る。

【００２０】

【実施例】次に、実施例について、図２〜図４を用いて
説明する。図２は本発明に係わるエラーカウント方法の
第１の実施例で、図３は第２の実施例で、第１の実施
例、第２の実施例ともエラーカウントする主信号が２つ
（ＣＨ１，ＣＨ２）の場合を示し、また、図４は第３の
実施例であり、エラーカウントする信号が２つ（Ａ系，
Ｂ系）で現用系と予備系を構成する場合に対応する例を
示す。

【００２１】図中、図１と同じ符号は同じものを示し、
４はアドレスバス、５はデータバス、６はコントロール
バス、７はコントロールバスの一部である運用系を切替
える制御信号、１１，２１，ｎ１はエラーカウンタ、１
２，２２，ｎ２はＢＵＦＦ回路（スリーステートバッフ
ァ）、１３，２３，ｎ３はパラレル・インターフェース
・アダプタ（ＰＩＡ）、１４，２４はエラーデータを検
出して出力をラッチするＬＵＣＨ回路、１５，２５は２
つの入力信号の一致で出力を制御するＳＥＬ回路、２６
はＮＯＴ回路である。

【００２２】先ず、図２の第１の実施例では、エラーカ
ウンタ１１，２１で、入力するシリアルデータのエラー
を検出し、１秒間のエラー個数をカウントするために発
振器１で生成し、１秒間隔で送出するクロックにより、
１秒間毎のエラー値をカウントし、そのカウント値を、
例えば、１数字を４Ｂｉｔで表す有効数字３桁の数字
と、１０の何乗かを表示する１桁の数字との合計４数字
１６個のパラレルデータに変換してＢＵＦＦ回路１２，
２２へ転送する。

【００２３】ＢＵＦＦ回路１２，２２では、転送されて
来たすべてのエラーカウント値をパラレルデータとして
１秒間隔で送られて来るクロックにより出力を開いて、
ＭＰＵ部２とのインターフェース部であるＰＩＡ１３，
２３に転送する。

【００２４】更に、ＰＩＡ１３，２３では、送られて来
たデータを記憶しておき、ＭＰＵ部２からのコントロー
ルバスを介しての制御信号により、一定時間（１秒間
隔）毎にデータバス５を通してエラーカウント値データ
を図示しないメモリ部へ転送する。

【００２５】このように、ＰＩＡ１３，２３を用いてい
るため、ＭＰＵ部２から直接ＰＩＡ１３，２３にアクセ
スが可能となり、データバスを通じてエラーカウント値
が出力される。その結果、パラレルデータのアラーム入
力部１７が不要となる。

【００２６】また、図３の第２の実施例の場合は、第１
の実施例に対して、ＬＵＣＨ回路１４，２４を設けたも
ので、エラーデータを検出している間のみ、ＢＵＦＦ回
路１２，２２とＰＩＡ１３，２３が動作するようにした
ものである。

【００２７】動作は先ず、エラーカウンタ１１，２１で
エラーを検出して、発振器１からの１秒クロックによ
り、エラー値をカウントし、パラレルデータに変換し
て、ＢＵＦＦ回路１２，２２に転送する。ＢＵＦＦ回路
１２，２２は１秒に１回ずつ、ＰＩＡ１３，２３にエラ
ーカウント値データを転送する。ＭＰＵ部２はエラーカ
ウント値データがＰＩＡ１３，２３に存在するときの
み、ＰＩＡ１３，２３からの割り込み要求信号を受け、
１秒間に１回の割合で両方のＰＩＡ１３，２３から、エ
ラーカウント値データを図示しないメモリ部へ転送す
る。

【００２８】このように、エラーパルスが入力したとき
のみ、ＰＩＡ１３，２３はＬＵＣＨ回路１４，２４から
のクロックをラッチして、ＭＰＵ部２へエラーカウント
値データをメモリ部へ転送するよう割り込み要求信号を
出力するため、ＭＰＵ部２とのアクセス時間を図２の第
１の実施例よりも更に短くすることができる。

【００２９】図４の第３の実施例では、伝送端局装置の
例えばＡ系を運用系とし、Ｂ系を非運用系として運用す
るシステムのエラーカウントをする方法例を示すもの
で、Ａ系が運用系のとき、Ａ系の符号誤り数をカウント
するエラーカウント部を動作させ、非運用系となったＢ
系の符号誤り数をカウントするエラーカウント部のＰＩ
Ａを不動作にするようにし、Ａ系が故障してＢ系が運用
系になると、エラーカウント部の動作もそれに対応して
切替えるようにしたものである。

【００３０】動作は、両方のエラーカウント部１１，２
１では、入力するデータのエラーを検出し、１秒毎のエ
ラー数をカウントし、カウント値をパラレルデータに変
換してＢＵＦＦ回路１２，２２へ転送する。

【００３１】次に、エラーがカウントされなければ、Ｂ
ＵＦＦ回路１２，２２に対してＬＵＣＨ回路１４，２４
から信号が来ないので、ＢＵＦＦ回路１２，２２のデー
タはＰＩＡ１３，２３へ転送されないのは、第２の実施
例と同じである。

【００３２】一方、ＰＩＡ１３，２３と、ＭＰＵ部２と
の間のコントロールバス６の１部である運用系と非運用
系を切替える切替制御信号７がエラーカウント部１０，
２０に送られて来ており、エラーカウント部１０ではＳ
ＥＬ回路１５に直接入力され、また、エラーカウント部
２０ではＮＯＴ回路２６を介してＳＥＬ回路２５に入力
されている。Ａ系を運用系のとき、ＳＥＬ回路１５が動
作可能となり、Ａ系にエラーが発生し、ＬＵＣＨ回路１
４がエラーパルスが入力してラッチ状態になると、その
出力信号でＳＥＬ回路１５は、ＰＩＡ１３に対して受信
制御信号を送出して、ＰＩＡ１３にＢＵＦＦ回路１２か
ら出力するエラーカウント値データを受信させる。

【００３３】これに対して、ＰＩＡ１３は、ＭＰＵ部２
にエラーカウント値データをメモリ部に転送するよう割
り込み要求を送出する。割り込み要求を受けたＭＰＵ部
２は、ＰＩＡ１３からの要求に対して、１秒間に１回の
割合で、ＰＩＡ１３に送られて来ているエラーカウント
値データをメモリ部へ転送する。

【００３４】このように、第１〜第３の実施例に共通し
て、ＭＰＵ部２から直接にＰＩＡ１３，２３にアクセス
することが可能であり、データバスを通じてエラーカウ
ント値が出力される。その結果、パラレルデータのアラ
ーム入力部が不要となる。

【００３５】

【発明の効果】以上説明したように、本発明によれば、
伝送端局装置等における主信号の符号誤り数のカウント
が、多数の装置について必要となって来ても、ＰＩＡか
らＭＰＵ部へ直接インターフェースバスを介して接続す
るので、小さいスペースで実現できるエラーカウンタ、
ＢＵＦＦ回路、ＰＩＡを追加することのみで対応可能で
あり、大きなスペースを必要とするアラーム入力部が不
要となるため、回路規模にこだわることなく、多数のエ
ラーパルスを入力することが可能となる。

【００３６】また、ＭＰＵ部のソフトシーケンスに応じ
て、本発明の実施例を使用い分けすることも可能ある。
更に、主信号の符号誤り数を多数の装置についてカウン
トしても、それに対応する回路スペースの増加がないの
で、エラー監視系の性能向上に寄与するところが大き
い。

【図面の簡単な説明】

【図１】本発明に係わるエラーカウント方法の原理構成
図である。

【図２】本発明に係わるエラーカウント方法の第１の実
施例である。

【図３】本発明に係わるエラーカウント方法の第２の実
施例である。

【図４】本発明に係わるエラーカウント方法の第３の実
施例である。

【図５】エラーカウント方法の従来例である。

【符号の説明】

１発振器２ＭＰＵ部（マイクロ・プロセッサ部）３インターフェースバス４アドレスバス５データバス６コントロールバス７制御信号１０，２０，ｎ０エラーカウント部１１，２１，ｎ１エラーカウンタ１２，２２，ｎ２ＢＵＦＦ回路１３，２３，ｎ３パラレル・インターフェース・ア
ダプタ（ＰＩＡ）１４，２４ＬＵＣＨ回路１５，２５ＳＥＬ回路１７アラーム入力部（ＡＬＭＩＦ）２６ＮＯＴ回路

Claims

【特許請求の範囲】

【請求項１】伝送端局装置等における主信号の符号誤
り数を、エラーカウント部（１０〜ｎ０）のエラーカウ
ンタ（１１〜ｎ１）で検出し、発振器（１）からの所定
時間毎に送出されるクロックを用いて、所定時間毎のエ
ラーカウント値をパラレルデータに変換して、ＢＵＦＦ
回路（１２〜ｎ２）を経てアラーム入力部へ送出し、イ
ンターフェースバス（３）を介して該パラレルデータを
ＭＰＵ部（２）が指定する場所へ転送するようにして、
符号誤り数をカウントするエラーカウント方法におい
て、該ＢＵＦＦ回路（１２〜ｎ２）と該ＭＰＵ部（２）との
間に、該ＭＰＵ部（２）との間のデータと制御信号とを
授受するパラレル・インターフェース・アダプタ（１３
〜ｎ３）を設け、該パラレル・インターフェース・アダプタ（１３〜ｎ
３）と、該ＭＰＵ部（２）との間を前記インターフェー
スバス（３）で接続して、前記エラーカウンタ（１１〜ｎ１）でエラーを検出し
て、所定時間毎のエラー値をカウントし、パラレルデー
タに変換したカウント値を前記パラレル・インターフェ
ース・アダプタ（１３〜ｎ３）を介して該ＭＰＵ部
（２）の指定する場所へ転送し、符号誤り数をカウント
することを特徴とするエラーカウント方法。
【請求項２】請求項１において、前記エラーカウント
部（１０〜ｎ０）の前記エラーカウンタ（１１〜ｎ１）
に接続され、エラーを検出している間、出力をラッチす
るＬＵＣＨ回路（１４〜ｎ４）を設け、該ＬＵＣＨ回路（１４〜ｎ４）において、エラーを検出
している間のみ、前記ＢＵＦＦ回路（１２〜ｎ２）と前
記パラレル・インターフェース・アダプタ（１３〜ｎ
３）とを動作状態に制御して、エラーカウント値データ
を前記ＭＰＵ部（２）の指定する場所へ送出し、符号誤
り数をカウントすることを特徴とするエラーカウント方
法。
【請求項３】請求項２において、前記エラーカウンタ
部（１０，２０）が、符号誤り数をカウントする伝送端
局装置等の２つの主信号を１対として、運用系と非運用
系とを構成する装置に使用される場合は、該エラーカウント部（１０，２０）に、前記ＬＵＣＨ回
路（１４，２４）の出力信号と、前記ＭＰＵ部（２）か
らの制御信号（７）を入力し、入力する両信号の一致に
より、前記パラレル・インターフェース・アダプタ（１
３〜ｎ３）を制御する制御信号を出力するＳＥＬ回路
（１５，２５）を設け、前記インターフェースバス（３）の１つのコントロール
バス（５）の１部であって、運用系を切替制御する前記
制御信号（７）を、運用系となる方の前記ＳＥＬ回路
（１５，２５）の一方に入力し、前記ＭＰＵ部（２）からの前記制御信号（７）を反転す
るＮＯＴ回路（２６）を前記ＳＥＬ回路（１５，２５）
のうちの非運用系となる方の入力側に設け、前記エラーカウント部（１０，２０）のうちの運用系と
なる方についてのみ、データエラーがあるとき、前記Ｂ
ＵＦＦ回路（１２，２２）は受信したエラーデータを前
記パラレル・インターフェース・アダプタ（１３，２
３）に転送して、符号誤り数をカウントすることを特徴
とするエラーカウント方法。