JPH05289651A - 画像処理システム - Google Patents

Abstract

(57)【要約】 【目的】 動画像のマルチウインドウ表示を高速化す
る。 【構成】 動画像をオーバーレイ表示するか否かのビッ
ト情報を表示画素位置に対応させてメモリ１１に記憶さ
せておく。表示走査に同期させて、出力画像メモリ制御
部１３により順次に上記ビット情報を読出す。オーバー
レイ処理部２０内のマルチプレクサ３９ではこのビット
情報に基き表示画素位置毎に、ウインドウ表示すべき特
定の入力動画像信号とその他領域に表示する出力画像メ
モリの画像信号を択一的に選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の画像を画像表示
装置上の分割表示する、いわゆるマルチ・ウインドウ・
システムを登載するパーソナル・コンピュータ、ワーク
ステーション、あるいはＴＶ電話に代表されるマルチメ
ディア端末等に好適な画像処理システムであって、特に
動画像を特定のウインドウにオーバーレイ表示すること
の可能な画像処理システムに関する。

【０００２】

【従来の技術】マルチ・ウインドウ・システムは、パー
ソナル・コンピュータやワーク・ステーションで近年多
く使われているシステムである。

【０００３】マルチ・ウインドウ・システム上の複数の
アプリケーション・プログラムは、ひとつの画像表示装
置の画面上にそれぞれ専用の表示領域が与えられる。さ
らにパーソナルコンピュータにおいて実行されているア
プリケーション・プログラムからの要求に応じてマルチ
・ウインドウ・システムのＯＳ（オペレーションシステ
ム）がファイルをオープン／クローズする処理、またプ
ロセスを起動／終了するように複数の表示領域“ウイン
ドウ”等のウィンドウ関連の画像処理をオープンした
り、クローズする処理を実行している。

【０００４】一般的なマルチ・ウインドウ・システムで
は、システムを操作しているユーザーとインタフェース
を行なっているウインドウ（ユーザにより選択されたウ
インドウ）はアクティヴ・ウインドウとして扱われ、複
数のウインドウの中でいちばん上に見えるように表示さ
れている。従ってアクティヴ・ウインドウの表示領域は
すべて見えるようになっている。アクティヴ・ウインド
ウ以外のウインドウの中には、その表示領域の一部分が
別のウインドウによって隠される場合が生じてくる。マ
ルチ・ウインドウ・システムのＯＳは、基本的なウイン
ドウのオープン／クローズの制御の他に、このウインド
ウ同士の重なり表示の制御を行なっている。

【０００５】マルチ・ウインドウ・システムが登載され
ているパーソナル・コンピュータやワーク・ステーショ
ンの殆どは、ひとつのビット・マップ形式の出力画像メ
モリに画素データを格納し、この画素データについて画
像表示装置への画面表示を行なっており、そのため前述
の隠されている部分の排他表示制御は、マルチ・ウイン
ドウ・システムのＯＳがすべて行なっているのが一般的
である。

【０００６】また近年マルチメディア情報の代表とし
て、動画像を扱うパーソナル・コンピュータやマルチメ
ディア端末と称されるシステムが現われてきている。そ
してマルチ・ウインドウ・システムを登載しているこれ
らのマシン（画像処理装置）で、あるひとつのウインド
ウに動画像をオーバーレイ表示するための種々の方法が
考えられているが、その殆どは、あらかじめ動画像をオ
ーバーレイ表示させるための特別な画素データ・パター
ンが決められており、その画素データ・パターンでオー
バーレイ表示させたいウインドウ内部を塗りつぶすこと
によっておこなうものである。

【０００７】さらにテレビ（ＴＶ）電話のアプリケーシ
ョンを登載するマルチメディア端末などのように、自分
の動画像（自画像）と回線から送られてきた交信相手の
動画像（相手画像）の２つの動画像ソースを扱う場合は
マルチ・ウインドウ・システムにおいて複数の動画像を
ウインドウ表示する必要が出てきた。

【０００８】

【発明が解決しようとする課題】前述のように、ウイン
ドウ同士の重なり表示の制御をすべてＯＳが担う場合
や、ウインドウ内部を特定の画素データ・パターンで塗
りつぶすことにより動画を出力画像にオーバーレイ表示
をさせる場合に、メモリへの高速な画像展開、特にウイ
ンドウへの複数の動画像のオーバーレイ表示を行なう必
要がある場合ＯＳ、すなわち、プログラム命令でメモリ
への画像データの読み書き、画像表示装置への画素デー
タの転送処理を実行すると、ＯＳへの負担が大きくな
り、表示速度の点で満足が得られないと言う欠点があっ
た。

【０００９】そこで、本発明の目的は、上述の点に鑑み
て、ウインドウ表示に対応させて動画像信号を迅速に選
択することの可能な画像処理システムを提供することに
ある。

【００１０】

【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は、第１画素データの示す動
画像を第２画素データの示す画像にオーバーレイ表示さ
せるか否かを表示画素位置毎のビット情報の形態で指示
する第１指示手段と、該指示手段の指示に対応させて、
表示に用いる第３画素データを前記第１画素データおよ
び前記第２画素データから選択する第１選択手段とを具
えたことを特徴とする。

【００１１】請求項２の発明は、第１画素データの示す
動画像を第２画素データの示す画像にオーバーレイ表示
させるか否かを表示画素位置毎のビット情報の形態で指
示する第１指示手段と、該指示手段の指示に対応させ
て、表示に用いる第３画素データを前記第１画素データ
および前記第２画素データから選択する第１選択手段
と、複数の動画像信号源から入力した複数種の第４画素
データの中のいずれかの画素データを切換え的に指示す
る第２指示手段と、該第２指示手段により指示された画
素データを前記複数の動画像信号源から入力した複数種
の第４画素データの中から選択し、当該選択した画素デ
ータを前記第１画素データとして前記第１選択手段に出
力する第２選択手段とを具えたことを特徴とする。

【００１２】請求項３の発明は、第１画素データの示す
動画像を第２画素データの示す画像にオーバーレイ表示
させるか否かを表示画素位置毎のビット情報の形態で指
示する第１指示手段と、該指示手段の指示に対応させ
て、表示に用いる第３画素データを前記第１画素データ
および前記第２画素データから選択する第１選択手段
と、複数の動画像信号源から入力した複数種の第４画素
データの中のいずれかの画素データを前記第１画素デー
タに対するバックグラウンド画像として指示する第３指
示手段と、該第３指示手段により指示された画素データ
を前記複数の動画像信号源から入力した複数種の第４画
素データの中から選択する第３選択手段と、当該選択し
た画素データを前記第２選択手段により選択された画素
データと、予め定められた混合比で混合した後、当該混
合した画素データを前記第１画素データとして前記第１
選択手段に出力する第３選択手段とを具えたことを特徴
とする。

【００１３】請求項４の発明は、請求項３の発明に加え
て、前記混合比を前記画像処理手段に指示する第４指示
手段をさらに具えたことを特徴とする。

【００１４】

【作用】請求項１の発明は、動画像に関する第１画素デ
ータをオーバーレイ表示するか否かを表示画素位置毎の
ビット情報で指示するようにしたので、このビット情報
に基きシリアル的に転送される第１画素データとをたと
えばゲート回路やマルチプレクサなどの選択手段により
信号選択できる。また、信号選択のためにメモリ等に一
時記憶しておく必要がないので、中央演算処理装置を用
いることなく動画像信号（第１画素データ）の選択処理
を迅速に行なうことができる。

【００１５】請求項２の発明は、複数の動画像信号（第
４画素データ）を切換的に第２選択手段により選択し、
上記第１選択手段により供給することで複数のウインド
ウ領域に異なる動画像を表示させることができる。

【００１６】請求項３の発明は、オーバーレイ表示上の
バックグラウンド画像に対の上記動画像信号を混合する
ことで多種多様な表示が可能となる。

【００１７】請求項４の発明は、混合比を指定すること
で混合比の異なる画像を表示できる。

【００１８】

【実施例】以下、図面を参照して本発明実施例を詳細に
説明する。

【００１９】図１は本発明実施例の回路構成を示す。

【００２０】図１において、１は中央演算処理装置（Ｃ
ＰＵ）であり、図１９に示す制御手順等を記憶するメモ
リを有し、制御手順に従って本システム全体の制御を司
どる。本実施例では、外部アドレス・バスおよび外部デ
ータ・バスがいずれも３２ビット幅であるＣＰＵを想定
している。２はＣＰＵアドレス・バスであり、３２ビッ
トのバス幅である。３はＣＰＵデータ・バスであり、３
２ビットのバス幅である。

【００２１】４はＣＰＵ制御バスであり、ＣＰＵ１によ
るバス・アクセスの開始あるいは終了を示す信号、読み
出し／書き込みを識別する信号等の、種々の信号で構成
されている。５は入力動画像信号で、ビデオ・カメラや
動画像圧縮／伸張デコーダからのビデオ信号が載ってお
り、具体的には入力動画像の赤、緑、青の各色素成分を
表わすアナログ信号、および同期信号で構成されてい
る。

【００２２】６は入力動画像信号処理部であり、アナロ
グ／ディジタル（Ａ／Ｄ）コンバータ、ロウ・パス・フ
ィルタ、入力画像メモリ、入力画像メモリ制御部、画像
拡大／縮小変換部等で構成され、上記入力動画像信号５
によって送られてきた入力動画像をディジタル・データ
として入力画像メモリに取り込む。また、ＣＰＵ１から
の指示により、フレーム毎に入力動画像の任意の切り出
し範囲に対して任意の拡大／縮小率で入力動画像を画素
密度変換し、必要な画素数の画像データを生成する。こ
うして生成された入力動画像の画素データを、後述する
表示装置同期化部２２から出力される表示装置同期信号
２４に応じて順番に連続的に排出する機能を有してい
る。

【００２３】７は入力動画像画素データ信号であり、入
力動画像信号処理部６から連続的に排出される２４ビッ
ト幅の画素データが載っている。本実施例においては、
入力動画像信号源が２つあるので、入力動画像信号５、
入力動画像信号処理部６および入力動画像画素データ信
号７はそれぞれ２組設けてある。以降この２つの入力動
画像信号５をそれぞれ５ａ，５ｂとし、これらに対応す
る前記入力動画像信号処理部６を６ａ，６ｂ、さらに対
応する入力動画像画素データ信号７を７ａ，７ｂと表わ
すことにする。また、便宜的に入力動画像処理部６ａか
ら生成される入力動画像を入力動画像ａ、入力動画像処
理部６ｂから生成される入力動画像を入力動画像ｂと表
わすことにする。

【００２４】８は出力画像メモリであり、画像表示装置
に対する出力画像の編集を行なうためのビット・マップ
・メモリである。この出力画像メモリ８は、出力装置上
の出力画像を構成する画素数に相当するワード数を持
ち、ひとつひとつの画素に対応する出力画像メモリ８上
のひとつのワードには、表示装置の画面上に展開される
画素の色を表現するための画素データと、動画像をオー
バーレイ表示する際に使用する修飾レジスタを選択する
データの２種類のデータが格納されている。

【００２５】本実施例では画素データを２４ビット
（赤、緑、青の各色素成分それぞれ８ビット）で表現し
ており、またオーバーレイ表示の修飾レジスタの選択デ
ータとして４ビットを割り当てているので、この出力画
像メモリ８は計２８ビットのワード幅を有している。但
し、画素データを格納する２４ビット幅の部分と、修飾
レジスタの選択データを格納する４ビットの部分とは、
物理的にメモリ素子としては分かれている。従ってこの
２つのデータをそれぞれ別個にアクセスすることも、２
つのデータを同時にアクセスすることも可能である。

【００２６】尚、この出力画像メモリ８は、ビデオ・フ
レーム・メモリとして一般的に用いられているデュアル
・ポート（ランダム・ポート＋シリアル・ポート）のダ
イナミックランダムアクセスメモリ（ＤＲＡＭ）で構成
されている。ランダム・ポート側はＣＰＵデータ・バス
３に接続されていて、ＣＰＵ１による出力画面上の任意
の画素位置への、画素データおよびオーバーレイ表示修
飾レジスタ選択データのランダムな書き込み／読み出し
を可能にしている。一方のシリアル・ポート側は後述す
るオーバーレイ処理部２０に接続され、表示装置への連
続的で規則的な画素データおよびオーバーレイ表示修飾
レジスタ選択データの高速排出を可能にしている。

【００２７】９は出力画像画素データ信号であり、出力
画像メモリ８のシリアル・ポートから順番に連続的に排
出される２４ビット幅の画素データが載っている。

【００２８】１０はオーバーレイ表示修飾レジスタ選択
データ信号であり、出力画像メモリ８のシリアル・ポー
トから順番に連続的に排出される４ビット幅のオーバー
レイ表示の修飾レジスタの選択データが載っている。こ
のデータ信号１０上のデータと、出力画像画素データ信
号９上の画素データは、お互いに同期されており、それ
ぞれ画素位置に対応させている。

【００２９】１１はオーバーレイ表示指示情報メモリで
あり、出力画像メモリ制御部１３と共に第１の発明の第
１指示手段として動作する。このメモリは画像表示装置
に対する出力画像に、入力動画像の画素データをオーバ
ーレイ表示させることを、後述するオーバーレイ処理部
２０へ指示するための情報を格納するメモリである。こ
のオーバーレイ表示指示情報メモリ１１は、出力装置上
の出力画像を構成する画素数に相当するビット数の総容
量を持ち、ワード幅は前記ＣＰＵデータ・バス３に合わ
せて３２ビットで構成されている。

【００３０】このオーバーレイ表示指示情報メモリ１１
上の任意の１ビットは出力画像を構成する１画素にそれ
ぞれ対応しており、このビットが‘１’の場合には対応
する画素に対して、２つの入力動画像信号処理部６ａあ
るいは６ｂから排出される画素データをオーバーレイ表
示することを、オーバーレイ処理部２０へ指示している
ことになる。このオーバーレイ表示指示情報メモリ１１
は比較的アクセス速度の速いスタティックＲＡＭ（ＳＲ
ＡＭ）等で構成されている。ＣＰＵ１は１回のアクセス
で、該メモリ１１上の３２ビットの情報を書き込み／読
み出しすることが可能である。

【００３１】従ってＣＰＵ１は１回のアクセスで、出力
画像を構成する連続する３２個の画素に対して、オーバ
ーレイ表示を行なう／行なわないの指示ができる。また
このオーバーレイ表示指示情報メモリ１１の内容は、後
述する出力画像メモリ制御部１３によって１ワード（３
２ビット）単位に周期的に読み出される。

【００３２】１２はオーバーレイ表示修飾制御情報メモ
リであり、画像表示装置に対する出力画像に入力動画像
の画素データをオーバーレイ表示させる際に使用する修
飾レジスタ選択データに対する扱いを後述するオーバー
レイ処理部２０へ指示するための情報を格納するメモリ
である。このオーバーレイ表示修飾制御情報メモリ１２
は、オーバーレイ表示指示情報メモリ１１と同様に、出
力装置上の出力画像を構成する画素数に相当するビット
数の総容量を持ち、ワード幅は前記ＣＰＵデータ・バス
３に合わせて３２ビットで構成されている。

【００３３】このオーバーレイ表示修飾制御情報メモリ
１２上の任意の１ビットは出力画像を構成する１画素に
それぞれ対応しており、このビットが‘１’の場合には
対応する画素に対して、２つの入力動画像信号処理部６
ａあるいは６ｂから排出される画素データをオーバーレ
イ表示する際に使用する修飾レジスタ選択データとし
て、ひとつ前の画素に使用した修飾レジスタ選択データ
を引き続き用いることを、オーバーレイ処理部２０へ指
示していることになる。このオーバーレイ表示修飾制御
情報メモリ１２も前記オーバーレイ表示指示情報メモリ
１１と同様に、比較的アクセス速度の速いＳＲＡＭ等で
構成されている。ＣＰＵ１は１回のアクセスで、このメ
モリ１２上の３２ビットの情報を書き込み／読み出しす
ることが可能である。従ってＣＰＵ１は１回のアクセス
で、出力画像を構成する連続する３２個の画素に対し
て、オーバーレイ表示の際の修飾レジスタ選択データの
扱いの指示ができる。またこのオーバーレイ表示修飾制
御情報メモリ１２の内容は、後述する出力画像メモリ制
御部１３によって１ワード（３２ビット）単位に周期的
に読み出される。

【００３４】１３は出力画像メモリ制御部であり、ＣＰ
Ｕ１からの指示を受けて出力画像メモリ８のランダム・
ポートから画素データ書き込み／読み出し制御を行な
い、また、オーバーレイ表示修飾レジスタ選択データの
書き込み／読み出し制御をも行なう。さらに後述する表
示装置同期信号２４に同期した出力画像メモリ８のシリ
アル・ポートから連続的な画素データおよびオーバーレ
イ表示修飾レジスタ選択データを排出させる。さらに出
力画像メモリ制御部１３はオーバーレイ表示指示情報メ
モリ１１およびオーバーレイ表示修飾制御情報メモリ１
２から、周期的にデータを読出す。そして読み出したこ
れらのオーバーレイ表示指示情報および修飾制御情報
を、上記画素データおよびオーバーレイ表示修飾レジス
タ選択データに同期させて連続的に排出する。

【００３５】出力画像メモリ８のランダム・ポートから
の、画素データおよびオーバーレイ表示修飾レジスタ選
択データの書き込み／読み出し制御においては、画素デ
ータと修飾レジスタ選択データの、２つのデータをそれ
ぞれ別個にアクセスすること、２つのデータを同時にア
クセスすることの選択を、ＣＰＵ１がアクセス時に排出
したアドレス情報から判断して行なう機能をも出力画像
メモリ制御部１３は有する。さらにＣＰＵ１がオーバー
レイ表示指示情報メモリ１１またはオーバーレイ表示修
飾制御情報メモリ１２をアクセスする場合に、出力画像
メモリ制御部１３は後述するオーバーレイ表示情報メモ
リ・データ・バス１７と、ＣＰＵデータ・バス３とを接
続する機能をも有する。

【００３６】１４は出力画像メモリ制御信号であり、出
力画像メモリ８に対するアドレス・ストローブ信号、書
き込み／読み出しストローブ信号等で構成されている。
この制御信号１４上の信号はすべて前記出力画像メモリ
制御部１３が生成する。１５はオーバーレイ表示指示情
報メモリ制御信号であり、オーバーレイ表示指示情報メ
モリ１１に対するチップ・イネーブル信号、書き込み／
読み出しストローブ信号等で構成されている。この制御
信号１５上の信号もすべて出力画像メモリ制御部１３が
生成する。

【００３７】１６はオーバーレイ表示修飾制御情報メモ
リ制御信号であり、オーバーレイ表示修飾制御情報メモ
リ１２に対するチップ・イネーブル信号、書き込み／読
み出しストローブ信号等で構成されている。この制御信
号１６上の信号もすべて出力画像メモリ制御部１３が生
成する。

【００３８】１７はオーバーレイ表示情報メモリ・デー
タ・バスであり、ＣＰＵデータ・バス３とは分離されて
いる。ＣＰＵ１がオーバーレイ表示指示情報メモリ１１
あるいはオーバーレイ表示修飾制御情報メモリ１２に対
するアクセスを行なう際には、出力画像メモリ制御部１
３によってＣＰＵデータ・バス３に接続される。

【００３９】１８はオーバーレイ表示指示信号であり、
出力画像メモリ制御部１３によって出力画像メモリ８の
画素データと同期化されて排出されるオーバーレイ表示
指示情報が載っている。

【００４０】１９はオーバーレイ表示修飾制御信号であ
り、出力画像メモリ制御部１３によって、出力画像メモ
リ８の画素データと同期化されて排出されるオーバーレ
イ表示修飾制御情報が載っている。

【００４１】２０はオーバーレイ処理部であり、出力画
像画素データ信号９上に排出された画素データに、指示
に応じて２系統ある入力動画像の画素データをオーバー
レイする機能を有する。またオーバーレイする際の画素
データに対する修飾情報を格納する複数のレジスタを有
し、選択されたレジスタの情報をもとに画素データを修
飾処理する機能をも有する。オーバーレイ処理部２０は
具体的には複数のレジスタから構成されるレジスタ・フ
ァイル、マルチプレクサ、ディジタル演算器等で構成さ
れる。

【００４２】２１はオーバーレイ表示画像画素データ信
号であり、オーバーレイ処理部２０によって、１画素毎
に生成された２４ビット幅の出力画像の画素データが載
っている。

【００４３】２２は表示装置同期化部であり、オーバー
レイ処理後に最終的に生成された出力画像の画素データ
に、ＣＲＴモニタ等の画像表示装置への同期信号を重畳
する機能を有する。具体的にはＤ／Ａコンバータ、同期
信号発生回路等で構成される。

【００４４】２３は出力画像信号であり、表示装置同期
化部２２から出力されるビデオ信号が載っており、具体
的には出力画像の赤、緑、青の各色素成分を表わすアナ
ログ信号、および同期信号で構成されており、ＣＲＴモ
ニタ等の画像表示装置に接続される。

【００４５】２４は表示装置同期信号であり、表示装置
同期化部２２から出力され、垂直同期信号、水平同期信
号、ライン番号データ信号、ブランキング信号、ドット
・クロック信号等の信号で構成される。入力動画像信号
処理部６ａおよび６ｂ、そして出力画像メモリ制御部１
３はこの表示装置同期信号２４に基づいて、順番に連続
的にそれぞれの画素データやオーバーレイ表示の制御デ
ータの排出制御を行なう。

【００４６】図２はオーバーレイ処理部２０の回路構成
を示す。

【００４７】この図において、２５はレジスタ・ファイ
ルであり、１６ワードの容量でそれぞれのワードは７ビ
ットで構成されている。このレジスタにはオーバーレイ
表示の際に用いられる修飾情報がＣＰＵ１によって設定
され、格納されている。このレジスタの内容は、オーバ
ーレイ表示指示信号１８に応じて有効化され、また有効
化された場合、１６個のレジスタのうち特定のレジスタ
が、オーバーレイ表示修飾レジスタ選択データ信号１０
上の選択データに応じて選択される。

【００４８】またこうして選択されたレジスタは、オー
バーレイ表示修飾制御信号１９に応じてラッチされ、ラ
ッチされた場合は、前画素データの処理の際に選択され
たレジスタが、次の画素データの処理の際にも引き続い
て有効となる。この場合次の画素データに付加されて送
られてくるオーバーレイ表示修飾レジスタ選択データ
は、何ら用いられないで無視される。

【００４９】２６はオーバーレイ表示マスタ画像選択信
号であり、レジスタ・ファイル２５から出力される信号
である。この信号の状態に応じて、オーバーレイ表示の
マスタ画像となる入力動画像が、マルチプレクサ２９に
より２つの入力動画像の中から選択される。このときの
レジスタ・ファイル２５が第２の発明の第２指示手段と
して動作し、マルチプレクサ２９が第２選択手段として
動作する。

【００５０】２７はオーバーレイ表示バック・グラウン
ド画像選択信号であり、レジスタ・ファイル２５から出
力される信号である。この信号の状態に応じて、オーバ
ーレイ表示のバック・グラウンド画像が、マルチプレク
サ３１により複数の画像の中から選択される。このとき
のレジスタ・ファイル２５が第３の発明の第３指示手段
として動作し、マルチプレクサ３１が本発明の第３選択
手段として動作する。

【００５１】２８はバック・グラウンド混合比情報信号
であり、レジスタ・ファイル２５から出力される信号で
ある。この信号上の４ビットで構成されるバック・グラ
ウンド混合比情報に応じて、オーバーレイ表示の際にマ
スタ画像とバック・グラウンド画像とが混合される。

【００５２】２９はマルチプレクサで、オーバーレイ表
示修飾制御情報によりオーバーレイ表示マスタ画像選択
信号２６の状態がレジスタ・ファイル２５において決定
される。このオーバーレイ表示マスタ画像選択信号２６
の状態に応じて、入力動画像画素データ信号７ａ上の画
素データと同７ｂ上の画素データのうちのいずれかが選
択される。３０はオーバーレイ表示マスタ画像画素デー
タ信号であり、マルチプレクサ２９によって選択された
オーバーレイ表示マスタ画像の２４ビット幅の画素デー
タが載っている。

【００５３】３１はマルチプレクサで、オーバーレイ表
示バック・グラウンド画像選択信号２７の状態に応じ
て、無色（黒色）画像、出力画像画素データ信号９上の
画素データ、入力動画像画素データ信号７ａ上の画素デ
ータ、そして入力動画像画素データ信号７ｂ上の画素デ
ータのうちのいずれかが選択される。

【００５４】３２はオーバーレイ表示バック・グラウン
ド画像画素データ信号であり、マルチプレクサ３１によ
って選択されたオーバーレイ表示バック・グラウンド画
像の２４ビット幅の画素データが載っている。３３は演
算器であり、オーバーレイ表示バック・グラウンド混合
比情報信号２８上の混合比情報に応じて、オーバーレイ
表示マスタ画像画素データ信号３０上の画素データに、
計数を乗ずる演算を行なう。混合比情報をｍとすると、
この演算器３３では計数（１６−ｍ）／１６を乗ずる演
算を該画素データに行なう。

【００５５】３４はオーバーレイ表示マスタ混合画像画
素データ信号であり、前記演算器３３によって計数を乗
ぜられたオーバーレイ表示マスタ画像の２４ビット幅の
画素データが載っている。３５は演算器であり、オーバ
ーレイ表示バック・グラウンド混合比情報信号２８上の
混合比情報に応じて、オーバーレイ表示バック・グラウ
ンド画像画素データ信号３２上の画素データに、計数を
乗ずる演算を行なう。混合比情報をｍとすると、この演
算器３５では計数ｍ／１６を乗ずる演算を該画素データ
に行なう。演算器３３〜３５が第３の発明の画像処理手
段を構成し、混合比情報信号２８を発生するレジスタ・
ファイル２５が第４の発明の第４指示手段として動作す
る。

【００５６】３６はオーバーレイ表示バック・グラウン
ド混合画像画素データ信号であり、演算器３５によって
計数を乗ぜられたオーバーレイ表示バック・グラウンド
画像の２４ビット幅の画素データが載っている。３７は
加算器であり、オーバーレイ表示マスタ混合画像画素デ
ータ信号３４上の画素データと、オーバーレイ表示バッ
ク・グラウンド混合画像画素データ信号３６上の画素デ
ータとを加算する。

【００５７】３８はオーバーレイ表示混合画像画素デー
タ信号であり、加算器３７によって加算演算されたオー
バーレイ表示混合画像の２４ビット幅の画素データが載
っている。３９はマルチプレクサであり、本発明の第１
選択手段として動作する。マルチプレクサ３９はオーバ
ーレイ表示指示信号１８の状態に応じて、オーバーレイ
表示混合画像画素データ信号３８上の画素データと、出
力画像画素データ信号９上の画素データのいずれかを選
択する。このマルチプレクサ３９によって選択された２
４ビット幅の画素データは、オーバーレイ表示画像画素
データ信号２１上に載って、表示装置同期化部２２に送
出される。

【００５８】図３は入力動画像画素データ信号７ａ，７
ｂおよび出力画像画素データ信号９上に載っている画素
データのビット・フォーマットを表わす。

【００５９】各々の画素の色を表現するための画素デー
タは２４ビットのデータで構成され、その２４ビットの
データは、それぞれ８ビットで表わされる各色素成分
（赤、緑、青）の諧調データで構成されている。

【００６０】図４はＣＰＵ１が前記出力画像メモリ８に
対して、画素データのみの書き込み／読み出しを行なう
際の、ＣＰＵデータ・バス３上のデータのビット・フォ
ーマットを表す。

【００６１】下位２４ビットに、前記出力画像メモリ８
に格納すべき／格納されている画素データが配置されて
いる。この画素データのビット・フォーマットは、図３
で示したものと同一である。また上位８ビットのデータ
は無効データである。

【００６２】図５はＣＰＵ１が出力画像メモリ８に対し
て、オーバーレイ表示修飾レジスタ選択情報のみの書き
込み／読み出しを行なう際の、ＣＰＵデータ・バス３上
のデータのビット・フォーマットを表わした図である。

【００６３】ビット２７〜２４の４ビットに、出力画像
メモリ８に格納すべき、格納されているオーバーレイ表
示修飾レジスタ選択データが配置されている。この４ビ
ットで、レジスタ・ファイル２５を構成する１６個のオ
ーバーレイ表示修飾レジスタのいずれかが選択される。
またビット３１〜２８の４ビットと下位２４ビットのデ
ータは無効データである。

【００６４】図６はＣＰＵ１が前記出力画像メモリ８に
対して、画素データおよびオーバーレイ表示修飾レジス
タ選択データを同時に書き込み／読み出しを行なう際
の、ＣＰＵデータ・バス３上のデータのビット・フォー
マットを表わした図である。

【００６５】下位２４ビットには、出力画像メモリ８に
格納すべき／格納されている画素データが配置されてい
る。この画素データのビット・フォーマットは、図３で
示したものと同一である。またビット２７〜２４の４ビ
ットには、出力画像メモリ８に格納すべき／格納されて
いるオーバーレイ表示修飾レジスタ選択データが配置さ
れている。このオーバーレイ表示修飾レジスタ選択デー
タのビット・フォーマットは、図５で示したものと同一
である。また上位４ビットのデータは無効データであ
る。

【００６６】図７はＣＰＵ１が前記出力画像メモリ８に
対して、画素データあるいはオーバーレイ表示修飾レジ
スタ選択データを、個別に／両方同時に書き込み／読み
出しを行なう際の、ＣＰＵアドレス・バス２上のアドレ
スのビット・フォーマットを表わした図である。

【００６７】ビット１９〜１０の１０ビットには、出力
画像を構成する水平方向のライン（ラスタ）の番号が配
置され、ビット９〜０の１０ビットには、その水平方向
の１ラインを構成する画素の番号が配置されている。ビ
ット２１〜２０には、出力画像メモリ８に対するアクセ
スの対象を識別するための、２ビットでエンコードされ
た識別子が配置されている。

【００６８】図８はＣＰＵ１がオーバーレイ表示指示情
報メモリ１１に対して、オーバーレイ表示指示情報を書
き込み／読み出しを行なう際の、ＣＰＵデータ・バス３
上のデータのビット・フォーマットを表わした図であ
る。

【００６９】各ビットそれぞれが、出力画像を構成する
水平方向に連続した３２個の画素に対応しており、該ビ
ットが‘１’の場合には、対応する画素に対して、２つ
の入力動画像信号処理部６ａあるいは６ｂから排出され
る画素データを、オーバーレイ表示することを表わし、
該ビットが‘０’の場合には、対応する画素に対して、
オーバーレイ表示をせずに、出力画像メモリ８上の画素
データをそのまま表示装置に送出することを表わしてい
る。

【００７０】図９はＣＰＵ１がオーバーレイ表示修飾制
御情報メモリ１２に対して、オーバーレイ表示修飾制御
情報を書き込み／読み出しを行なう際の、ＣＰＵデータ
・バス３上のデータのビット・フォーマットを表わした
図である。

【００７１】各ビットそれぞれが、出力画像を構成する
水平方向に連続した３２個の画素に対応しており、この
ビットが‘１’の場合には、対応する画素に対して、２
つの入力動画像信号処理部６ａあるいは６ｂから排出さ
れる画素データを、オーバーレイ表示する際に使用する
修飾レジスタ選択データとして、ひとつ前の画素に使用
した修飾レジスタ選択データを引き続き用いることを表
わす。このビットが‘０’の場合には、対応する画素に
対して、修飾レジスタ選択データとして、現画素データ
に付加されている修飾レジスタ選択データを用いること
を表わしている。

【００７２】図１０は出力画像と、オーバーレイ表示指
示情報メモリ１１およびオーバーレイ表示修飾制御情報
メモリ１２のワード配置との対応付けを表わした図であ
る。

【００７３】本実施例における出力画像は、１０２４個
の画素で構成されている７６８本の水平方向のライン
（ラスタ）で構成されている。メモリ１１および前記メ
モリ１２上の１ワードはそれぞれ、１つのラインを構成
する画素を、左端から３２個づつ区切った画素のあつま
りに対応している。目的とする画素の座標を（ｊ，ｋ）
とすると（ｊ：ライン番号、ｋ：１ライン上での画素番
号）、この画素に対応するメモリ１１およびメモリ１２
上のワードの相対アドレスは、３２×ｊ＋〔ｋ／３２〕
で得られる。記号〔〕は数値の整数部のみを有効とする
ガウス記号である。そして目的の画素（ｊ，ｋ）に対応
するワードｊ×３２＋〔ｋ／３２〕上のビット番号はｋ
ｍｏｄ３２のコマンドで得られる。

【００７４】図１１はＣＰＵ１がオーバーレイ表示指示
情報メモリ１１あるいはオーバーレイ修飾制御情報メモ
リ１２に対して、それぞれの情報を書き込み／読み出し
を行なう際の、ＣＰＵアドレス・バス２上のアドレスの
ビット・フォーマットを表わした図である。

【００７５】ビット１４〜５の１０ビットには、出力画
像を構成する水平方向のライン（ラスタ）の番号が配置
され、ビット４〜０の５ビットには、その水平方向の１
ラインを構成する画素の番号を３２で除算した商の整数
部が配置されている（画素番号をｋとすると、〔ｋ／３
２〕が配置されている）。ビット２１には、メモリ１１
に対するアクセスなのか、メモリ１２に対するアクセス
なのかを識別する識別子が配置されている。

【００７６】図１２はＣＰＵ１がレジスタ・ファイル２
５に対して、オーバーレイ表示修飾データを書き込み／
読み出しを行なう際の、ＣＰＵデータ・バス３上のデー
タのビット・フォーマットを表わした図である。

【００７７】ビット６には、オーバーレイ表示マスタ画
像選択情報が配置され、このビットが‘０’の場合は、
オーバーレイ表示のマスタ画像として、入力動画像画素
データ信号７ａが選択され、このビットが‘１’の場合
は、入力動画像画素データ信号７ｂが選択される。

【００７８】ビット５〜４の２ビットには、オーバーレ
イ表示バック・グラウンド画像選択情報が配置され、こ
のビットの組合せにより、オーバーレイ表示のバック・
グラウンド画像として、無色（黒色）画像、出力画像画
素データ信号９上の画素データ、入力動画像画素データ
信号７ａ上の画素データ、そして入力動画像画素データ
信号７ｂ上の画素データのいずれかが選択される。ビッ
ト３〜０の４ビットには、バック・グラウンド混合比情
報が配置され、この４ビットの内容に応じて、オーバー
レイ表示の際にマスタ画像とバック・グラウンド画像と
が混合される。その他のビットは無効データである。

【００７９】図１３は本発明実施例における画像処理シ
ステムにおける画像表示装置の画面上の、ウインドウ表
示を示す。

【００８０】図中、表示領域ｒ１およびｒ１′の部分
は、ウインドウＷ１を構成しており、入力動画像信号処
理部６ａから生成された入力動画像ａが表示されてい
る。一方、表示領域ｒ２の部分は、ウインドウＷ２を構
成しており、入力動画像信号処理部６ｂから生成された
入力動画像ｂが表示されている。表示領域ｒ３の部分
は、ウインドウＷ３を構成しており、ここには、ＣＰＵ
１によって出力画像メモリ８に書き込まれたグラフィッ
ク画像＃１が表示されている。

【００８１】これら表示領域ｒ１，ｒ１′，ｒ２，ｒ３
以外の残りの領域である領域ｒ０は、背景画面であり、
領域ｒ３と同様に、ＣＰＵ１によって出力画像メモリ８
に書き込まれた背景パターンの画像が表示されている。
この表示例では、動画像をオーバーレイ表示しているウ
インドウＷ１とウインドウＷ２は、その表示領域がすべ
て見えるようになっている。一方ウインドウＷ３は、そ
の表示領域の一部がウインドウＷ１によって隠されてい
る。図中表示領域ｒ１′の部分は、このウインドウＷ１
のなかで、ウインドウＷ３に重なっている部分である。

【００８２】図１４は、図１３に示したウインドウ表示
例における５つの表示領域ｒ１，ｒ１′，ｒ２，ｒ３，
ｒ０それぞれに対応する出力画像メモリ８、オーバーレ
イ表示指示情報メモリ１１、そしてオーバーレイ表示修
飾制御情報メモリ１２の内容、さらにレジスタ・ファイ
ル２５のなかのレジスタ＃０と＃１の内容を表わした図
である。

【００８３】図の中に示されるレジスタ＃０は、オーバ
ーレイ表示のマスタ画像として入力動画像ａを選択し、
表示装置に対して、この入力動画像ａの画素データのみ
を表示するように設定されている。一方レジスタ＃１
は、マスタ画像として入力動画像ｂを選択し、表示装置
に対して、この入力動画像ｂの画素データのみを表示す
るように設定されている。表示領域ｒ１，ｒ１′および
ｒ２は、入力動画像のオーバーレイ表示を行なう領域な
ので、これらの部分を構成する画素に対応するオーバー
レイ表示指示情報メモリ１１上の各ビットは、オーバー
レイ表示を行なうべく、すべて‘１’になっている。

【００８４】逆に表示領域ｒ３およびｒ０はオーバーレ
イ表示には無関係な領域なので、これらの部分を構成す
る画素に対応する前記オーバーレイ表示指示情報メモリ
１１上の各ビットは、すべて‘０’になっている。この
ビットが‘０’である部分は、出力画像メモリ８の画素
データ部分（下位２４ビットの部分）が扱われるだけ
で、その他の同メモリ８のオーバーレイ表示修飾レジス
タ選択データ部分（ビット２７〜２４）や、オーバーレ
イ表示修飾制御情報メモリ１２の対応する各ビットの内
容は、何ら表示動作に影響を与えない。

【００８５】表示領域ｒ１およびｒ１′は、入力動画像
画素データ信号７ａの画素データをオーバーレイ表示す
る部分である。従ってこの領域ｒ１およびｒ１′を構成
する画素のうち、各水平方向のラインの、それぞれ左端
の画素に対応する出力画像メモリ８上のワードのオーバ
ーレイ表示修飾レジスタ選択データ部分（ビット２７〜
２４）には、オーバーレイ修飾レジスタ＃０を選択すべ
く、‘００００’が格納されている。左端の画素以外に
ついては、このビット２７〜２４の内容は特に規定され
ない。また表示領域ｒ１およびｒ１′を構成するすべて
の画素に対応する、出力画像メモリ８上のワードの画素
データ部分（下位２４ビット）の内容は、何ら表示動作
に影響を与えない。

【００８６】さらに、この表示領域ｒ１およびｒ１′を
構成する画素のうち、各水平方向のラインの、それぞれ
左端の画素に対応する前記オーバーレイ表示修飾制御情
報メモリ１２上の各ビットは、このビットに対応する出
力画像メモリ８上に設定した４ビットのオーバーレイ表
示修飾レジスタ選択データを有効にすべく、すべて
‘０’になっている。一方、同領域ｒ１およびｒ１′を
構成する画素のうち、各水平方向のラインの、それぞれ
左端の画素を除く残りの部分に対応する同メモリ１２上
の各ビットは、その表示領域の左端の画素で設定したオ
ーバーレイ表示修飾レジスタ選択データを同様に利用す
べく、すべて‘１’になっている。

【００８７】表示領域ｒ２は、入力動画像画素データ信
号７ｂの画素データをオーバーレイ表示する部分であ
る。従ってこの領域ｂを構成する画素のうち、各水平方
向のラインの、それぞれ左端の画素に対応する出力画像
メモリ８上のワードのオーバーレイ表示修飾レジスタ選
択データ部分（ビット２７〜２４）には、オーバーレイ
修飾レジスタ＃１を選択すべく、‘０００１’が格納さ
れている。

【００８８】左端の画素以外については、これらビット
２７〜２４の内容は特に規定されない。また表示領域ｒ
２を構成するすべての画素に対応する、出力画像メモリ
８上のワードの画素データ部分（下位２４ビット）の内
容は、何ら表示動作に影響を与えない。さらにこの表示
領域ｒ２を構成する画素のうち、各水平方向のライン
の、それぞれ左端の画像に対応するオーバーレイ表示修
飾制御情報メモリ１２上の各ビットは、このビットに対
応する出力画像メモリ８上に設定した４ビットのオーバ
ーレイ表示修飾レジスタ選択データを有効にすべく、す
べて‘０’になっている。

【００８９】一方同領域ｒ２を構成する画素のうち、各
水平方向のラインの、それぞれ左端の画素を除く残りの
部分に対応する同メモリ１２上の各ビットは、その表示
領域の左端の画素で設定したオーバーレイ表示修飾レジ
スタ選択データを引き続いて利用すべく、すべて‘１’
になっている。

【００９０】入力動画像のオーバーレイ表示を行なって
いる表示領域ｒ１，ｒ１′およびｒ２を構成するすべて
の画素に対応する、出力画像メモリ８上のワードの画素
データ部分（下位２４ビット）の内容は、何ら表示動作
に影響を与えないが、ＣＰＵ１によってグラフィック・
データを書き込むことは許されている。

【００９１】図１５は本発明実施例における画像処理シ
ステムの画像表示装置の画面上の、ウインドウ表示の別
の例を表わした図である。

【００９２】図中、表示領域ｒ１およびｒ１′の部分
は、ウインドウＷ１を構成しており、ＣＰＵ１によって
出力画像メモリ８に書き込まれたグラフィック画像＃２
が表示されている。表示領域ｒ２の部分はウインドウＷ
２を構成しており、入力動画像信号処理部６ａから生成
された入力動画像ａが表示されている。表示領域ｒ３の
部分はウインドウＷ３を構成しており、ここにもＣＰＵ
１によって出力画像メモリ８に書き込まれたグラフィッ
ク画像＃１が表示されている。これら表示領域ｒ１，ｒ
１′ｒ２，ｒ３以外の残りの領域である領域ｒ０は、背
景画面であり、領域ｒ１，ｒ１′，ｒ３と同様に、ＣＰ
Ｕ１によって出力画像メモリ８に書き込まれた背景パタ
ーンの画像が表示されている。

【００９３】この例では、グラフィック画像＃２を表示
しているウインドウＷ１と動画像をオーバーレイ表示し
ているウインドウＷ２は、その表示領域がすべて見える
ようになっている。一方ウインドウＷ３は、その表示領
域の一部がウインドウＷ１によって隠されている。図中
表示領域ｒ１′の部分は、このウインドウＷ１のなか
で、ウインドウＷ３に重なっている部分である。

【００９４】この表示例と図１３に示した表示例との相
違点は、ウインドウＷ１に表示されている画像が、オー
バーレイされた入力動画像ａから、ＣＰＵ１によるグラ
フィック画像（＃２）に変わった点と、ウインドウＷ２
に表示されている入力動画像が、入力動画像ｂから入力
動画像ａに変わった点である。

【００９５】図１６は、図１５に示したウインドウ表示
例における５つの表示領域ｒ１，ｒ１′，ｒ２，ｒ３，
ｒ０それぞれに対応する出力画像メモリ８、オーバーレ
イ表示指示情報メモリ１１、そしてオーバーレイ表示修
飾制御情報メモリ１２の内容、さらにレジスタ・ファイ
ル２５のなかのレジスタ＃０と＃１の内容を表わした図
である。

【００９６】図の中に示されるレジスタ＃０とレジスタ
＃１の内容は、図１４に示したものと同じ内容に設定さ
れている。

【００９７】表示領域ｒ１およびｒ１′は、図１３での
表示例では、入力動画像のオーバーレイ表示を行なう領
域であったが、この図１５で示した表示例ではオーバー
レイ表示をせずに、グラフィック画像を表示する領域に
なっているので、この部分を構成する画素に対応する前
記オーバーレイ表示指示情報メモリ１１上の各ビット
は、すべて‘１’から‘０’に変更されている。またグ
ラフィック画像を表示するこの領域ｒ１およびｒ１′に
ついては、出力画像メモリ８上のオーバーレイ表示修飾
レジスタ選択データ部分（ビット２７〜２４）および、
オーバーレイ表示修飾制御情報メモリ１２の対応する各
ビットの内容は、表示動作に影響を与えないで無視され
る。しかし逆に、同領域を構成する画素に対応する前記
出力画像メモリ８上のワードの画素データ部分（下位２
４ビット）の内容は有効になる。

【００９８】表示領域ｒ２は、図１３での表示例と同様
に、入力動画像のオーバーレイ表示を行なう領域なの
で、これらの部分を構成する画素に対応するオーバーレ
イ表示指示情報メモリ１１上の各ビットは、オーバーレ
イ表示を行なうべく、依然としてすべて‘１’になって
いる。しかしこの領域ｒ２は、図１３での表示例では、
オーバーレイ表示のマスタ画像として入力動画像ｂを選
択していたが、この図１５で示した表示例では、入力動
画像ａを選択するように変更されている。

【００９９】従ってこの領域ｒ２を構成する画素のう
ち、各水平方向のラインの、それぞれ左端の画素に対応
する前記出力画像メモリ８上のワードの、オーバーレイ
表示修飾レジスタ選択データ部分（ビット２７〜２４）
は、オーバーレイ修飾レジスタ＃０を選択すべく‘００
００’に変更されている。左端の画素以外については、
該ビット２７〜２４の内容は特に規定されない。

【０１００】さらに図１３での表示例と同様に、この表
示領域ｒ２を構成する画素のうち、各水平方向のライン
の、それぞれ左端の画素に対応するオーバーレイ表示修
飾制御情報メモリ１２上の各ビットは、該ビットに対応
する出力画像メモリ８上に設定した４ビットのオーバー
レイ表示修飾レジスタ選択データを有効にすべく、すべ
て‘０’になっている。

【０１０１】一方、同領域ｒ１およびｒ１′を構成する
画素のうち、各水平方向のラインの、それぞれ左端の画
素を除く残りの部分に対応する同メモリ１２上の各ビッ
トは、その表示領域の左端の画素で設定したオーバーレ
イ表示修飾レジスタ選択データを同様に利用すべく、す
べて‘１’になっている。図１３での表示例と同様に、
表示領域ｒ３，ｒ０はオーバーレイ表示には無関係な領
域なので、これらの部分を構成する画素に対応するオー
バーレイ表示指示情報メモリ１１上の各ビットは、依然
としてすべて‘０’になっている。

【０１０２】図１７は本発明の実施例であるところの画
像処理システムにおける画像表示装置の画面上の、ウイ
ンドウ表示の別の例を表わした図である。

【０１０３】図中、表示領域ｒ１およびｒ１′の部分
は、ウインドウＷ１を構成しており、入力動画像信号処
理部６ａから生成された入力動画像ａと、ＣＰＵ１によ
って出力画像メモリ８に書き込まれたグラフィック画像
＃２とが、混合表示されている。表示領域ｒ２の部分
は、ウインドウｗ２を構成しており、入力動画像信号処
理部６ｂから生成された動画像が表示されている。表示
領域ｒ３の部分は、ウインドウＷ３を構成しており、こ
こにはＣＰＵ１によって出力画像メモリ８に書き込まれ
た、グラフィック画像＃１が表示されている。これら表
示領域ｒ１，ｒ１′，ｒ２，ｒ３以外の残りの領域であ
る領域ｒ０は、背景画面であり、領域ｒ３と同様に、Ｃ
ＰＵ１によって出力画像メモリ８に書き込まれた背景パ
ターンの画像が表示されている。

【０１０４】この例では、動画像をオーバーレイ表示し
ているウインドウＷ１と、動画像を表示しているウイン
ドウＷ２は、その表示領域がすべて見えるようになって
いる。一方ウインドウＷ３は、その表示領域の一部がウ
インドウＷ１によって隠されている。図中表示領域ｒ
１′の部分は、このウインドウＷ１のなかでウインドウ
Ｗ３に重なっている部分である。

【０１０５】この表示例と図１３に示した表示例との相
違点は、ウインドウＷ１に表示されている画像が、入力
動画像信号処理部６ａから生成された入力動画像ａのみ
だったものが、その入力動画像ａとＣＰＵ１によるグラ
フィック画像＃２との混合画像に変わった点である。

【０１０６】図１８は、図１７に示したウインドウ表示
例における５つの表示領域ｒ１，ｒ′，ｒ２，ｒ３，ｒ
０それぞれに対応する出力画像メモリ８、オーバーレイ
表示指示情報メモリ１１、そしてオーバーレイ表示修飾
制御情報メモリ１２の内容、さらにレジスタ・ファイル
２５のなかのレジスタ＃０と＃１の内容を表わした図で
ある。

【０１０７】図の中に示されるレジスタ＃１の内容は、
図１４に示したものと同じ内容に設定されているが、レ
ジスタ＃０は、オーバーレイ表示のマスタ画像として入
力動画像画素データ信号７ａの画素データを、バック・
グラウンド画像として出力画像メモリ画素データ信号９
の画素データをそれぞれ選択し、バック・グラウンド画
像を８／１６の混合比で混合するように設定が変更され
ている。

【０１０８】表示領域ｒ１およびｒ１′は、基本的には
図１３での表示例と同様に、入力動画像ａをオーバーレ
イ表示する部分である。従って、これらの部分を構成す
る画素に対応する前記オーバーレイ表示指示情報メモリ
１１上の各ビットは、オーバーレイ表示を行なうべく、
依然としてすべて‘１’になっている。グラフィック画
像＃２とどのように混合するかの情報は、前述したよう
に、オーバーレイ修飾レジスタ＃０のほうで設定されて
いるので、この領域ｒ１およびｒ１′を構成する画素の
うち、各水平方向のラインの、それぞれ左端の画素に対
応する出力画像メモリ８上のワードのオーバーレイ表示
修飾レジスタ選択データ部分（ビット２７〜２４）は、
依然としてオーバーレイ修飾レジスタ＃０を選択すべく
‘００００’が格納されている。

【０１０９】さらに、この領域ｒ１およびｒ１′に関す
るオーバーレイ表示修飾制御情報メモリ１２の内容は、
図１３での表示例のものと同じである。但し同領域を構
成する画素に対応する前記出力画像メモリ８上のワード
の画素データ部分（下位２４ビット）の内容は有効にな
る。表示領域ｒ２は、図１３での表示例と同じであるの
で、この領域を構成する画素に対応する各メモリの内容
は、図１４のものと同一である。図１３での表示例と同
様に、表示領域ｒ３，ｒ０はオーバーレイ表示には無関
係な領域なので、これらの部分を構成する画素に対応す
るオーバーレイ表示指示情報メモリ１１上の各ビット
は、依然としてすべて‘０’になっている。

【０１１０】図１９は本発明実施例の画像処理システム
において、図１３、図１５および図１７に示した表示例
を行なうにあたっての、ＣＰＵ１の制御の流れを表わし
た図である。

【０１１１】ここで示したフローは、まず、図１３で示
した表示例を行なってから、次に図１５で示した表示
例、あるいは図１７で示した表示例に変更する手順を表
わしている。

【０１１２】次に図１〜図１８とともに、この画像処理
システムにおけるＣＰＵ１を中心とする制御の流れを、
図１９に沿って説明する。ここで説明する動作は、図１
３で示した表示例を行なってから、次に図１５で示した
表示例、あるいは図１７で示した表示例に変更するもの
である。

【０１１３】まずＣＰＵ１はステップ（以下Ｓと略記す
る）１で、出力画像を構成するすべての画素に対して、
つまり出力画面全体を、背景画像パターンで塗りつぶ
す。

【０１１４】このステップで出力画像メモリ８に、背景
画像の画素データを書き込むにあたって、ＣＰＵ１はま
ず、出力画像を構成するすべての画素に対して、出力画
像メモリ８に格納されている画素データを画像表示装置
に送出すべく、オーバーレイ表示指示情報メモリ１１の
すべてのビットを‘０’にクリアする。このことによっ
て、オーバーレイ処理部２０は（マルチプレクサ３９に
よって）、出力画像メモリ８から排出された画素データ
を、無条件でオーバーレイ画像画素データ信号２１に送
出する。

【０１１５】その後、ＣＰＵ１は出力画像メモリ８の画
素データ部分（下位２４ビット）に、背景画像の画素デ
ータを書き込む。この画素データの書き込みを行なう際
に、出力画像メモリ８に共存するオーバーレイ表示修飾
レジスタ選択データも同時に初期化するならば、ＣＰＵ
１は出力画像メモリ８をアクセスするためのアドレスと
して、図７に示したように、そのビット２１〜２０を
‘１１’にする。さらに、ＣＰＵデータ・バス３に送出
するデータのビット・フォーマットとして、図６に示し
たように、そのビット２３〜０に画素データを、ビット
２７〜２４にオーバーレイ表示修飾レジスタ選択データ
の両方のデータを配置させておかなければならない。

【０１１６】または、この画素データの書き込みを行な
う際に、出力画像メモリ８に共存するオーバーレイ表示
修飾レジスタ選択データをアクセスしないならば、ＣＰ
Ｕ１は出力画像メモリ８をアクセスするためのアドレス
として、図７に示したように、そのビット２１〜２０を
‘０１’にして、さらにＣＰＵデータ・バス３に送出す
るデータのビット・フォーマットとして、図４に示した
ように、そのビット２３〜０に画素データを配置させて
おかなければならない。

【０１１７】出力画像メモリ制御部１３は、ＣＰＵ１か
ら出力画像メモリ８へのアクセスが発生した場合、図７
に示したように、ＣＰＵ１がＣＰＵアドレス・バス２に
送出したアドレスのビット２１〜２０をみて、現在のア
クセスが、画素データ部分（ビット２３〜０）のみを対
象としているのか、オーバーレイ表示修飾レジスタ選択
データ部分（ビット２７〜２４）のみを対象としている
のか、または両方のデータ（ビット２７〜０）を同時に
対象としているのかを識別する。この識別信号に基き、
ＣＰＵ１は対象とする部分の書き込み／読み出しを出力
画像メモリ８に対して行なう。この制御は、該出力画像
メモリ８が画素データ部分を格納するメモリ素子と、オ
ーバーレイ表示修飾レジスタ選択データ部分を格納する
メモリ素子とに物理的に分かれているならば、比較的簡
単な制御回路で実現可能である。

【０１１８】つぎにＣＰＵ１はＳ２において、ウインド
ウＷ３を構成する表示領域ｒ３に、グラフィック画像＃
１を描画する。上記Ｓ１で、オーバーレイ表示指示情報
メモリ１１をすべて‘０’にクリアしているので、出力
画像メモリ８上の領域ｒ３に対応する画素に対して、グ
ラフィック画像＃１の画素データを書き込むだけで、画
像表示装置に表示される。この段階では、ウインドウＷ
３は他のウインドウに隠されることなく、その表示領域
がすべて見えるようになっている。

【０１１９】次にＣＰＵ１はＳ３において、入力動画像
信号処理部６ａおよび６ｂへ、必要なパラメータをセッ
トし、入力動画像の画素データの連続的な排出を開始す
る。ここでセットするパラメータとしては、入力動画像
の切り出し範囲、拡大／縮小率、出力画像上でオーバー
レイ表示する領域の開始位置（ウインドウの上左端の座
標）、該領域のライン数と１ラインの画素数等である。
このことによって入力動画像信号処理部６ａは、表示装
置同期信号２４に応じて、出力画像メモリ８が表示領域
ｒ１およびｒ１′を構成する画素データを排出するタイ
ミングに合わせて、入力動画像画素データ信号７ａ上へ
の画素データの排出を始める。また入力動画像信号処理
部６ｂも、出力画像メモリ８が表示領域ｒ２を構成する
画素データを排出するタイミングに合わせて、入力動画
像画素データ信号７ｂ上への画素データの排出を始め
る。

【０１２０】次にＳ４でＣＰＵ１は、レジスタ・ファイ
ル２５内のオーバーレイ表示修飾レジスタ＃０とレジス
タ＃１への、パラメータの設定を行なう。図１２および
図１４に示したごとく、ここでレジスタ＃０は、オーバ
ーレイ表示マスタ画像として入力動画像ａを選択し、表
示装置に、この入力動画像ａの画素データのみを表示す
るように設定する。一方、レジスタ＃１は、オーバーレ
イ表示マスタ画像として入力動画像ｂを選択し、表示装
置に、この入力動画像ｂの画素データのみを表示するよ
うに設定する。

【０１２１】次にＣＰＵ１はＳ５に移行して、ここでウ
インドウＷ１を構成する表示領域ｒ１およびｒ１′、ま
たウインドウＷ２を構成する表示領域ｒ２にそれぞれ対
応する、前記出力画像メモリ８内のオーバーレイ表示修
飾レジスタ選択データを、図１４に示したごとく設定す
る。表示領域ｒ１およびｒ１′については、オーバーレ
イ表示修飾レジスタ＃０を選択すべく、その領域内の左
端の画素に対応するワードに‘００００’を書き込む。
また表示領域ｒ２については、オーバーレイ表示修飾レ
ジスタ＃１を選択すべく、その領域内の左端の画素に対
応するワードに‘０００１’を書き込む。

【０１２２】これら修飾レジスタ選択データを、前記出
力画像メモリに書き込む場合に、ＣＰＵ１がＣＰＵアド
レス・バス２に送出するアドレスは、図７に示したよう
に、そのビット２１〜２０を‘１０’にしておき、さら
にＣＰＵデータ・バス３に送出するデータのビット・フ
ォーマットとしては、図５に示したような、そのビット
２７〜２４に修飾レジスタ選択データを配置したものを
用いる。このことによって、出力画像メモリ制御部１３
は、上記Ｓ１で表示領域ｒ１およびｒ１′、そして表示
領域ｒ２の部分にも書き込まれた、出力画像メモリ８内
の背景画像の画素データを保存したまま、修飾レジスタ
選択データを出力画像メモリ８へ書き込み動作を行な
う。

【０１２３】また表示領域ｒ１およびｒ１′、さらに表
示領域ｒ２の内部の左端の画素以外に対応するワード
の、オーバーレイ表示修飾レジスタ選択データについて
は、次のＳ６におけるオーバーレイ表示修飾制御情報の
設定によって無意味となるので、ここでは何ら設定を行
なわない。こうして出力画像メモリ８に書き込んだオー
バーレイ表示修飾レジスタ選択データは、出力画像メモ
リ制御部１３によって、出力画像メモリ８内の画素デー
タと共に、オーバーレイ表示修飾レジスタ選択データ信
号１０を経て、オーバーレイ処理部２０に送出される。

【０１２４】オーバーレイ処理部２０では、図２で示し
たように、オーバーレイ表示修飾レジスタ選択信号１０
上のデータに従って、レジスタ・ファイル２５内の１６
個のオーバーレイ表示修飾レジスタの中から、特定の表
示修飾レジスタが選択される。

【０１２５】次のＳ６では、ＣＰＵ１は表示領域ｒ１お
よびｒ１′、そして表示領域ｒ２の部分のそれぞれ対応
する、オーバーレイ表示修飾制御情報メモリ１２内の各
ビットを、図１４に示したごとく設定する。

【０１２６】まず、各領域内の左端の画素に対応するビ
ットには、該ビットに対応する出力画像メモリ８上に、
上記Ｓ５で設定した４ビットのオーバーレイ表示修飾レ
ジスタ選択データを有効にすべく、すべて‘０’を書き
込む。次に同領域の左端以外の残りの画素に対応するビ
ットには、同表示領域の左端の画素に対して、上記Ｓ４
で設定されたオーバーレイ表示修飾レジスタ選択データ
を引き続いて利用すべく、すべて‘１’を書き込む。

【０１２７】ここでオーバーレイ表示修飾制御情報メモ
リ１２に書き込んだ制御情報は、出力画像メモリ制御部
１３によって、周期的に（出力画像メモリ８から３２画
素分の画素データが排出される毎に）読み出された後、
出力画像メモリ８の画素データに同期して、前記オーバ
ーレイ表示修飾制御信号１９を経て、オーバーレイ処理
部２０に送られる。オーバーレイ処理部２０では、図２
で示したように、前記オーバーレイ表示修飾制御信号１
９の状態が‘１’である場合には、ひとつ前の画素の処
理の際に選択されたオーバーレイ表示修飾レジスタが、
引き続き選択される。この場合、処理中の画素データに
付加されて送られてきた、前記オーバーレイ表示修飾レ
ジスタ選択データ信号１０上の選択データは無視され
る。

【０１２８】Ｓ３〜Ｓ６で入力動画像のオーバーレイ表
示の準備が整った後、ＣＰＵ１はＳ７へ移行して、ここ
でウインドウＷ１を構成する表示領域ｒ１およびｒ
１′、またウインドウＷ２を構成する表示領域ｒ２にそ
れぞれ対応する、前記オーバーレイ表示指示情報メモリ
１１内の各ビットに対して、図１４に示したごとく
‘１’を書き込む。

【０１２９】ここでオーバーレイ表示指示情報メモリ１
１に書き込んだ指示情報は、出力画像メモリ制御部１３
によって、周期的に（出力画像メモリ８から３２画素分
の画素データが排出される毎に）読み出された後、出力
画像メモリ８の画素データに同期して、前記オーバーレ
イ表示指示信号１８を経て、オーバーレイ処理部２０に
送られる。

【０１３０】オーバーレイ処理部２０では、図２で示し
たように、オーバーレイ表示指示信号１９の状態が
‘１’となっている画素については、オーバーレイ処理
を行なう。まず、レジスタ・ファイル２５が有効化さ
れ、そのなかのひとつのレジスタが、現在、処理中の画
素の出力画像画素データに付加されているオーバーレイ
表示修飾レジスタ選択データによって選択される。選択
されたレジスタは、その内容を各信号２６，２７および
２８に出力して、マルチプレクサ２９および３１、そし
て演算器３３および３５を制御して、最終的にマルチプ
レクサ３９から、オーバーレイ処理された入力動画像の
画素データを、オーバーレイ画像画素データ信号２１上
に排出する。

【０１３１】例えば、ウインドウＷ１を構成する表示領
域ｒ１およびｒ１′に対応する画素に対する、オーバー
レイ処理部２０の動作を説明する。まず前述したように
レジスタ・ファイル２５が有効化される。表示領域ｒ１
およびｒ１′内の画素のうち、ライン単位で見たとき
に、最初にオーバーレイ処理される画素（ライン単位で
見た時に、最初にオーバーレイ表示指示信号１９の状態
が‘１’となっている画素）は、その領域の左端の画素
である。

【０１３２】ライン単位での左端の画素については、前
述したＳ６で、そのオーバーレイ表示修飾制御情報は
‘０’に設定されているので、出力画像画素データに付
加されているオーバーレイ表示修飾レジスタ選択データ
によって、ひとつの修飾レジスタが新たに選択される。
この選択データは、上記Ｓ５において‘００００’に設
定されているので、修飾レジスタ＃０が選択される。

【０１３３】修飾レジスタ＃０の内容は、上記Ｓ４で設
定されているように、オーバーレイ表示マスタ画像選択
は‘０’、つまり入力動画像ａを選択しているので、マ
ルチプレクサ２９は本発明の第２選択手段として入力動
画像画素データ信号７ａを選択し、その画素データをオ
ーバーレイ表示マスタ画像画素データ信号３０に送出す
る。また修飾レジスタ＃０のオーバーレイ表示バック・
グラウンド画像選択は‘００’、つまり無色データを選
択しているので、マルチプレクサ３１は無色データを選
択し、オーバーレイ表示バック・グラウンド画像画素デ
ータ信号３２に、２４ビットともすべて‘０’のデータ
を送出する。

【０１３４】さらに、修飾レジスタ＃０のバック・グラ
ウンド画像混合比は‘００００’に設定されており、マ
スタ画像の画素データを、そのまま表示することをあら
わしている。したがって、演算器３３は計数が‘１６／
１６＝１’となり、入力されるマスタ画像の画素データ
をそのままオーバーレイ表示マスタ混合画像画素データ
信号３４に送出する。一方、演算器は計数が‘０／１６
＝０’となり、入力されるバック・グラウンド画像の画
素データに関わりなく、オーバーレイ表示バック・グラ
ウンド混合画像画素データ信号３６には２４ビットとも
すべて‘０’のデータを送出する。よって加算器３７
は、前記画素データ信号３６上の画素データが２４ビッ
トともすべて‘０’なので、画素データ信号３４上のマ
スタ画像の画素データを、そのままオーバーレイ表示混
合画像画素データ信号３８に送出する。

【０１３５】最終段のマルチプレクサ３９は、前記オー
バーレイ表示指示信号１９の状態が‘１’となっている
ので、画素データ信号３８上のマスタ画像の画素データ
を、結果的にオーバーレイ表示画像画素データ信号２１
に送出する。こうしてオーバーレイ表示画像画素データ
信号２１に、入力動画像画素データ信号７ａ上の画素デ
ータが排出される。同表示領域ｒ１およびｒ１′の左端
以外の画素に関しては、上記Ｓ６で、そのオーバーレイ
表示修飾制御情報が‘１’に設定されているので、その
修飾レジスタ選択データに関係なく、左端の画素の処理
のときに選択された修飾レジスタ＃０が引き続き有効に
なっている。

【０１３６】したがって、左端の画素の場合と同じ処理
が施されることになる。また領域ｒ１′の画素について
は、ここで説明したように、入力動画像画素データ信号
６ａ上の画素データが優先されて表示装置に送出される
ので、オーバーレイ表示をする以前に表示されていたウ
インドウＷ３のグラフィック画像＃１は、表示されなく
なる。つまりウインドウＷ１の陰に隠れてしまうことに
なる。但し、上記Ｓ２で出力画像メモリ８に書き込んだ
グラフィック画像＃１は相変わらず保存されている。

【０１３７】一方、ウインドウＷ２を構成する表示領域
ｒ２に対応する画素に対する、オーバーレイ処理部２０
の動作は、修飾レジスタ＃１が選択され、オーバーレイ
表示マスタ画像として入力動画像ｂが用いられる点が異
なるだけで、細かい各部の動作は前述したウインドウＷ
１のときと同じである。

【０１３８】以上説明したＳ１〜Ｓ７の処理によって、
図１３に示した表示例が実施できる。次に、図１３で示
した表示例から、図１５で示した表示例への変更を行な
うシーケンスを説明する。まず、ウインドウＷ１につい
て見ると、図１３の表示例では入力動画像ａをオーバー
レイ表示していたのが、図１５の表示例では、グラフィ
ック画像＃２になっている。

【０１３９】Ｓ８では、ＣＰＵ１はウインドウＷ１を構
成する表示領域ｒ１およびｒ１′に、グラフィック画像
＃２を描画する。ここでグラフィック画像＃２の画素デ
ータを出力画像メモリ８に書き込む際には、出力画像メ
モリ８上の画素データ部分（下位２４ビット）のみをア
クセスすればよい。

【０１４０】このために、ＣＰＵ１がＣＰＵアドレス・
バス２に送出するアドレスは、図７に示したように、そ
のビット２１〜２０を‘０１’にして、またＣＰＵデー
タ・バス３に送出するデータは、図４に示したように、
そのビット２３〜０に画素データを配置させておけばよ
い。この段階では、表示領域ｒ１およびｒ１′について
は前記Ｓ７で、オーバーレイ表示指示情報メモリ１１の
内容が‘１’に設定されているので、依然として入力動
画像ａのオーバーレイ表示を続けている。

【０１４１】つぎに、ＣＰＵ１はＳ９へ移行して、ここ
で、ウインドウＷ１を構成する表示領域ｒ１およびｒ
１′に対応する、オーバーレイ表示指示情報メモリ１１
内の各ビットに対して、図１６に示したごとく‘０’を
書き込む。オーバーレイ処理部２０では、図２で示した
ように、オーバーレイ表示指示信号１９の状態が‘０’
となっている画素については、オーバーレイ処理を行わ
ず、マルチプレクサ３９によって、オーバーレイ表示画
像画素データ信号２１上に、出力画像画素信号９から入
力されたグラフィック画像＃２の画素データを送出す
る。前記Ｓ９によって、ウインドウＷ１についての図１
５に示した表示例への変更がなされる。

【０１４２】この状態から再び図１３に示した表示例へ
戻すには、Ｓ１０に移行して、上記Ｓ９で‘０’に設定
された、表示領域ｒ１およびｒ１′に対応する、オーバ
ーレイ表示指示情報メモリ１１内の各ビットに対して、
図１４に示したごとく‘１’を書き込む。これでウイン
ドウＷ１については、再び入力動画像ａのオーバーレイ
表示が開始される。

【０１４３】次に、ウインドウＷ２に関する、図１３の
表示例から図１５の表示例への変更を説明する。このウ
インドウＷ２については、前述した図１３の表示例では
入力動画像ｂをオーバーレイ表示していたのが、図１５
の表示例では、入力動画像ａのオーバーレイ表示に変わ
っている。

【０１４４】Ｓ１１では、ＣＰＵ１は入力動画像信号処
理部６ａのパラメータの設定を変更する。ここで変更す
るパラメータとしては、拡大／縮小率、オーバーレイ表
示する領域の開始位置、該領域のライン数と１ラインの
画素数があげられる。

【０１４５】次にＳ１２へ移行して、領域ｒ２を構成す
る画素のうち、各水平方向のラインの、それぞれ左端の
画素に対応する前記出力画像メモリ８上のワードの、オ
ーバーレイ表示修飾レジスタ選択データ部分（ビット２
７〜２４）を、図１６に示したように、オーバーレイ修
飾レジスタ＃０を選択すべく‘００００’に変更する。

【０１４６】この表示領域ｒ２の内部の左端の画素以外
に対応するワードの、オーバーレイ表示修飾レジスタ選
択データについては、前記Ｓ６におけるオーバーレイ表
示修飾制御情報の設定によって無意味となるので、何ら
設定の変更を必要としない。上記Ｓ１２によって、ウイ
ンドウＷ２についての図１５に示した表示例への変更が
なされる。

【０１４７】この状態から再び図１３に示した表示例へ
戻すには、まずＳ１３に移行して、入力動画像信号処理
部６ａに対して、再び表示領域ｒ１およびｒ１′にその
画素データを送出すべく、拡大／縮小率、オーバーレイ
表示する領域の開始位置、該領域のライン数と１ライン
の画素数等のパラメータを変更する。

【０１４８】そしてさらにＳ１４へ移行して、領域ｒ２
を構成する画素のうち、各水平方向のラインの、それぞ
れ左端の画素に対応する前記出力画像メモリ８上のワー
ドの、オーバーレイ表示修飾レジスタ選択データ部分
（ビット２７〜２４）を、図１４に示したように、オー
バーレイ修飾レジスタ＃１を選択すべく‘０００１’に
戻す。入力動画像信号処理部６ｂには、上記Ｓ３で表示
領域ｒ２にその画素データを送出すべく、パラメータが
設定されているので、ウインドウＷ２については、入力
動画像ｂのオーバーレイ表示が即座に再開される。

【０１４９】次に、図１３で示した表示例から、図１７
で示した表示例への変更を行なうシーケンスを説明す
る。

【０１５０】変更点は、ウインドウＷ１について、前述
した図１３の表示例では入力動画像ａをオーバーレイ表
示していたのが、図１７の表示例では、入力動画像ａと
グラフィック画像＃２との合成画像のオーバーレイ表示
になっている点である。

【０１５１】まずＳ１５で、ウインドウＷ１を構成する
表示領域ｒ１およびｒ１′に、グラフィック画像＃２を
描画する。次にＳ１６で、レジスタ・ファイル２５内の
オーバーレイ表示修飾レジスタ＃０へのパラメータの設
定を、図１８で示したように変更する。

【０１５２】図１８に示したごとく、ここでレジスタ＃
０は、オーバーレイ表示マスタ画像として入力動画像ａ
を選択し、表示装置に、この入力動画像ａの画素データ
と、バック・グラウンド画像として選択された出力画像
画素データとを、１：１の比率で混合するように設定さ
れる。

【０１５３】ウインドウＷ１を構成する表示領域ｒ１お
よびｒ１′に対する、オーバーレイ表示修飾レジスタ選
択データは、上記Ｓ５で、あらかじめオーバーレイ表示
修飾レジスタ＃０を選択すべく、その領域内の左端の画
素に対応するワードに‘００００’が書き込まれてい
る。このため、オーバーレイ処理部２０は、修飾レジス
タ＃０に新たに設定された情報にしたがって、オーバー
レイ表示処理を継続する。

【０１５４】具体的には、オーバーレイ表示マスタ画像
選択は‘０’、つまり入力動画像ａを選択しているの
で、マルチプレクサ２９は入力動画像画素データ信号７
ａを選択し、その画素データをオーバーレイ表示マスタ
画像画素データ信号３０に送出する。また修飾レジスタ
＃０のオーバーレイ表示バック・グラウンド画像選択は
‘０１’、つまり出力画像画素データを選択しているの
で、マルチプレクサ３１は出力画像画素データ信号９を
選択し、オーバーレイ表示バック・グラウンド画像画素
データ信号３２に、その画素データを送出する。

【０１５５】さらに、修飾レジスタ＃０のバック・グラ
ウンド画像混合比は‘１０００’に設定されており、マ
スタ画像の画素データに８／１６を乗じたものと、バッ
ク・グラウンド画像の画素データに８／１６を乗じたも
のとを混合した画素データを表示することをあらわして
いる。したがって、演算器３３は計数が‘８／１６’と
なり、入力されるマスタ画像の画素データに８／１６を
乗じたデータを、オーバーレイ表示マスタ混合画像画素
データ信号３４に送出する。

【０１５６】一方、演算器は計数が‘８／１６’とな
り、入力されるバック・グラウンド画像の画素データに
８／１６を乗じたデータを、オーバーレイ表示バック・
グラウンド混合画像画素データ信号３６に送出する。よ
って加算器３７は、前記画素データ信号３４上の８／１
６^* マスタ画像画素データと、前記画素データ信号３６
上の８／１６^* バック・グラウンド画像画素データとを
加算して、演算結果として得られる画素データを、オー
バーレイ表示混合画像画素データ信号３８に送出する。

【０１５７】最終段のマルチプレクサ３９は、前記オー
バーレイ表示指示信号１９の状態が‘１’となっている
ので、画素データ信号３８上の混合画像の画素データ
を、オーバーレイ表示画像画素データ信号２１に送出す
る。こうしてオーバーレイ表示画像画素データ信号２１
に、入力動画像画素データ信号７ａ上の画素データと、
出力画像画素信号データ９上の画素データとの、混合さ
れた画素データが排出される。上記Ｓ１６によって、図
１７に示した表示例への変更がなされる。

【０１５８】この状態から再び図１３に示した表示例へ
戻すには、Ｓ１７に移行して、上記Ｓ１６で書き換えら
れた、オーバーレイ表示修飾レジスタ＃０に対して、図
１４に示したごとく、パラメータを設定し直す。

【０１５９】これでウインドウＷ１については、再び入
力動画像ａのみのオーバーレイ表示が開始される。

【０１６０】以上説明した実施例では、 （１）Ｓ７，Ｓ９およびＳ１０の処理で行なったよう
に、オーバーレイ表示指示情報メモリ１１上の各ビット
をワード（３２ビット）単位で書き換えることにより、
１回のアクセスで、最大でライン方向に並ぶ連続した３
２個の画素に対して、入力動画像のオーバーレイ表示を
行なうのか、通常のグラフィック画像の表示を行なうの
かの設定が可能になる。このことによって、ウインドウ
内の表示領域のように多くの連続した画素に対する、入
力動画像のオーバーレイ表示と通常のグラフィック画像
表示との間の切り替えを、高速に行なえるという効果が
ある。

【０１６１】（２）Ｓ１６およびＳ１７の処理で行なっ
たように、オーバーレイ表示修飾レジスタの内容を書き
換える１回のアクセスで、その修飾レジスタを選択して
いる複数の画素すべてに対して、オーバーレイ表示を行
なうマスタ画像の変更が可能になる。このことによっ
て、ウインドウ内の表示領域のように多くの連続した画
素に対する、オーバーレイ表示のマスタ画像である入力
動画像ａと入力動画像ｂとの間の切り替えを、高速に行
なえるという効果がある。

【０１６２】（３）Ｓ１６およびＳ１７の処理で行なっ
たように、オーバーレイ表示修飾レジスタの内容を書き
換える１回のアクセスで、その修飾レジスタを選択して
いる複数の画素すべてに対して、オーバーレイ表示の際
の画像合成の対象となるバック・グラウンド画像の変更
が可能になる。このことによって、ウインドウ内の表示
領域のように多くの連続した画素に対する、オーバーレ
イ表示の際の画像合成の対象となるバック・グラウンド
画像になり得る、入力動画像ａ、入力動画像ｂ、出力画
像メモリ８上のグラフィック画像、無色画像、との間の
切り替えを、高速に行なえるという効果がある。

【０１６３】（４）Ｓ１６およびＳ１７の処理で行なっ
たように、オーバーレイ表示修飾レジスタの内容を書き
換える１回のアクセスで、その修飾レジスタを選択して
いる複数の画素すべてに対して、入力動画像とバック・
グラウンド画像との画像合成処理の際の混合比の変更が
可能になる。このことによって、ウインドウ内の表示領
域のように多くの連続した画素に対する、入力動画像と
バック・グラウンド画像との画像合成処理の際の混合比
の１／１６単位での変更を、高速に行なえるという効果
がある。

【０１６４】（５）Ｓ１２およびＳ１４の処理で行なっ
たように、ウインドウを構成する表示領域の左端に位置
する画素に対応する、オーバーレイ表示修飾レジスタ選
択データの内容を書き換える小数回のアクセスで、ライ
ン方向に連続して位置し、かつオーバーレイ表示修飾制
御情報メモリ１２の内容が‘１’に設定されている画素
すべてに対して、オーバーレイ表示に用いられる修飾レ
ジスタの選択データの変更が可能になる。このことによ
って、ウインドウ内の表示領域のように多くの連続した
画素に対する、オーバーレイ表示を行なう入力動画像、
画像合成の対象となるバック・グラウンド画像、入力動
画像とバック・グラウンド画像との画像合成処理の際の
混合比、の異なる表示間の切り替えを、高速に行なえる
という効果がある。

【０１６５】（６）Ｓ５，Ｓ８，Ｓ１２，Ｓ１４，およ
びＳ１６の処理で行なったように、画像出力メモリ８上
のオーバーレイ表示修飾レジスタ選択データ部分（ビッ
ト２７〜２４）を保存したままでの出力画像画素データ
部分（下位２４ビット）の自由なアクセス、逆に出力画
像画素データ部分を保存したままでの修飾レジスタ選択
データ部分の自由なアクセス、さらに両方のデータの同
時アクセスを可能になる。このことによって、アプリケ
ーション・プログラムでの不用意な修飾レジスタ選択デ
ータの変更の防止や、表現性に富んだウインドウ表示が
行なえるという効果がある。

【０１６６】

【発明の効果】以上、説明したように、請求項１の発明
によれば、マルチウインドウ表示に関わる動画像信号の
選択を中央演算処理装置を介せず高速に行なうことがで
き、中央演算処理装置の負荷を軽減させることができ
る。また、ソフトウェア処理のマルチウインドウ表示の
ように、プログラム誤修正によりマルチウインドウ表示
内容が変更させることもなく、請求項２〜４の発明によ
り表現性に富んだウインドウ表示を行なえるという効果
も得られる。

【図面の簡単な説明】

【図１】本発明の実施例であるところの画像処理システ
ムの構成を示すブロック図である。

【図２】図１のオーバーレイ処理部２０の回路構成を示
すブロック図である。

【図３】図１の入力動画像画素データ信号７ａ，７ｂお
よび前記出力画像画素データ信号９上に載っている画素
データのビット・フォーマットを表わした図である。

【図４】ＣＰＵ１が出力画像メモリ８に対して、画素デ
ータのみの書き込み／読み出しを行なう際の、ＣＰＵデ
ータ・バス３上のデータのビット・フォーマットを表わ
した図である。

【図５】ＣＰＵ１が出力画像メモリ８に対して、オーバ
ーレイ表示修飾レジスタ選択情報のみの書き込み／読み
出しを行なう際の、ＣＰＵデータ・バス３上のデータの
ビット・フォーマットを表わした図である。

【図６】ＣＰＵ１が出力画像メモリ８に対して、画素デ
ータおよびオーバーレイ表示修飾レジスタ選択データを
同時に書き込み／読み出しを行なう際の、ＣＰＵデータ
・バス３上のデータのビット・フォーマットを表わした
図である。

【図７】ＣＰＵ１が出力画像メモリ８に対して、画素デ
ータあるいはオーバーレイ表示修飾レジスタ選択データ
を、個別に／両方同時に書き込み／読み出しを行なう際
の、ＣＰＵアドレス・バス２上のアドレスのビット・フ
ォーマットを表わした図である。

【図８】ＣＰＵ１がオーバーレイ表示指示情報メモリ１
１に対して、オーバーレイ表示指示情報を書き込み／読
み出しを行なう際の、ＣＰＵデータ・バス３上のデータ
のビット・フォーマットを表わした図である。

【図９】ＣＰＵ１がオーバーレイ表示修飾制御情報メモ
リ１２に対して、オーバーレイ表示修飾制御情報を書き
込み／読み出しを行なう際の、ＣＰＵデータ・バス３上
のデータのビット・フォーマットを表わした図である。

【図１０】出力画像と、オーバーレイ表示指示情報メモ
リ１１およびオーバーレイ表示修飾制御情報メモリ１２
のワード配置との対応付けを表わした図である。

【図１１】ＣＰＵ１がオーバーレイ表示指示情報メモリ
１１あるいはオーバーレイ修飾制御情報メモリ１２に対
して、それぞれの情報を書き込み／読み出しを行なう際
の、ＣＰＵアドレス・バス２上のアドレスのビット・フ
ォーマットを表わした図である。

【図１２】ＣＰＵ１がレジスタ・ファイル２５に対し
て、オーバーレイ表示修飾データを書き込み／読み出し
を行なう際の、ＣＰＵデータ・バス３上のデータのビッ
ト・フォーマットを表わした図である。

【図１３】本発明実施例の画像処理システムにおける画
像表示装置の画面上の、ウインドウ表示の一例を表わし
た図である。

【図１４】図１３に示したウインドウ表示例における５
つの表示領域ｒ１，ｒ１′，ｒ２，ｒ３，ｒ０それぞれ
に対応する出力画像メモリ８、オーバーレイ表示指示情
報メモリ１１、そしてオーバーレイ表示修飾制御情報メ
モリ１２の内容、さらにレジスタ・ファイル２５のなか
のレジスタ＃０と＃１の内容を表わした図である。

【図１５】本発明実施例の画像処理システムにおける画
像表示装置の画面上の、ウインドウ表示の別の例を表わ
した図である。

【図１６】図１５に示したウインドウ表示例における５
つの表示領域ｒ１，ｒ１′，ｒ２，ｒ３，ｒ０それぞれ
に対応する出力画像メモリ８、オーバーレイ表示指示情
報メモリ１１、そしてオーバーレイ表示修飾制御情報メ
モリ１２の内容、さらにレジスタ・ファイル２５のなか
のレジスタ＃０と＃１の内容を表わした図である。

【図１７】本発明実施例の画像処理システムにおける画
像表示装置の画面上の、ウインドウ表示の別の例を表わ
した図である。

【図１８】図１７に示したウインドウ表示例における５
つの表示領域ｒ１，ｒ１′，ｒ２，ｒ３，ｒ０それぞれ
に対応する出力画像メモリ８、オーバーレイ表示指示情
報メモリ１１、そしてオーバーレイ表示修飾制御情報メ
モリ１２の内容、さらにレジスタ・ファイル２５のなか
のレジスタ＃０と＃１の内容を表わした図である。

【図１９】本発明実施例の画像処理システムにおいて、
図１３、図１５および図１７に示した表示例を行なうに
あたっての、ＣＰＵ１の制御の流れを表わした図であ
る。

【符号の説明】

１ ＣＰＵ ２ ＣＰＵアドレス・バス ３ ＣＰＵデータ・バス ４ ＣＰＵ制御バス ５ 入力動画像信号 ６ 入力動画像信号処理部 ７ 入力動画像画素データ信号 ８ 出力画像メモリ ９ 出力画像画素データ信号 １０ オーバーレイ表示修飾レジスタ選択データ信号 １１ オーバーレイ表示指示情報メモリ １２ オーバーレイ表示修飾制御情報メモリ １３ 出力画像メモリ制御部 １４ 出力画像メモリ制御信号 １５ オーバーレイ表示指示情報メモリ制御信号 １６ オーバーレイ表示修飾制御情報メモリ制御信号 １７ オーバーレイ表示情報メモリ・データ・バス １８ オーバーレイ表示指示信号 １９ オーバーレイ表示修飾制御信号 ２０ オーバーレイ処理部 ２１ オーバーレイ表示画像画素データ信号 ２２ 表示装置同期化部 ２３ 出力画像信号 ２４ 表示装置同期信号 ２５ レジスタ・ファイル ２６ オーバーレイ表示マスタ画像選択信号 ２７ オーバーレイ表示バック・グラウンド画像選択信
号 ２８ バック・グラウンド混合比情報信号 ２９ マルチプレクサ ３０ オーバーレイ表示マスタ画像画素データ信号 ３１ マルチプレクサ ３２ オーバーレイ表示バック・グラウンド画像画素デ
ータ信号 ３３ 演算器 ３４ オーバーレイ表示マスタ混合画像画素データ信号 ３５ 演算器 ３６ オーバーレイ表示バック・グラウンド混合画像画
素データ信号 ３７ 加算器 ３８ オーバーレイ表示混合画像画素データ信号 ３９ マルチプレクサ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１画素データの示す動画像を第２画素
   データの示す画像にオーバーレイ表示させるか否かを表
   示画素位置毎のビット情報の形態で指示する第１指示手
   段と、 該指示手段の指示に対応させて、表示に用いる第３画素
   データを前記第１画素データおよび前記第２画素データ
   から選択する第１選択手段とを具えたことを特徴とする
   画像処理システム。
2. 【請求項２】 第１画素データの示す動画像を第２画素
   データの示す画像にオーバーレイ表示させるか否かを表
   示画素位置毎のビット情報の形態で指示する第１指示手
   段と、 該指示手段の指示に対応させて、表示に用いる第３画素
   データを前記第１画素データおよび前記第２画素データ
   から選択する第１選択手段と、 複数の動画像信号源から入力した複数種の第４画素デー
   タの中のいずれかの画素データを切換え的に指示する第
   ２指示手段と、 該第２指示手段により指示された画素データを前記複数
   の動画像信号源から入力した複数種の第４画素データの
   中から選択し、当該選択した画素データを前記第１画素
   データとして前記第１選択手段に出力する第２選択手段
   とを具えたことを特徴とする画像処理システム。
3. 【請求項３】 第１画素データの示す動画像を第２画素
   データの示す画像にオーバーレイ表示させるか否かを表
   示画素位置毎のビット情報の形態で指示する第１指示手
   段と、 該指示手段の指示に対応させて、表示に用いる第３画素
   データを前記第１画素データおよび前記第２画素データ
   から選択する第１選択手段と、 複数の動画像信号源から入力した複数種の第４画素デー
   タの中のいずれかの画素データを前記第１画素データに
   対するバックグラウンド画像として指示する第３指示手
   段と、 該第３指示手段により指示された画素データを前記複数
   の動画像信号源から入力した複数種の第４画素データの
   中から選択する第３選択手段と、 当該選択した画素データを前記第２選択手段により選択
   された画素データと、予め定められた混合比で混合した
   後、当該混合した画素データを前記第１画素データとし
   て前記第１選択手段に出力する第３選択手段とを具えた
   ことを特徴とする画像処理システム。
4. 【請求項４】 前記混合比を前記画像処理手段に指示す
   る第４指示手段をさらに具えたことを特徴とする請求項
   ３に記載の画像処理システム。