JPH0528061A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0528061A
JPH0528061A JP3207464A JP20746491A JPH0528061A JP H0528061 A JPH0528061 A JP H0528061A JP 3207464 A JP3207464 A JP 3207464A JP 20746491 A JP20746491 A JP 20746491A JP H0528061 A JPH0528061 A JP H0528061A
Authority
JP
Japan
Prior art keywords
control data
volatile memory
package
read
check value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3207464A
Other languages
English (en)
Inventor
Haruko Inoue
治子 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3207464A priority Critical patent/JPH0528061A/ja
Publication of JPH0528061A publication Critical patent/JPH0528061A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】 パッケージの誤装着による誤動作を自動的に
防止する。 【構成】 パッケージ1は装置本体2に装着されると、
比較部11によって不揮発性メモリ10の制御データの
サムチェック値を算出し、その算出値とメモリ3に格納
されたサムチェック値とを比較する。比較部11はそれ
らサムチェック値の不一致を検出すると、不一致信号を
読出し禁止信号発生部12に送出する。読出し禁止信号
発生部12は比較部11から不一致信号を受取ると、不
揮発性メモリ10に対する読出し禁止信号を発生して出
力する。不揮発性メモリ10では読出し禁止信号発生部
12からの読出し禁止信号の入力によって制御データの
読出しが抑止される。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は情報処理装置に関し、特にディジ
タル信号伝送装置において該装置に着脱自在なパッケー
ジに搭載された不揮発性メモリからの制御データの読出
し制御方式に関する。
【0002】
【従来技術】従来、この種の制御データの読出し制御方
式においては、不揮発性メモリを搭載するパッケージの
装着後、該不揮発性メモリに記憶されている制御データ
の読出しおよびその制御データの有効性の確認を保守者
が人手で行っている。その後、保守者は制御データを有
効と判断すると、装置を操作して不揮発性メモリの制御
データを使用可能としている。
【0003】このような従来の制御データの読出し制御
方式では、不揮発性メモリを搭載するパッケージを誤装
着したときの誤った制御データによる誤動作を防止する
ために、該不揮発性メモリからの制御データの読出しお
よびその制御データの有効性の確認などの人手による操
作が必要であるという問題がある。
【0004】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、パッケージの誤装着に
よる誤動作を自動的に防止することができる情報処理装
置の提供を目的とする。
【0005】
【発明の構成】本発明による情報処理装置は、着脱自在
なパッケージに搭載された不揮発性メモリから読出され
た制御データによって制御される情報処理装置であっ
て、予め算出された前記不揮発性メモリのサムチェック
値を格納する格納手段と、前記パッケージ装着時に前記
不揮発性メモリのサムチェック値を算出する算出手段
と、前記パッケージ装着時に前記格納手段に格納された
サムチェック値と前記算出手段で算出されたサムチェッ
ク値とを比較する比較手段と、前記比較手段によって不
一致が検出されたときに前記不揮発性メモリからの前記
制御データの読出しを抑止する抑止手段とを設けたこと
を特徴とする。
【0006】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
【0007】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、パッケージ1は装置本体2
への着脱が自在となっている。このパッケージ1には制
御データが格納された不揮発性メモリ10と、該不揮発
性メモリ10のサムチェック値を算出して予め設定され
たサムチェック値と比較する比較部11と、比較部11
で不一致が検出されたときに該不揮発性メモリ10から
の制御データの読出しを抑止する読出し禁止信号発生部
12とが搭載されている。
【0008】また、装置本体2内には予め算出した該不
揮発性メモリ10の制御データのサムチェック値を格納
するメモリ3が設けられている。このメモリ3の内容は
パッケージ1が装着されているときに該不揮発性メモリ
10の制御データが更新されると、その更新の度に装置
本体2内のメモリ制御部(図示せず)で算出された該不
揮発性メモリ10の制御データのサムチェック値によっ
て更新される。
【0009】装置本体2にパッケージ1が装着される
と、パッケージ1の比較部11は不揮発性メモリ10の
制御データのサムチェック値を算出し、その算出値とメ
モリ3に格納されたサムチェック値とを比較する。その
結果、比較部11はそれらサムチェック値の不一致を検
出すると、不一致信号を読出し禁止信号発生部12に送
出する。
【0010】読出し禁止信号発生部12は比較部11か
ら不一致信号を受取ると、不揮発性メモリ10に対する
読出し禁止信号を発生して出力する。よって、不揮発性
メモリ10では読出し禁止信号発生部12からの読出し
禁止信号の入力によって制御データの読出しが抑止され
る。
【0011】これにより、誤った制御データが格納され
た不揮発性メモリを搭載するパッケージが装置本体2に
装着されても、不揮発性メモリの制御データのサムチェ
ック値が正しい不揮発性メモリ10の制御データのサム
チェック値と異なっていることが比較部12で検出さ
れ、該不揮発性メモリからの制御データの読出しが抑止
されるので、装置本体2が誤った制御データで動作する
ことはない。
【0012】このように、装置本体2にパッケージ1が
装着されたとき、比較部11で不揮発性メモリ10の制
御データのサムチェック値を算出してメモリ3に格納さ
れたサムチェック値と比較し、その結果不一致が検出さ
れたときに読出し禁止信号発生部12から不揮発性メモ
リ10に読出し禁止信号を出力するようにすることによ
って、誤った制御データが格納された不揮発性メモリを
判別することができる。よって、パッケージの誤装着に
よる装置本体2の誤動作を自動的に防止することがで
き、保守者による不揮発性メモリからの制御データの読
出しおよびその制御データの有効性の確認などの人手で
の操作を不要とすることができる。
【0013】尚、本発明の一実施例では比較部11およ
び読出し禁止信号発生部12をパッケージ1上に搭載し
ているが、これら比較部11および読出し禁止信号発生
部12を装置本体2内に設けてもよく、これに限定され
ない。
【0014】
【発明の効果】以上説明したように本発明によれば、着
脱自在なパッケージの装着時に、該パッケージに搭載さ
れた不揮発性メモリのサムチェック値を算出し、その算
出値と予め算出されて格納されたサムチェック値との比
較によって不一致が検出されたときに不揮発性メモリか
らの制御データの読出しを抑止するようにすることによ
って、パッケージの誤装着による誤動作を自動的に防止
することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【符号の説明】
1 パッケージ 2 装置本体 3 メモリ 10 不揮発性メモリ 11 比較部 12 読出し禁止信号発生部

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 着脱自在なパッケージに搭載された不揮
    発性メモリから読出された制御データによって制御され
    る情報処理装置であって、予め算出された前記不揮発性
    メモリのサムチェック値を格納する格納手段と、前記パ
    ッケージ装着時に前記不揮発性メモリのサムチェック値
    を算出する算出手段と、前記パッケージ装着時に前記格
    納手段に格納されたサムチェック値と前記算出手段で算
    出されたサムチェック値とを比較する比較手段と、前記
    比較手段によって不一致が検出されたときに前記不揮発
    性メモリからの前記制御データの読出しを抑止する抑止
    手段とを設けたことを特徴とする情報処理装置。
JP3207464A 1991-07-24 1991-07-24 情報処理装置 Pending JPH0528061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3207464A JPH0528061A (ja) 1991-07-24 1991-07-24 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3207464A JPH0528061A (ja) 1991-07-24 1991-07-24 情報処理装置

Publications (1)

Publication Number Publication Date
JPH0528061A true JPH0528061A (ja) 1993-02-05

Family

ID=16540205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3207464A Pending JPH0528061A (ja) 1991-07-24 1991-07-24 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0528061A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210098A (ja) * 2007-02-26 2008-09-11 Yaskawa Electric Corp サーボアンプおよびそのオプション装置の検出方法
JP2009090508A (ja) * 2007-10-05 2009-04-30 Kyocera Mita Corp 画像形成装置、記憶装置及びデータ検査方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210098A (ja) * 2007-02-26 2008-09-11 Yaskawa Electric Corp サーボアンプおよびそのオプション装置の検出方法
JP2009090508A (ja) * 2007-10-05 2009-04-30 Kyocera Mita Corp 画像形成装置、記憶装置及びデータ検査方法

Similar Documents

Publication Publication Date Title
US4584663A (en) Apparatus for power-on data integrity check of inputted characters stored in volatile memory
US4298934A (en) Programmable memory protection logic for microprocessor systems
JPS5622143A (en) Error processing system
US7496692B2 (en) Validating chip configuration data
US4593391A (en) Machine check processing system
KR870001307B1 (ko) 버퍼 기억장치의 단일 비트 에러처리시스템
JPH0528061A (ja) 情報処理装置
US5768494A (en) Method of correcting read error in digital data processing system by implementing a predetermind number of data read retrials
US20080022119A1 (en) Method and apparatus for preventing illegal access in electronic device
US6052816A (en) Programmable ROM and parity programmable ROM having a correction coding circuit
US5181206A (en) Prom writer having check sum function
CA1278384C (en) Automatic stop code insertion feature for a word processing apparatus
US5475755A (en) Password processing whereby a foreign password is referred to after fail of several attempts
SE462188B (sv) Minnesenhet innefattande ett minne och en skyddsenhet
WO1999063429A1 (fr) Dispositif de securite, dispositif de codage et systeme et procede de protection de programme
US6782110B1 (en) Method and digital hearing device for detecting and/or removing errors arising in the transmission and storage of data
US5218606A (en) Current-spare switching control system
JPH07105102A (ja) メモリ制御装置
JPH05274227A (ja) 電子ディスク装置
US20040128478A1 (en) Method for identifying a correct command entry address when using command words of different length
JP2904991B2 (ja) 数値制御装置
US20030046504A1 (en) ROM-data read-protection-cancellation device with improved access authority check
JPS5919956A (ja) 複写機用自己診断装置
JP2658342B2 (ja) データ処理装置
JP2900550B2 (ja) ビットエラー検出訂正回路