JPH05275476A

JPH05275476A - 化合物半導体装置

Info

Publication number: JPH05275476A
Application number: JP6835292A
Authority: JP
Inventors: Masaharu Kondo; 雅陽近藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1992-03-26
Filing date: 1992-03-26
Publication date: 1993-10-22

Abstract

(57)【要約】【目的】ゲートパターンを一直線にすることにより、
ゲート電極のステップ断線と耐圧劣化を防止する。【構成】ＧａＡｓ基板（３０）表面を絶縁膜（３１）
で被覆し、斜め蒸着を利用して実効ゲート長を短くする
ＭＥＳＦＥＴにおいて、ゲート電極（２１）のパターン
を、直線部（２５）、拡張部（２８）および共通接続部
（２７）から成る櫛歯形状とし、且つ蒸着方向に対して
陰を形成する部分を全て前記蒸着方向に直交する一直線
に形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、化合物半導体装置に係
り、特にＧａＡｓＭＥＳＦＥＴ（金属ショットキゲー
ト電界効果形トランジスタ）等の、マスクパターンより
ゲート長を短くすることのできる化合物半導体装置に関
する。

【０００２】

【従来の技術】ＧａＡｓ等の化合物半導体は、シリコン
に比べ電子移動度が数倍高いため、ＧａＡｓを能動層と
する種々の電界効果トランジスタが高速および高周波ト
ランジスタとして使用されている。代表的なものとし
て、ＧａＡｓＭＥＳＦＥＴ（ショットキゲート電界効
果形トランジスタ）等がある。係るＧａＡｓＭＥＳＦ
ＥＴにおいては、ゲート長を短くすることが直接高速性
及び高周波特性に影響するので、サブミクロンオーダー
のゲート長を得るために種々の技術が開発されている。

【０００３】図８は、一般的なＧａＡｓＭＥＳＦＥＴ
の平面図である。櫛歯状に延在したゲート電極（１）を
挾むようにしてストライプ状のソース用オーミック電極
とドレイン用オーミック電極とが交互に配置され、これ
ら電気的に分離されたオーミック電極に層間絶縁膜を介
して延在する櫛歯状のソース電極（２）とドレイン電極
（３）とが図中斜線部で示したコンタクトホール（４）
を通してコンタクトすることにより共通接続している。
（５）（６）（７）はボンディングパッドである。

【０００４】このような配線パターンを具備するＧａＡ
ｓＭＥＳＦＥＴにおいて、光露光技術によりマスクパ
ターン寸法よりゲート長を短くすることのできる、サブ
ミクロンオーダーのゲート電極の製造方法が特願平２−
２０２０２４号特許出願に開示されている。前記特許出
願に開示されたゲート電極の製造方法は、次の通りであ
る。先ず図９を参照して、ＧａＡｓ基板（１１）上にオ
ーミック電極（１２）とＳｉＮ絶縁膜（１３）を形成
し、その上にレジストを塗布してホトリソ技術により開
口を形成する。このレジストパターン（１４）がゲート
パターンとなる。ゲートパターンの線幅は、一例として
０．５〜０．８μである。そして、ＧａＡｓ基板（１
１）の垂線に対して１５〜３０°傾けた蒸着により開口
内に第１の金属層（１５）を堆積する。

【０００５】図１０を参照して、レジストパターン（１
４）の開口内の第１の金属層（１５）をマスクとしてＲ
ＩＥにより絶縁膜（１３）をエッチングし、次いで絶縁
膜（１３）の開口をマスクとしてＧａＡｓ基板（１１）
をリセスエッチングすることによりリセス（１５）を形
成する。図１１を参照して、今度は垂直に第２の金属層
（１６）を蒸着し、リフトオフによりレジストパターン
（１４）を除去すると、実効ゲート長０．２〜０．３μ
のゲート電極構造が完成する。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
手法はゲート電極（３）のパターン形状により不良が発
生することが明らかになった。図１２にゲート電極
（３）のパターンの一部を示す。図１３（Ａ）は図１２
のＡＡ’線断面図、図１３（Ｂ）は図１２のＢＢ’線断
面図である。

【０００７】櫛歯形状のゲート電極（３）は、ゲート抵
抗を低減するために櫛歯の根元部分を拡張している。そ
のため、パターンの一部に図示蒸着方向に対して直角で
ない斜線部（１７）を有し、この斜線部（１７）で斜め
蒸着の影響が強くなる。即ち、斜線部（１７）では図９
の工程において第１の金属層（１５）が絶縁膜（１３）
表面を過剰に被覆し、第１の金属層（１５）をマスクと
する図１０の工程において絶縁膜（１３）の開口が他の
約１／３と極めて狭くなり、ゲート電極（３）の実効ゲ
ート長がこの部分で狭くなり過ぎるのである。尚、図１
２に開口した後の絶縁膜（１３）のパターンを点線で示
す。

【０００８】そのため、斜線部（１７）においてゲート
電極（３）のステップカバレージが悪くなり、絶縁膜
（１７）の応力によって図１３（Ｂ）に示すような亀裂
（１８）による断線を生じ易い。この亀裂（１８）が生
じると、これをきっかけとして能動領域まで一気に亀裂
が生じる危険性を有し、製造歩留り及び信頼性上の問題
があった。

【０００９】このような問題を解決するため、図１４に
示すようにホトエッチングによってあらかじめＳｉＮ絶
縁膜（１３）を斜線部（１７）の先端まで後退させる案
が出された。しかしながら、この手法はゲート電極
（３）の拡張部（１９）全面でゲート電極（３）とＧａ
Ａｓ基板（１１）が接触するため、絶縁膜（１３）のマ
スクずれ（特に図面上下方向）によってソースまたはド
レインのオーミック電極（１２）との距離が接近し、耐
圧（Ｖ_GDO，Ｖ_GSO）にばらつきを生じるという新たな問
題点が発生する欠点があった。

【００１０】

【課題を解決するための手段】本発明は上記従来の課題
に鑑み成されたもので、直線部、拡張部、および共通接
続部を有する櫛歯状ゲート電極の拡張部を、拡張する向
きをそろえるようにして形成し、蒸着方向に対向するゲ
ート電極の一辺を、直線部から共通接続部まで一直線状
に形成することにより、従来の課題を全て解消せんとす
るものである。

【００１１】

【作用】本発明によれば、ゲート電極形成用レジストパ
ターン（３３）のうち、斜め蒸着に対してマスキング作
用を有する側のパターン形状を全て一直線状に形成でき
る。そのため、直線部（２５）から共通接続部（２７）
まで絶縁膜（３１）を一定線幅で開口できるので、従来
技術でみられたゲート電極（２１）のステップ断線を防
止できる。また、絶縁膜（３１）を拡張部にも延在させ
ることができるので、図１５の例でみられた耐圧（Ｖ
_GDO，Ｖ_GSO）のばらつきをも防止できる。

【００１２】

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１はＧａＡｓＭＥＳＦＥＴのゲ
ート電極（２１）の櫛歯の根元部分を示す平面図であ
る。同図において、トランジスタの能動領域（２２）に
はストライプ状のオーミックソース電極（２３）とオー
ミックドレイン電極（２４）とがゲート電極（２１）と
の直線部（２５）を挾むようにＳ−Ｄ−Ｓ−Ｄと交互に
配置されている。尚、ソース電極（２３）とドレイン電
極（２４）はＡｕＧｅ／Ｎｉ／Ａｕ構造のオーミック電
極から成る。各ゲート電極（２１）の直線部（２５）は
トランジスタの非能動領域（２６）まで延在され、これ
らと直交する共通接続部（２７）によって共通接続され
ている。また、共通接続部（２７）に接続する根元部分
には、線幅を増大した拡張部（２８）を有する。

【００１３】ゲート電極（２１）の拡張部（２８）は、
非能動領域（２６）において片側だけが拡張されてお
り、その反対側は直線部（２５）から共通接続部（２
７）まで一直線に形成されている。また、全て同じ方向
に拡張されており、前記一直線に形成された部分とゲー
ト電極（２１）の蒸着方向とは図示するように相対向す
るような関係に形成されている。

【００１４】図１のＡＡ’線断面図を（Ａ）、ＢＢ’線
断面図を（Ｂ）として図２〜図７に本発明ＧａＡｓＭ
ＥＳＦＥＴの製造フローを示し、以下に説明する。図２
を参照して、ＧａＡｓ基板（３０）の表面にはＮ⁺型高
濃度がイオン注入又はエピタキシャル成長法によって形
成されており、その表面にストライプ状のＡｕＧｅ／Ｎ
ｉ／Ａｕオーミック電極によって、ソース電極（２３）
とドレイン電極（２４）が形成されている。その上にＣ
ＶＤ法によって数千Å厚のシリコン窒化膜（ＳｉｘＮ
ｙ）から成る絶縁膜（３１）を形成し、さらに通常のホ
トリソ技術によってゲート電極形成用の開口（３２）を
有するレジストパターン（３３）を形成する。このレジ
ストパターン（３３）の開口（３２）は図１のゲート電
極（２１）のパターンと合致する。開口（３２）の線幅
は一例として能動領域（２２）において０．５μ程度で
あり、非能動領域（２６）では拡張部（２８）を形成す
るために幅広に形成されている。また、ゲート電極（２
１）の共通接続部（２７）は、ＧａＡｓ基板（３０）と
シリコン窒化膜との応力緩和を目的として、絶縁膜（３
１）が除去されている。即ち、絶縁膜（３１）で被覆す
る部分はＧａＡｓ基板（３０）の能動領域（２２）とＧ
ａＡｓ基板（３０）の非能動領域（２６）のうち拡張部
（２８）が形成される部分までである。

【００１５】図３を参照して、ウェハ上方より斜め蒸着
によって開口（３２）内に第１の金属層（３４）を形成
する。第１の金属層（３４）はアルミであり、斜め蒸着
の角度は基板の垂線に対して１５°〜３０°である。第
１の金属層（３４）を斜め方向に蒸着することにより、
レジストパターン（３３）の肩部がマスクとなり、一方
の肩部の陰になる部分には第１の金属線（３４）が被着
しない。そして、被着しない部分の線幅が、本発明のゲ
ートパターンは直線部のみで構成されていることから、
ゲート電極（２１）の直線部（２５）から共通接続部
（２７）まで一定の線幅となる。

【００１６】図４を参照して、第１の金属層（３４）を
マスクとしてＲＩＥにより露出した絶縁膜（３１）をエ
ッチング除去し、その後第１の金属層（３４）を除去
し、絶縁膜（３１）の開口をマスクとしてＧａＡｓ基板
（３０）表面をリセスエッチする。先の工程で第１の金
属層（３４）が被着しない部分、即ち絶縁膜（３１）の
露出する部分の線幅が一定であるから、本工程で形成し
た絶縁膜（３１）の開口の線幅とリセス（３５）の幅
も、ゲート電極（２１）の直線部（２５）から共通接続
部（２７）まで一定線幅となる。尚、エッチング後の絶
縁膜（３１）のパターンを図１に点線で示してある。

【００１７】図５を参照して、レジストパターン（３
３）の開口（３２）をマスクとして垂直にＴｉ／Ａｌを
蒸着し、ゲート電極（２１）を形成する。図示するよう
に、能動領域（２２）においてゲート電極（２１）は、
絶縁膜（３１）にまたがって形成されるので実質的なゲ
ート長は０．２〜０．３μであり、レジストパターン
（３３）の０．５μに対して半分程度のゲート長が得ら
れ、かつゲート電極の抵抗は絶縁膜（３１）にまたがる
ように形成されているため０．５μのゲート長並みに小
さい。一方、図５（Ｂ）に示すように非能動領域（２
６）、即ち拡張部（２８）においてもＧａＡｓ表面に接
触する実質的なゲート長は変らず、絶縁膜（３１）にま
たがる部分だけが拡張されてゲートの引出し抵抗を減じ
るように形成されている。従って、ゲート電極（２１）
の直線部（２５）と拡張部（２８）とで絶縁膜（３１）
の開口が同じ線幅を有するので、途中でゲート電極（２
１）がステップ断線を生じる危惧がない。

【００１８】図６を参照して、レジストパターン（３
３）をリフトオフして不要な金属を除去することによ
り、図１のパターンを形成する。この後、各オーミック
電極を共通接続する上層の櫛歯状電極を形成して、図８
のパターンを形成する。以上に説明した本発明のＧａＡ
ｓＦＥＴは、絶縁膜（３１）がゲート電極（２１）の
直線部（２５）から共通接続部（２７）まで同じ線幅で
開口されているので、パターンの途中でゲート電極（２
１）がステップ断線を起こす危惧がない。また、絶縁膜
（３１）がゲート電極（２１）の拡張部（２８）をも被
覆しているので、ゲート電極（２１）のＧａＡｓ接触部
がオーミック電極と確実に離間し、マスク合せ精度によ
る耐圧の低下がない。

【００１９】尚、上記図３の工程において、オーミック
電極がＳ−Ｄ−Ｓ−Ｄと交互に配置されているので、斜
め蒸着を１回で行う場合はこの関係を考慮してマスク設
計を行う必要がある。即ち図７に示すように、斜め蒸着
によって形成される絶縁膜（３１）の露出部分が、ソー
ス電極（２３）の両脇に等距離（Ｌ₁＝Ｌ₂）となるよう
にレジストパターン（３３）の開口（３２）の位置関係
を制御するのである。これは、ゲート電極（２１）のＧ
ａＡｓ接触部をソース電極（２３）側にシフトさせる場
合でも同様の思想で設計する。

【００２０】

【発明の効果】以上に説明した通り、本発明によれば絶
縁膜（３１）の開口がゲート電極（２１）の直線部（２
５）から共通接続部（２７）まで同一線幅となるように
パターン設計されているので、パターン途中でのゲート
電極（２１）のステップ断線を防止できる。また、拡張
部（２８）をも絶縁膜（３１）で被覆することにより、
ゲート電極（２１）のＧａＡｓ接触部をオーミック電極
（２３）（２４）から確実に離間できるので、マスクず
れによる耐圧変動がない。従って歩留りの良い、信頼性
の高い化合物半導体装置を提供できるものである。

【図面の簡単な説明】

【図１】本発明の一実施例のＧａＡｓＭＥＳＦＥＴの
平面図。

【図２】図１の製造方法を説明するための第１の断面
図。

【図３】図１の製造方法を説明するための第２の断面
図。

【図４】図１の製造方法を説明するための第３の断面
図。

【図５】図１の製造方法を説明するための第４の断面
図。

【図６】図１の製造方法を説明するための第５の断面
図。

【図７】図１の製造方法を説明するための第６の断面
図。

【図８】ＧａＡｓＭＥＳＦＥＴを示す平面図。

【図９】従来の製造方法を説明するための第１の断面
図。

【図１０】従来の製造方法を説明するための第２の断面
図。

【図１１】従来の製造方法を説明するための第３の断面
図。

【図１２】従来のゲートパターンを示す平面図。

【図１３】図１２の要部断面図。

【図１４】２番目の従来のゲートパターンを示す平面
図。

Claims

【特許請求の範囲】

【請求項１】平行に延在する複数本の直線部、該直線
部の一端に形成した拡張部、および前記直線部と直交し
て前記拡張部を共通接続する共通接続部から成る櫛歯状
ゲート電極を有し、前記ゲート電極は絶縁膜の開口を通
して半絶縁性基板に接触し且つ前記絶縁膜上にまたがる
ように形成した化合物半導体装置において、前記ゲート電極の拡張部は前記絶縁膜の開口とは反対の
側に拡張され、前記絶縁膜の開口が位置する側のゲート
電極は前記直線部から前記共通接続部まで一直線に形成
され、且つ前記絶縁膜は前記ゲート電極の拡張部にも延
在することを特徴とする化合物半導体装置。
【請求項２】前記ゲート電極の引出し部は前記絶縁膜
が除去され、全面において前記ゲート電極と前記半絶縁
性基板とが接触していることを特徴とする化合物半導体
装置。