JPH05265182A - 位相シフト層を有するフォトマスクの製造方法 - Google Patents
位相シフト層を有するフォトマスクの製造方法Info
- Publication number
- JPH05265182A JPH05265182A JP6455092A JP6455092A JPH05265182A JP H05265182 A JPH05265182 A JP H05265182A JP 6455092 A JP6455092 A JP 6455092A JP 6455092 A JP6455092 A JP 6455092A JP H05265182 A JPH05265182 A JP H05265182A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- phase shift
- thin film
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 電子線描画装置を用いて位相シフトレチクル
の位相シフターを形成する際、チャージアップ現象を効
率よく防止する。 【構成】 位相シフター層を形成した基板上に、レジス
ト薄膜を形成し、このレジスト薄膜に電離放射線にてパ
ターン描画を行い、パターン描画後のレジスト薄膜を現
像してレジストパターンを形成し、このレジストパター
ンをマスクとして露出した位相シフター層をエッチング
し、エッチング終了後、残存したレジストを除去する位
相シフトフォトマスクの製造において、位相シフターパ
ターン描画時に、パターン描画域をその周囲複数方向か
ら取り囲む基板周辺の複数位置において、レジスト薄膜
をアース１３、１４する。
の位相シフターを形成する際、チャージアップ現象を効
率よく防止する。 【構成】 位相シフター層を形成した基板上に、レジス
ト薄膜を形成し、このレジスト薄膜に電離放射線にてパ
ターン描画を行い、パターン描画後のレジスト薄膜を現
像してレジストパターンを形成し、このレジストパター
ンをマスクとして露出した位相シフター層をエッチング
し、エッチング終了後、残存したレジストを除去する位
相シフトフォトマスクの製造において、位相シフターパ
ターン描画時に、パターン描画域をその周囲複数方向か
ら取り囲む基板周辺の複数位置において、レジスト薄膜
をアース１３、１４する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ、超ＬＳＩ等の
高密度集積回路の製造に用いられるレチクル及びその製
造方法に係わり、特に、微細なパターンを高精度に形成
する際に用いられる位相シフト層を有するフォトマスク
の製造方法に関する。
高密度集積回路の製造に用いられるレチクル及びその製
造方法に係わり、特に、微細なパターンを高精度に形成
する際に用いられる位相シフト層を有するフォトマスク
の製造方法に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ、超ＬＳＩ等の半導体集積
回路は、シリコンウェーハ等の被加工基板上にレジスト
を塗布し、ステッパー等により所望のパターンを露光し
た後、現像、エッチング、ドーピング、ＣＶＤ等を行
う、いわゆるリソグラフィー工程を繰り返すことによっ
て製造されている。
回路は、シリコンウェーハ等の被加工基板上にレジスト
を塗布し、ステッパー等により所望のパターンを露光し
た後、現像、エッチング、ドーピング、ＣＶＤ等を行
う、いわゆるリソグラフィー工程を繰り返すことによっ
て製造されている。
【０００３】このようなリソグラフィー工程に使用され
るレチクルと呼ばれるフォトマスクは、半導体集積回路
の高性能化、高集積化に伴ってますます高精度なものが
要求される傾向にあり、例えば、代表的なＬＳＩである
ＤＲＡＭを例にとると、１ＭビットＤＲＡＭ用の５倍レ
チクル、すなわち、露光するパターンの５倍のサイズを
有するレチクルにおける寸法のずれは、平均値±３σ
（σは標準偏差）をとった場合においても、０．１５μ
ｍの精度が要求され、同様に、４ＭビットＤＲＡＭ用の
５倍レチクルは０．１〜０．１５μｍの寸法精度が、１
６ＭビットＤＲＡＭ用５倍レチクルは０．０５〜０．１
μｍの寸法精度が、６４ＭビットＤＲＡＭ用５倍レチク
ルは０．０３〜０．０７μｍの寸法精度が要求されてい
る。
るレチクルと呼ばれるフォトマスクは、半導体集積回路
の高性能化、高集積化に伴ってますます高精度なものが
要求される傾向にあり、例えば、代表的なＬＳＩである
ＤＲＡＭを例にとると、１ＭビットＤＲＡＭ用の５倍レ
チクル、すなわち、露光するパターンの５倍のサイズを
有するレチクルにおける寸法のずれは、平均値±３σ
（σは標準偏差）をとった場合においても、０．１５μ
ｍの精度が要求され、同様に、４ＭビットＤＲＡＭ用の
５倍レチクルは０．１〜０．１５μｍの寸法精度が、１
６ＭビットＤＲＡＭ用５倍レチクルは０．０５〜０．１
μｍの寸法精度が、６４ＭビットＤＲＡＭ用５倍レチク
ルは０．０３〜０．０７μｍの寸法精度が要求されてい
る。
【０００４】さらに、これらのレチクルを使用して形成
されるデバイスパターンの線幅は、１ＭビットＤＲＡＭ
で１．２μｍ、４ＭビットＤＲＡＭでは０．８μｍ、１
６ＭビットＤＲＡＭでは０．６μｍ、６４ＭビットＤＲ
ＡＭでは０．３５μｍと、ますます微細化が要求されて
おり、このような要求に応えるために、様々な露光方法
が研究されている。
されるデバイスパターンの線幅は、１ＭビットＤＲＡＭ
で１．２μｍ、４ＭビットＤＲＡＭでは０．８μｍ、１
６ＭビットＤＲＡＭでは０．６μｍ、６４ＭビットＤＲ
ＡＭでは０．３５μｍと、ますます微細化が要求されて
おり、このような要求に応えるために、様々な露光方法
が研究されている。
【０００５】ところが、例えば６４ＭビットＤＲＡＭク
ラスの次々世代のデバイスパターンになると、これまで
のレチクルを用いたステッパー露光方式では、レジスト
パターンの解像限界となり、この限界を乗り越えるもの
として、例えば、特開昭５８−１７３７４４号公報、特
公昭６２−５９２９６号公報等に示されているように、
位相シフトレチクルという新しい考え方のレチクルが提
案されてきている。位相シフトレチクルを用いる位相シ
フトリソグラフィーは、レチクルを透過する光の位相を
操作することによって、投影像の分解能及びコントラス
トを向上させる技術である。
ラスの次々世代のデバイスパターンになると、これまで
のレチクルを用いたステッパー露光方式では、レジスト
パターンの解像限界となり、この限界を乗り越えるもの
として、例えば、特開昭５８−１７３７４４号公報、特
公昭６２−５９２９６号公報等に示されているように、
位相シフトレチクルという新しい考え方のレチクルが提
案されてきている。位相シフトレチクルを用いる位相シ
フトリソグラフィーは、レチクルを透過する光の位相を
操作することによって、投影像の分解能及びコントラス
トを向上させる技術である。
【０００６】位相シフトリソグラフィーを図面に従って
簡単に説明する。図２は位相シフト法の原理を示す図、
図３は従来法を示す図であり、図２（ａ）及び図３
（ａ）はレチクルの断面図、図２（ｂ）及び図３（ｂ）
はレチクル上の光の振幅、図２（ｃ）及び図３（ｃ）は
ウェーハ上の光の振幅、図２（ｄ）及び図３（ｄ）はウ
ェーハ上の光強度をそれぞれ示し、１は基板、２は遮光
膜、３は位相シフター、４は入射光を示す。
簡単に説明する。図２は位相シフト法の原理を示す図、
図３は従来法を示す図であり、図２（ａ）及び図３
（ａ）はレチクルの断面図、図２（ｂ）及び図３（ｂ）
はレチクル上の光の振幅、図２（ｃ）及び図３（ｃ）は
ウェーハ上の光の振幅、図２（ｄ）及び図３（ｄ）はウ
ェーハ上の光強度をそれぞれ示し、１は基板、２は遮光
膜、３は位相シフター、４は入射光を示す。
【０００７】従来法においては、図３（ａ）に示すよう
に、ガラス等からなる基板１にクロム等からなる遮光膜
２が形成されて、所定のパターンの光透過部が形成され
ているだけであるが、位相シフトリソグラフィーでは、
図２（ａ）に示すように、レチクル上の隣接する光透過
部の一方に位相を反転（位相差１８０°）させるための
透過膜からなる位相シフター３が設けられている。した
がって、従来法においては、レチクル上の光の振幅は図
３（ｂ）に示すように同相となり、ウェーハ上の光の振
幅も図３（ｃ）に示すように同相となるので、その結
果、図３（ｄ）のようにウェーハ上のパターンを分離す
ることができないのに対して、位相シフトリソグラフィ
ーにおいては、位相シフターを透過した光は、図２
（ｂ）に示すように、隣接パターンの間で互いに逆位相
になされるため、パターンの境界部で光強度が零にな
り、図２（ｄ）に示すように隣接するパターンを明瞭に
分離することができる。このように、位相シフトリソグ
ラフィーにおいては、従来は分離できなかったパターン
も分離可能となり、解像度を向上させることができるも
のである。
に、ガラス等からなる基板１にクロム等からなる遮光膜
２が形成されて、所定のパターンの光透過部が形成され
ているだけであるが、位相シフトリソグラフィーでは、
図２（ａ）に示すように、レチクル上の隣接する光透過
部の一方に位相を反転（位相差１８０°）させるための
透過膜からなる位相シフター３が設けられている。した
がって、従来法においては、レチクル上の光の振幅は図
３（ｂ）に示すように同相となり、ウェーハ上の光の振
幅も図３（ｃ）に示すように同相となるので、その結
果、図３（ｄ）のようにウェーハ上のパターンを分離す
ることができないのに対して、位相シフトリソグラフィ
ーにおいては、位相シフターを透過した光は、図２
（ｂ）に示すように、隣接パターンの間で互いに逆位相
になされるため、パターンの境界部で光強度が零にな
り、図２（ｄ）に示すように隣接するパターンを明瞭に
分離することができる。このように、位相シフトリソグ
ラフィーにおいては、従来は分離できなかったパターン
も分離可能となり、解像度を向上させることができるも
のである。
【０００８】次に、上記のような位相シフトレチクルの
従来の製造方法の１例を図面を参照して説明する。図４
は位相シフトレチクルの製造工程を示す断面図であり、
図中、３１は基板、３２はクロム等の遮光膜パターン、
３３はアライメントマーク、３４は位相シフター層、３
５はレジスト層、３６はエッチングストッパー層、３７
はレーザー光又は電子線等の電離放射線、３８は露光部
分、３９はエッチングガスプラズマ、４０は酸素プラズ
マを示す。
従来の製造方法の１例を図面を参照して説明する。図４
は位相シフトレチクルの製造工程を示す断面図であり、
図中、３１は基板、３２はクロム等の遮光膜パターン、
３３はアライメントマーク、３４は位相シフター層、３
５はレジスト層、３６はエッチングストッパー層、３７
はレーザー光又は電子線等の電離放射線、３８は露光部
分、３９はエッチングガスプラズマ、４０は酸素プラズ
マを示す。
【０００９】まず、遮光膜パターン３２を形成したレチ
クル上に、スピンオングラス（ＳＯＧ）あるいはスパッ
タ法、ＣＶＤ法等により、ＳｉＯ2 膜を位相シフター層
３４として形成する（同図（ａ））。続いて、この位相
シフター層３４の上にレジストをスピンコーティング等
の常法により均一に塗布し、加熱乾燥処理を施し、厚さ
０．１〜２．０μｍ程度のレジスト層３５を形成する
（同図（ｂ））。加熱乾燥処理は、使用するレジストの
種類にもよるが、通常８０〜２００℃で５〜６０分間程
度行う。次に、同図（ｃ）に示すように、レジスト層３
５に常法に従って電子線描画装置等の露光装置を用いて
アライメントを行い所望のパターンを描画して、露光部
分３８を形成する。続いて、所定の現像液で現像し、所
定のリンス液でリンスして、同図（ｄ）に示すようなレ
ジストパターン３８を形成する。
クル上に、スピンオングラス（ＳＯＧ）あるいはスパッ
タ法、ＣＶＤ法等により、ＳｉＯ2 膜を位相シフター層
３４として形成する（同図（ａ））。続いて、この位相
シフター層３４の上にレジストをスピンコーティング等
の常法により均一に塗布し、加熱乾燥処理を施し、厚さ
０．１〜２．０μｍ程度のレジスト層３５を形成する
（同図（ｂ））。加熱乾燥処理は、使用するレジストの
種類にもよるが、通常８０〜２００℃で５〜６０分間程
度行う。次に、同図（ｃ）に示すように、レジスト層３
５に常法に従って電子線描画装置等の露光装置を用いて
アライメントを行い所望のパターンを描画して、露光部
分３８を形成する。続いて、所定の現像液で現像し、所
定のリンス液でリンスして、同図（ｄ）に示すようなレ
ジストパターン３８を形成する。
【００１０】次に、必要に応じて加熱乾燥処理及びデス
カム処理を行った後、同図（ｄ）に示すように、レジス
トパターン３８の開口部から露出する透明膜３４部分を
エッチングガスプラズマ３９によりドライエッチング
し、位相シフターパターン３４を形成する（同図
（ｅ））。なお、この位相シフターパターン３４の形成
は、エッチングガスプラズマ３９によるドライエッチン
グに代えてウェットエッチングにより行ってもよいこと
は当業者に明らかである。
カム処理を行った後、同図（ｄ）に示すように、レジス
トパターン３８の開口部から露出する透明膜３４部分を
エッチングガスプラズマ３９によりドライエッチング
し、位相シフターパターン３４を形成する（同図
（ｅ））。なお、この位相シフターパターン３４の形成
は、エッチングガスプラズマ３９によるドライエッチン
グに代えてウェットエッチングにより行ってもよいこと
は当業者に明らかである。
【００１１】次に、残存したレジスト３８を、同図
（ｆ）に示すように、酸素プラズマ４０により灰化除去
する。
（ｆ）に示すように、酸素プラズマ４０により灰化除去
する。
【００１２】以上の工程により、同図（ｇ）に示すよう
な位相シフター３４を有する位相シフトレチクルが完成
する。
な位相シフター３４を有する位相シフトレチクルが完成
する。
【００１３】上記した従来の位相シフトレチクルの製造
方法において、位相シフターを形成するためにレジスト
層にパターン描画する際の描画装置としては、最近で
は、レチクルの描画装置として一般的な電子線描画装
置、例えば、ＥＴＥＣ社製ＭＥＢＥＳ、日本電子（株）
製ＪＢＸ−６ＡＩＩＩ、ＪＢＸ−７０００ＭＶ、（株）
日立製作所製ＨＬ−７００等を用いてパターン描画が行
われている。
方法において、位相シフターを形成するためにレジスト
層にパターン描画する際の描画装置としては、最近で
は、レチクルの描画装置として一般的な電子線描画装
置、例えば、ＥＴＥＣ社製ＭＥＢＥＳ、日本電子（株）
製ＪＢＸ−６ＡＩＩＩ、ＪＢＸ−７０００ＭＶ、（株）
日立製作所製ＨＬ−７００等を用いてパターン描画が行
われている。
【００１４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の位相シフトレチクルの製造方法においては、位
相シフターを形成するために、電子線露光装置等にてア
ライメントを行いレジスト層にパターン描画する際、位
相シフター層が非導電層であるため、レジスト層が帯電
してチャージアップ現象が発生してしまい、電子線等の
電離放射線によるパターン描画精度が低下するという問
題がある。特に、位相シフトフォトマスクの製造におい
ては、通常のフォトマスクに比較して、チャージアップ
現象が顕著に発現するといった問題があり、これを解決
することは研究者に課せられた使命であった。
た従来の位相シフトレチクルの製造方法においては、位
相シフターを形成するために、電子線露光装置等にてア
ライメントを行いレジスト層にパターン描画する際、位
相シフター層が非導電層であるため、レジスト層が帯電
してチャージアップ現象が発生してしまい、電子線等の
電離放射線によるパターン描画精度が低下するという問
題がある。特に、位相シフトフォトマスクの製造におい
ては、通常のフォトマスクに比較して、チャージアップ
現象が顕著に発現するといった問題があり、これを解決
することは研究者に課せられた使命であった。
【００１５】本発明はこのような状況に鑑みてなされた
ものであり、その目的は、電子線描画装置等を用いて位
相シフトレチクルの位相シフターを形成する際、チャー
ジアップ現象を効率よく防止して、高精度の位相シフト
レチクルを製造することができる、より実用的な製造方
法を提供することにある。
ものであり、その目的は、電子線描画装置等を用いて位
相シフトレチクルの位相シフターを形成する際、チャー
ジアップ現象を効率よく防止して、高精度の位相シフト
レチクルを製造することができる、より実用的な製造方
法を提供することにある。
【００１６】
【課題を解決するための手段】本発明は、上記の問題に
鑑み、従来の位相シフトレチクルの製造プロセスを大幅
に変更することなく、高精度の位相シフトレチクルを安
定して製造する方法を開発すべく検討した結果、位相シ
フターパターン描画時に描画域を囲む基板周辺の複数点
にアース点を設けることにより、チャージアップ現象を
効率よく防止して、高精度の位相シフトレチクルを製造
することができることを見出し、かかる知見に基づいて
本発明を完成したものである。
鑑み、従来の位相シフトレチクルの製造プロセスを大幅
に変更することなく、高精度の位相シフトレチクルを安
定して製造する方法を開発すべく検討した結果、位相シ
フターパターン描画時に描画域を囲む基板周辺の複数点
にアース点を設けることにより、チャージアップ現象を
効率よく防止して、高精度の位相シフトレチクルを製造
することができることを見出し、かかる知見に基づいて
本発明を完成したものである。
【００１７】以下、本発明の位相シフト層を有するフォ
トマスクの製造方法を図面を参照にして説明する。全体
の製造工程は、例えば図４に示したようなものである
が、図４（ｃ）の段階、すなわち、電子線描画装置等の
チャージアップを引き起こす電子線等の電離放射線によ
って、レジスト層に位相シフターパターンを描画すると
き、パターン描画域をその周囲複数方向から取り囲む基
板周辺の複数位置において、レジスト層をアースする。
トマスクの製造方法を図面を参照にして説明する。全体
の製造工程は、例えば図４に示したようなものである
が、図４（ｃ）の段階、すなわち、電子線描画装置等の
チャージアップを引き起こす電子線等の電離放射線によ
って、レジスト層に位相シフターパターンを描画すると
き、パターン描画域をその周囲複数方向から取り囲む基
板周辺の複数位置において、レジスト層をアースする。
【００１８】図面に基づいて、より詳しく説明すると、
図５にフォトマスク基板１１を製造中に保持する従来の
基板カセット１２の上面図と断面図を示すが、基板１１
上のレジスト層をアースするアースピン１３は、基板１
１周辺の単数の位置にのみ接触するようにしか設けられ
ていなかった。そのため、特にアース位置と反対側の描
画域においてチャージアップ現象を防止することはきな
かった。これに対して、本発明においては、図１（ａ）
及び（ｂ）に同様の図面を示すように、基板１１周辺の
それを複数方向から取り囲む複数位置にアースピン１３
を配置して、基板１１周辺に複数点で接触させるように
するか（図（ａ）、又は、基板カセット１２の基板保持
開口周辺上部から導電性のひさし部材１４を内側へ張り
出させ、このひさし部材１４を基板１１周辺に面接触さ
せるようにする（図（ｂ））。このようにすると、描画
域周辺何れの側からも近い距離でアースされるので、描
画域全域でチャージアップ現象を防止でき、高精度の位
相シフトレチクルを製造することができるようになる。
図５にフォトマスク基板１１を製造中に保持する従来の
基板カセット１２の上面図と断面図を示すが、基板１１
上のレジスト層をアースするアースピン１３は、基板１
１周辺の単数の位置にのみ接触するようにしか設けられ
ていなかった。そのため、特にアース位置と反対側の描
画域においてチャージアップ現象を防止することはきな
かった。これに対して、本発明においては、図１（ａ）
及び（ｂ）に同様の図面を示すように、基板１１周辺の
それを複数方向から取り囲む複数位置にアースピン１３
を配置して、基板１１周辺に複数点で接触させるように
するか（図（ａ）、又は、基板カセット１２の基板保持
開口周辺上部から導電性のひさし部材１４を内側へ張り
出させ、このひさし部材１４を基板１１周辺に面接触さ
せるようにする（図（ｂ））。このようにすると、描画
域周辺何れの側からも近い距離でアースされるので、描
画域全域でチャージアップ現象を防止でき、高精度の位
相シフトレチクルを製造することができるようになる。
【００１９】なお、アース位置を上記のように基板周辺
の複数位置に設け、さらに、描画前に位相シフター用レ
ジスト層表面に導電性樹脂を塗布しておくと、上記チャ
ージアップ現象はより効率的に防止することができる。
の複数位置に設け、さらに、描画前に位相シフター用レ
ジスト層表面に導電性樹脂を塗布しておくと、上記チャ
ージアップ現象はより効率的に防止することができる。
【００２０】なお、本発明の製造方法は、図２に示した
ような空間周波数型の位相シフトフォトマスクに限らず
ハーフトーン型位相シフトフォトマスク等、他の形式の
位相シフトフォトマスク及び通常の高精度フォトマスク
の製造方法にも適用できる。また、遮光膜層と位相シフ
ター層の積層関係も、何れが上にあっても適用できる。
ような空間周波数型の位相シフトフォトマスクに限らず
ハーフトーン型位相シフトフォトマスク等、他の形式の
位相シフトフォトマスク及び通常の高精度フォトマスク
の製造方法にも適用できる。また、遮光膜層と位相シフ
ター層の積層関係も、何れが上にあっても適用できる。
【００２１】以上から明らかなように、本発明の位相シ
フト層を有するフォトマスクの製造方法は、位相シフタ
ー層を形成した基板上に、レジスト薄膜を形成し、この
レジスト薄膜に電離放射線にてパターン描画を行い、パ
ターン描画後のレジスト薄膜を現像してレジストパター
ンを形成し、このレジストパターンをマスクとして露出
した位相シフター層をエッチングし、エッチング終了
後、残存したレジストを除去する位相シフト層を有する
フォトマスクの製造方法において、少なくとも前記パタ
ーン描画時に、パターン描画域をその周囲複数方向から
取り囲む基板周辺の複数位置において、レジスト薄膜を
アースすることを特徴とする方法である。
フト層を有するフォトマスクの製造方法は、位相シフタ
ー層を形成した基板上に、レジスト薄膜を形成し、この
レジスト薄膜に電離放射線にてパターン描画を行い、パ
ターン描画後のレジスト薄膜を現像してレジストパター
ンを形成し、このレジストパターンをマスクとして露出
した位相シフター層をエッチングし、エッチング終了
後、残存したレジストを除去する位相シフト層を有する
フォトマスクの製造方法において、少なくとも前記パタ
ーン描画時に、パターン描画域をその周囲複数方向から
取り囲む基板周辺の複数位置において、レジスト薄膜を
アースすることを特徴とする方法である。
【００２２】この場合、アースをアースピンの接触によ
って行うようにしてもよく、また、アース部材との面接
触によって行うようにしてもよい。レジスト薄膜形成前
に、位相シフター層の描画域周辺上にアース用導電パタ
ーンを設けてもよい。なお、レジスト薄膜形成後に、そ
の表面に導電性樹脂を塗布することにより、チャージア
ップ現象はより効率的に防止することができる。
って行うようにしてもよく、また、アース部材との面接
触によって行うようにしてもよい。レジスト薄膜形成前
に、位相シフター層の描画域周辺上にアース用導電パタ
ーンを設けてもよい。なお、レジスト薄膜形成後に、そ
の表面に導電性樹脂を塗布することにより、チャージア
ップ現象はより効率的に防止することができる。
【００２３】
【作用】本発明においては、少なくとも位相シフターパ
ターン描画時に、パターン描画域をその周囲複数方向か
ら取り囲む基板周辺の複数位置において、レジスト薄膜
をアースするようにして、描画域周辺何れの側からも近
い距離でアースされるので、描画域全域でチャージアッ
プ現象が防止でき、高精度の位相シフトレチクルを製造
することができる。
ターン描画時に、パターン描画域をその周囲複数方向か
ら取り囲む基板周辺の複数位置において、レジスト薄膜
をアースするようにして、描画域周辺何れの側からも近
い距離でアースされるので、描画域全域でチャージアッ
プ現象が防止でき、高精度の位相シフトレチクルを製造
することができる。
【００２４】
【実施例】以下、本発明の位相シフト層を有するフォト
マスクの製造方法の実施例と比較例を説明する。
マスクの製造方法の実施例と比較例を説明する。
【００２５】実施例１ 光学研磨された５インチ角の超高純度合成石英ガラス基
板上に、約１００ｎｍ厚のアルミナ薄膜からなるエッチ
ングストッパー層と、約４００ｎｍ厚のＳＯＧ（スピン
オングラス）からなる位相シフター層と、約１００ｎｍ
厚のクロムを主体とする遮光薄膜との３層構造を形成し
た位相シフトフォトマスク基板上に、電子線レジスト
（東レ（株）社製 ＥＢＲ−９）をスピンコーティング
法により塗布し、１９０℃で３０分加熱処理して、厚さ
０．５μｍの均一なレジスト薄膜を得た。
板上に、約１００ｎｍ厚のアルミナ薄膜からなるエッチ
ングストッパー層と、約４００ｎｍ厚のＳＯＧ（スピン
オングラス）からなる位相シフター層と、約１００ｎｍ
厚のクロムを主体とする遮光薄膜との３層構造を形成し
た位相シフトフォトマスク基板上に、電子線レジスト
（東レ（株）社製 ＥＢＲ−９）をスピンコーティング
法により塗布し、１９０℃で３０分加熱処理して、厚さ
０．５μｍの均一なレジスト薄膜を得た。
【００２６】次に、この基板に、常法に従って電子線露
光装置により２０ｋＶの加速電圧で、約１０μＣ／ｃｍ
2 の露光量でパターン描画を行った。
光装置により２０ｋＶの加速電圧で、約１０μＣ／ｃｍ
2 の露光量でパターン描画を行った。
【００２７】続いて、メチルイソブチルケトンを主成分
とする有機溶剤で現像し、イソプロピルアルコールにて
リンスしてレジストパターンを形成した。
とする有機溶剤で現像し、イソプロピルアルコールにて
リンスしてレジストパターンを形成した。
【００２８】続いて、レジストパターンの開口部より露
出したクロム層を硝酸第二セリウムアンモニウム水溶液
を主成分とするエッチング液にて６０秒間エッチング
し、残存するレジストを酸素プラズマにより灰化除去し
た。
出したクロム層を硝酸第二セリウムアンモニウム水溶液
を主成分とするエッチング液にて６０秒間エッチング
し、残存するレジストを酸素プラズマにより灰化除去し
た。
【００２９】続いて、このフォトマスクを検査し、必要
によってはパターン修正を加え、洗浄して、クロムパタ
ーンを完成させた。
によってはパターン修正を加え、洗浄して、クロムパタ
ーンを完成させた。
【００３０】次に、このクロムパターン上に電子線レジ
スト（日本ゼオン（株）社製 ＺＥＰ−５２０）をスピ
ンコーティングにより塗布し、９０℃で３０分間加熱乾
燥処理を施し、厚さ０．６μｍの均一なレジスト薄膜を
得た。
スト（日本ゼオン（株）社製 ＺＥＰ−５２０）をスピ
ンコーティングにより塗布し、９０℃で３０分間加熱乾
燥処理を施し、厚さ０．６μｍの均一なレジスト薄膜を
得た。
【００３１】このレジスト薄膜上に帯電防止膜（日東化
学（株）社製 ＴＱＶ）をスピンコーティング法にて塗
布し、７０℃で１０分間加熱乾燥して、厚さ５０ｎｍの
均一な膜を得た。
学（株）社製 ＴＱＶ）をスピンコーティング法にて塗
布し、７０℃で１０分間加熱乾燥して、厚さ５０ｎｍの
均一な膜を得た。
【００３２】この基板をその端から約５ｍｍの幅で面接
触でアースをとれるタイプの基板カセット（図１（ｂ）
参照）を使用して、通常の電子線露光装置を用いてアラ
イメントしながら描画を行った。この時の露光量は、加
速電圧２０ｋＶにて１６μＣ／ｃｍ2 で行った。
触でアースをとれるタイプの基板カセット（図１（ｂ）
参照）を使用して、通常の電子線露光装置を用いてアラ
イメントしながら描画を行った。この時の露光量は、加
速電圧２０ｋＶにて１６μＣ／ｃｍ2 で行った。
【００３３】続いて、メチルイソブチルケトンとメチル
エチルケトンの混合液からなる有機溶剤で現像し、イソ
プロピルアルコールにてリンスして、レジストパターン
を形成した。
エチルケトンの混合液からなる有機溶剤で現像し、イソ
プロピルアルコールにてリンスして、レジストパターン
を形成した。
【００３４】続いて、必要に応じて短時間の酸素プラズ
マ処理（デスカム処理）を施した後、レジストパターン
の開口部より露出した位相シフター層をフッ化カーボン
系のガスを主成分とするエッチングガスにて３００秒間
ドライエッチングし、残存するレジストを酸素プラズマ
により灰化除去し、位相シフト層を有するレチクルを完
成させた。
マ処理（デスカム処理）を施した後、レジストパターン
の開口部より露出した位相シフター層をフッ化カーボン
系のガスを主成分とするエッチングガスにて３００秒間
ドライエッチングし、残存するレジストを酸素プラズマ
により灰化除去し、位相シフト層を有するレチクルを完
成させた。
【００３５】こうして完成した位相シフトレチクルは、
位相シフターの位置ズレが最大０．０４３μｍという高
精度なものであった。
位相シフターの位置ズレが最大０．０４３μｍという高
精度なものであった。
【００３６】実施例２ 光学研磨された５インチ角の超高純度合成石英ガラス基
板上に、約１００ｎｍ厚のアルミナ薄膜からなるエッチ
ングストッパー層と、約４０ｎｍ厚の低反射クロム薄膜
と、約６０ｎｍ厚のクロム薄膜と、約４０ｎｍ厚の低反
射クロム薄膜との４層構造を形成した位相シフトフォト
マスク基板上に、電子線レジスト（東ソー（株）社製
ＣＭＳ−ＥＸ（Ｓ））をスピンコーティング法により塗
布し、１２０℃で３０分加熱処理して、厚さ０．６μｍ
の均一なレジスト薄膜を得た。
板上に、約１００ｎｍ厚のアルミナ薄膜からなるエッチ
ングストッパー層と、約４０ｎｍ厚の低反射クロム薄膜
と、約６０ｎｍ厚のクロム薄膜と、約４０ｎｍ厚の低反
射クロム薄膜との４層構造を形成した位相シフトフォト
マスク基板上に、電子線レジスト（東ソー（株）社製
ＣＭＳ−ＥＸ（Ｓ））をスピンコーティング法により塗
布し、１２０℃で３０分加熱処理して、厚さ０．６μｍ
の均一なレジスト薄膜を得た。
【００３７】次に、この基板に、常法に従って電子線露
光装置によりパターン描画を行った。この際の加速電圧
は１０ｋＶで、露光量は２μＣ／ｃｍ2 で露光した。
光装置によりパターン描画を行った。この際の加速電圧
は１０ｋＶで、露光量は２μＣ／ｃｍ2 で露光した。
【００３８】続いて、エチルセロソルブと酢酸イソアミ
ルとを主成分とする有機溶剤で現像し、イソプロピルア
ルコールにてリンスして、レジストパターンを形成し
た。
ルとを主成分とする有機溶剤で現像し、イソプロピルア
ルコールにてリンスして、レジストパターンを形成し
た。
【００３９】続いて、１５０℃で３０分間ポストベーク
し、３分間酸素プラズマにてデスカム処理した後、レジ
ストパターンの開口部より露出したクロム層を硝酸第二
セリウムアンモニウム水溶液を主成分とするエッチング
液にて６０秒間エッチングし、残存するレジストを酸素
プラズマにより灰化除去して、クロムレチクルを完成さ
せた。
し、３分間酸素プラズマにてデスカム処理した後、レジ
ストパターンの開口部より露出したクロム層を硝酸第二
セリウムアンモニウム水溶液を主成分とするエッチング
液にて６０秒間エッチングし、残存するレジストを酸素
プラズマにより灰化除去して、クロムレチクルを完成さ
せた。
【００４０】続いて、このフォトマスクを検査し、必要
によってはパターン修正を加え、洗浄した後、クロムパ
ターン上にＳＯＧをスピンコーティングにより塗布し、
加熱乾燥処理を施し、厚さ０．４μｍのＳＯＧからなる
位相シフター層を形成した。加熱乾燥処理は、９０℃で
３０分、１５０℃で３０分、４００℃で６０分行った。
によってはパターン修正を加え、洗浄した後、クロムパ
ターン上にＳＯＧをスピンコーティングにより塗布し、
加熱乾燥処理を施し、厚さ０．４μｍのＳＯＧからなる
位相シフター層を形成した。加熱乾燥処理は、９０℃で
３０分、１５０℃で３０分、４００℃で６０分行った。
【００４１】このＳＯＧからなる位相シフター層を形成
したマスク基板上に、電子線レジスト（シプレイ社製
ＳＡＬ−６０１）をスピンコーティング法により塗布
し、９０℃で３０分間加熱乾燥して、厚さ０．６μｍの
均一なレジスト薄膜を得た。
したマスク基板上に、電子線レジスト（シプレイ社製
ＳＡＬ−６０１）をスピンコーティング法により塗布
し、９０℃で３０分間加熱乾燥して、厚さ０．６μｍの
均一なレジスト薄膜を得た。
【００４２】続いて、このレジスト薄膜上に帯電防止樹
脂（昭和電工（株）社製 エスペーサ−１００）を５０
ｎｍ厚で塗布した。
脂（昭和電工（株）社製 エスペーサ−１００）を５０
ｎｍ厚で塗布した。
【００４３】次に、この基板をその端から約５ｍｍの幅
で面接触でアースをとれるタイプの基板カセット（図１
（ｂ）参照）を使用して、通常の電子線露光装置を用い
てアライメントしながら描画を行った。この時の露光量
は、加速電圧２０ｋＶにて１０μＣ／ｃｍ2 であった。
で面接触でアースをとれるタイプの基板カセット（図１
（ｂ）参照）を使用して、通常の電子線露光装置を用い
てアライメントしながら描画を行った。この時の露光量
は、加速電圧２０ｋＶにて１０μＣ／ｃｍ2 であった。
【００４４】続いて、テトラメチルアンモニウムハイド
ロオキサイドを主成分とするアルカリ水溶液で現像し、
純水にてリンスして、レジストパターンを形成した。
ロオキサイドを主成分とするアルカリ水溶液で現像し、
純水にてリンスして、レジストパターンを形成した。
【００４５】続いて、レジストパターンの開口部より露
出した位相シフター層をフッ化カーボンを主成分とする
エッチングガスにて約２０分間ドライエッチングし、残
存するレジストをエタノールアミンを主成分とするレジ
スト剥離液にて除去し、位相シフト層を有するレチクル
を完成させた。
出した位相シフター層をフッ化カーボンを主成分とする
エッチングガスにて約２０分間ドライエッチングし、残
存するレジストをエタノールアミンを主成分とするレジ
スト剥離液にて除去し、位相シフト層を有するレチクル
を完成させた。
【００４６】こうして完成した位相シフトレチクルは、
位相シフターの位置精度が最大０．０５μｍという高精
度なものであった。
位相シフターの位置精度が最大０．０５μｍという高精
度なものであった。
【００４７】比較例 光学研磨された５インチ角の超高純度合成石英ガラス基
板上に、約１００ｎｍ厚のアルミナ薄膜からなるエッチ
ングストッパー層と、約４０ｎｍ厚の低反射クロム薄膜
と、約６０ｎｍ厚のクロム薄膜と、約４０ｎｍ厚の低反
射クロム薄膜との４層構造を形成した位相シフトフォト
マスク基板上に、電子線レジスト（東ソー（株）社製
ＣＭＳ−ＥＸ（Ｓ））をスピンコーティング法により塗
布し、１２０℃で３０分加熱処理して、厚さ０．６μｍ
の均一なレジスト薄膜を得た。
板上に、約１００ｎｍ厚のアルミナ薄膜からなるエッチ
ングストッパー層と、約４０ｎｍ厚の低反射クロム薄膜
と、約６０ｎｍ厚のクロム薄膜と、約４０ｎｍ厚の低反
射クロム薄膜との４層構造を形成した位相シフトフォト
マスク基板上に、電子線レジスト（東ソー（株）社製
ＣＭＳ−ＥＸ（Ｓ））をスピンコーティング法により塗
布し、１２０℃で３０分加熱処理して、厚さ０．６μｍ
の均一なレジスト薄膜を得た。
【００４８】次に、この基板に、常法に従って電子線露
光装置によりパターン描画を行った。この際の加速電圧
は１０ｋＶで、露光量は２μＣ／ｃｍ2 で露光した。
光装置によりパターン描画を行った。この際の加速電圧
は１０ｋＶで、露光量は２μＣ／ｃｍ2 で露光した。
【００４９】続いて、エチルセロソルブと酢酸イソアミ
ルとを主成分とする有機溶剤で現像し、イソプロピルア
ルコールにてリンスして、レジストパターンを形成し
た。
ルとを主成分とする有機溶剤で現像し、イソプロピルア
ルコールにてリンスして、レジストパターンを形成し
た。
【００５０】続いて、１５０℃で３０分間ポストベーク
し、３分間酸素プラズマにてデスカム処理した後、レジ
ストパターンの開口部より露出したクロム層を硝酸第二
セリウムアンモニウム水溶液を主成分とするエッチング
液にて６０秒間エッチングし、残存するレジストを酸素
プラズマにより灰化除去して、クロムレチクルを完成さ
せた。
し、３分間酸素プラズマにてデスカム処理した後、レジ
ストパターンの開口部より露出したクロム層を硝酸第二
セリウムアンモニウム水溶液を主成分とするエッチング
液にて６０秒間エッチングし、残存するレジストを酸素
プラズマにより灰化除去して、クロムレチクルを完成さ
せた。
【００５１】続いて、このフォトマスクを検査し、必要
によってはパターン修正を加え、洗浄した後、クロムパ
ターン上にＳＯＧをスピンコーティングにより塗布し、
加熱乾燥処理を施し、厚さ０．４μｍのＳＯＧからなる
位相シフター層を形成した。加熱乾燥処理は、９０℃で
３０分、１５０℃で３０分、４００℃で６０分行った。
によってはパターン修正を加え、洗浄した後、クロムパ
ターン上にＳＯＧをスピンコーティングにより塗布し、
加熱乾燥処理を施し、厚さ０．４μｍのＳＯＧからなる
位相シフター層を形成した。加熱乾燥処理は、９０℃で
３０分、１５０℃で３０分、４００℃で６０分行った。
【００５２】このＳＯＧからなる位相シフター層を形成
したマスク基板上に、電子線レジスト（シプレイ社製
ＳＡＬ−６０１）をスピンコーティング法により塗布
し、９０℃で３０分間加熱乾燥して、厚さ０．６μｍの
均一なレジスト薄膜を得た。
したマスク基板上に、電子線レジスト（シプレイ社製
ＳＡＬ−６０１）をスピンコーティング法により塗布
し、９０℃で３０分間加熱乾燥して、厚さ０．６μｍの
均一なレジスト薄膜を得た。
【００５３】続いて、このレジスト薄膜上に帯電防止樹
脂（昭和電工（株）社製 エスペーサ−１００）を５０
ｎｍ厚で塗布した。
脂（昭和電工（株）社製 エスペーサ−１００）を５０
ｎｍ厚で塗布した。
【００５４】次に、この基板に通常のアースピンが近接
する２本の基板カセット（図５参照）を使用して、通常
の電子線露光装置を用いてアライメントしながら描画を
行った。この時の露光量は、加速電圧２０ｋＶにて１０
μＣ／ｃｍ2 であった。
する２本の基板カセット（図５参照）を使用して、通常
の電子線露光装置を用いてアライメントしながら描画を
行った。この時の露光量は、加速電圧２０ｋＶにて１０
μＣ／ｃｍ2 であった。
【００５５】この条件にて１０枚の基板を描画したとこ
ろ、アース不良にて描画装置がアボート（非常停止）す
るトラブルが続出した。
ろ、アース不良にて描画装置がアボート（非常停止）す
るトラブルが続出した。
【００５６】
【発明の効果】以上の説明から明らかなように、本発明
の位相シフト層を有するフォトマスクの製造方法による
と、少なくとも位相シフターパターン描画時に、パター
ン描画域をその周囲複数方向から取り囲む基板周辺の複
数位置において、レジスト薄膜をアースするようにし
て、描画域周辺何れの側からも近い距離でアースされる
ので、描画域全域でチャージアップ現象が防止でき、高
精度の位相シフトレチクルを製造することができる。
の位相シフト層を有するフォトマスクの製造方法による
と、少なくとも位相シフターパターン描画時に、パター
ン描画域をその周囲複数方向から取り囲む基板周辺の複
数位置において、レジスト薄膜をアースするようにし
て、描画域周辺何れの側からも近い距離でアースされる
ので、描画域全域でチャージアップ現象が防止でき、高
精度の位相シフトレチクルを製造することができる。
【図１】本発明の位相シフト層を有するフォトマスクの
製造方法に使用する基板カセットの２つの例の上面図と
断面図である。
製造方法に使用する基板カセットの２つの例の上面図と
断面図である。
【図２】位相シフト法の原理を示す図である。
【図３】従来法を示す図である。
【図４】位相シフトレチクルの１つの製造方法の製造工
程を示す断面図である。
程を示す断面図である。
【図５】従来の基板カセットの上面図と断面図である。
１１…フォトマスク基板 １２…基板カセット １３…アースピン １４…導電性ひさし部材
Claims (5)
- 【請求項１】 位相シフター層を形成した基板上に、レ
ジスト薄膜を形成し、このレジスト薄膜に電離放射線に
てパターン描画を行い、パターン描画後のレジスト薄膜
を現像してレジストパターンを形成し、このレジストパ
ターンをマスクとして露出した位相シフター層をエッチ
ングし、エッチング終了後、残存したレジストを除去す
る位相シフト層を有するフォトマスクの製造方法におい
て、少なくとも前記パターン描画時に、パターン描画域
をその周囲複数方向から取り囲む基板周辺の複数位置に
おいて、レジスト薄膜をアースすることを特徴とする位
相シフト層を有するフォトマスクの製造方法。 - 【請求項２】 前記アースをアースピンの接触によって
行うことを特徴とする請求項１記載の位相シフト層を有
するフォトマスクの製造方法。 - 【請求項３】 前記アースをアース部材との面接触によ
って行うことを特徴とする請求項１記載の位相シフト層
を有するフォトマスクの製造方法。 - 【請求項４】 前記レジスト薄膜形成前に、前記位相シ
フター層の描画域周辺上にアース用導電パターンを設け
ることを特徴とする請求項１から３の何れか１項記載の
位相シフト層を有するフォトマスクの製造方法。 - 【請求項５】 前記レジスト薄膜形成後に、その表面に
導電性樹脂を塗布することを特徴とする請求項１から４
の何れか１項記載の位相シフト層を有するフォトマスク
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6455092A JP3222531B2 (ja) | 1992-03-23 | 1992-03-23 | 位相シフト層を有するフォトマスクの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6455092A JP3222531B2 (ja) | 1992-03-23 | 1992-03-23 | 位相シフト層を有するフォトマスクの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05265182A true JPH05265182A (ja) | 1993-10-15 |
| JP3222531B2 JP3222531B2 (ja) | 2001-10-29 |
Family
ID=13261446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6455092A Expired - Lifetime JP3222531B2 (ja) | 1992-03-23 | 1992-03-23 | 位相シフト層を有するフォトマスクの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3222531B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111258175A (zh) * | 2018-11-30 | 2020-06-09 | Hoya株式会社 | 光掩模坯料、光掩模坯料的制造方法、光掩模的制造方法及显示装置的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203158B2 (en) | 2000-12-06 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | OFDM signal transmission system, portable terminal, and e-commerce system |
-
1992
- 1992-03-23 JP JP6455092A patent/JP3222531B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111258175A (zh) * | 2018-11-30 | 2020-06-09 | Hoya株式会社 | 光掩模坯料、光掩模坯料的制造方法、光掩模的制造方法及显示装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3222531B2 (ja) | 2001-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5275896A (en) | Single-alignment-level lithographic technique for achieving self-aligned features | |
| US5362591A (en) | Mask having a phase shifter and method of manufacturing same | |
| KR950008384B1 (ko) | 패턴의 형성방법 | |
| US5244759A (en) | Single-alignment-level lithographic technique for achieving self-aligned features | |
| EP0581302B1 (en) | Method for fabricating photomasks having a phase shift layer | |
| US5853923A (en) | Double layer method for fabricating a rim type attenuating phase shifting mask | |
| JP2641362B2 (ja) | リソグラフィー方法および位相シフトマスクの作製方法 | |
| US6440613B1 (en) | Method of fabricating attenuated phase shift mask | |
| JPH06250376A (ja) | 位相シフトマスク及び位相シフトマスクの製造方法 | |
| JP3222531B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JP3475309B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JP3210705B2 (ja) | 位相シフトフォトマスク | |
| JPH0580492A (ja) | 位相シフト層を有するフオトマスクの製造方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH0651489A (ja) | ハーフトーン位相シフトフォトマスクの製造方法 | |
| JP3241809B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JP3076075B2 (ja) | 位相シフト層を有するフォトマスク及びその製造方法 | |
| JP3449508B2 (ja) | 位相シフトフォトマスクの作製方法 | |
| JPH06347993A (ja) | 位相シフトマスクおよびその製造方法 | |
| JP3072917B2 (ja) | 位相シフト層を有するレクチルの製造方法 | |
| JPH10312994A (ja) | 半導体装置の製造方法 | |
| JPH05232678A (ja) | 位相シフトフォトマスクの製造方法 | |
| JP3207913B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JPH05323563A (ja) | 位相シフト層を有するレチクルの製造方法 | |
| KR100249725B1 (ko) | 위상쉬프트포토마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |