JPH05259245A - 半導体製品の信頼性試験装置 - Google Patents
半導体製品の信頼性試験装置Info
- Publication number
- JPH05259245A JPH05259245A JP5405692A JP5405692A JPH05259245A JP H05259245 A JPH05259245 A JP H05259245A JP 5405692 A JP5405692 A JP 5405692A JP 5405692 A JP5405692 A JP 5405692A JP H05259245 A JPH05259245 A JP H05259245A
- Authority
- JP
- Japan
- Prior art keywords
- test
- power supply
- reliability
- switching
- stable power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】試料数及び試験工数を極力削減し、新製品の信
頼性評価負担を軽減することができる半導体製品の信頼
性試験装置を提供するにある。 【構成】被試験半導体製品Ａは入力端子及び出力端子を
夫々入力抵抗Ｒ1 び負荷抵抗Ｒ2 を介してスイッチング
・マトリックス５のターミナルに接続する。スイッチン
グ・マトリックス５は別のターミナル群に、発光ダイオ
ード駆動用安定電源部６と、発光ダイオードバイアス用
安定電源部７と、出力用パワーＭＯＳＦＥＴバイアス用
安定電源部８との各出力端子を接続する。システム・コ
ントローラ９はスイッチング・マトリックス５を制御し
て試験回路の切り換え形成を行なうとともに試験回路に
応じて電源部６〜８の動作を制御する。恒温恒湿槽１２
はチャンバー内に被試験半導体製品Ａを収納して環境ス
トレスを与える。
頼性評価負担を軽減することができる半導体製品の信頼
性試験装置を提供するにある。 【構成】被試験半導体製品Ａは入力端子及び出力端子を
夫々入力抵抗Ｒ1 び負荷抵抗Ｒ2 を介してスイッチング
・マトリックス５のターミナルに接続する。スイッチン
グ・マトリックス５は別のターミナル群に、発光ダイオ
ード駆動用安定電源部６と、発光ダイオードバイアス用
安定電源部７と、出力用パワーＭＯＳＦＥＴバイアス用
安定電源部８との各出力端子を接続する。システム・コ
ントローラ９はスイッチング・マトリックス５を制御し
て試験回路の切り換え形成を行なうとともに試験回路に
応じて電源部６〜８の動作を制御する。恒温恒湿槽１２
はチャンバー内に被試験半導体製品Ａを収納して環境ス
トレスを与える。
Description
【０００１】
【産業上の利用分野】本発明は、複数の性格を異にする
半導体素子を一体に成型することにより構成された半導
体製品の信頼性試験に用いる信頼性試験装置に関する。
半導体素子を一体に成型することにより構成された半導
体製品の信頼性試験に用いる信頼性試験装置に関する。
【０００２】
【従来の技術】従来、複数の性格を異にする半導体素子
を一体に成型することにより構成された半導体製品の信
頼性試験を行う場合には、図２（ａ）〜（ｄ）に示すよ
うに被試験半導体製品Ａ1 …毎に試験回路を異ならして
いた。つまり図２に示す被試験半導体製品Ａ1 …は、フ
ォトカプラの一種を構成するもので、発光ダイオード１
群、受光素子２群、２個のパワーＭＯＳＦＥＴ３ａ，３
ｂ及び制御回路素子４等の異なる性格の半導体素子を複
数有し、同図（ａ）では発光ダイオード１群に逆バイア
スを発光ダイオードバイアス用安定電源部７により印加
する試験回路を形成し、同図（ｂ）では発光ダイオード
１群を発光ダイオード駆動用安定電源部８で駆動する試
験回路を、更に同図（ｃ）では出力用パワーＭＯＳＦＥ
Ｔ３ａに出力用パワーＭＯＳＦＥＴバイアス用安定電源
部９で順バイアスをかける試験回路を、また同図（ｃ）
では出力用パワーＭＯＳＦＥＴ３ｂに出力用パワーＭＯ
ＳＦＥＴバイアス用安定電源部９で順バイアスをかける
試験回路を夫々構成している。
を一体に成型することにより構成された半導体製品の信
頼性試験を行う場合には、図２（ａ）〜（ｄ）に示すよ
うに被試験半導体製品Ａ1 …毎に試験回路を異ならして
いた。つまり図２に示す被試験半導体製品Ａ1 …は、フ
ォトカプラの一種を構成するもので、発光ダイオード１
群、受光素子２群、２個のパワーＭＯＳＦＥＴ３ａ，３
ｂ及び制御回路素子４等の異なる性格の半導体素子を複
数有し、同図（ａ）では発光ダイオード１群に逆バイア
スを発光ダイオードバイアス用安定電源部７により印加
する試験回路を形成し、同図（ｂ）では発光ダイオード
１群を発光ダイオード駆動用安定電源部８で駆動する試
験回路を、更に同図（ｃ）では出力用パワーＭＯＳＦＥ
Ｔ３ａに出力用パワーＭＯＳＦＥＴバイアス用安定電源
部９で順バイアスをかける試験回路を、また同図（ｃ）
では出力用パワーＭＯＳＦＥＴ３ｂに出力用パワーＭＯ
ＳＦＥＴバイアス用安定電源部９で順バイアスをかける
試験回路を夫々構成している。
【０００３】
【発明が解決しようとする課題】上述のような方法では
同一試験項目であっても評価対象（素子）に応じて試験
を実施しなくてはならず、製品の信頼性全般を評価する
には試験項目の構成素子数倍の試料数を要し、開発段階
にあるような新製品の評価を行なう場合には必要なだけ
の試料数の捻出が困難であった。
同一試験項目であっても評価対象（素子）に応じて試験
を実施しなくてはならず、製品の信頼性全般を評価する
には試験項目の構成素子数倍の試料数を要し、開発段階
にあるような新製品の評価を行なう場合には必要なだけ
の試料数の捻出が困難であった。
【０００４】本発明は、上述の問題点に鑑みて為された
もので、その目的とするところは試料数及び試験工数を
極力削減し、新製品の信頼性評価負担を軽減することが
できる半導体製品の信頼性試験装置を提供するにある。
もので、その目的とするところは試料数及び試験工数を
極力削減し、新製品の信頼性評価負担を軽減することが
できる半導体製品の信頼性試験装置を提供するにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の性格を異にする素子を一体に成型
することにより構成された半導体製品の信頼性試験に用
いる信頼性試験装置において、各素子を単体で試験する
場合に用いる複数の試験回路と、複数の試験回路を切り
換え形成するためのスイッチング・マトリックスと、装
置全体の制御を行なうシステム・コントローラと、被試
験半導体製品に環境的ストレスを与える試験チャンバー
とを具備したものである。
に、本発明は、複数の性格を異にする素子を一体に成型
することにより構成された半導体製品の信頼性試験に用
いる信頼性試験装置において、各素子を単体で試験する
場合に用いる複数の試験回路と、複数の試験回路を切り
換え形成するためのスイッチング・マトリックスと、装
置全体の制御を行なうシステム・コントローラと、被試
験半導体製品に環境的ストレスを与える試験チャンバー
とを具備したものである。
【０００６】
【作用】而して、本発明によれば、システム・コントロ
ーラの制御の下に、スイッチング・マトリックスが試験
回路を切換え、一度の試験即ち、一組の試料をもってし
て、製品を構成する各素子の（ネットの状態での）信頼
性が評価でき、その結果試料数及び試験工数を極力削減
でき、新製品のように多くの試料数を捻出するのが困難
な供試体の評価負担を軽減することが可能となるのであ
る。
ーラの制御の下に、スイッチング・マトリックスが試験
回路を切換え、一度の試験即ち、一組の試料をもってし
て、製品を構成する各素子の（ネットの状態での）信頼
性が評価でき、その結果試料数及び試験工数を極力削減
でき、新製品のように多くの試料数を捻出するのが困難
な供試体の評価負担を軽減することが可能となるのであ
る。
【０００７】
【実施例】以下本発明を実施例により説明する。図１は
実施例の全体構成を示しており、この実施例装置で試験
を受ける被試験半導体製品Ａは、従来例の説明で用いた
フォトカプラの一種を構成するものからなり、被試験半
導体製品Ａの入力端子及び出力端子は夫々入力抵抗Ｒ1
及び負荷抵抗Ｒ2 を介して、スイッチング・マトリック
ス５のターミナルに接続する。
実施例の全体構成を示しており、この実施例装置で試験
を受ける被試験半導体製品Ａは、従来例の説明で用いた
フォトカプラの一種を構成するものからなり、被試験半
導体製品Ａの入力端子及び出力端子は夫々入力抵抗Ｒ1
及び負荷抵抗Ｒ2 を介して、スイッチング・マトリック
ス５のターミナルに接続する。
【０００８】またスイッチング・マトリックス５の別の
ターミナル群には、発光ダイオード駆動用安定電源部６
と、発光ダイオードバイアス用安定電源部７と、出力用
パワーＭＯＳＦＥＴバイアス用安定電源部８との各出力
端子が接続されている。そして電源部６〜８及びスイッ
チング・マトリックス５には夫々を制御するためのシス
テム・コントローラ９が通信ケーブル１０、１１を介し
て接続されている。
ターミナル群には、発光ダイオード駆動用安定電源部６
と、発光ダイオードバイアス用安定電源部７と、出力用
パワーＭＯＳＦＥＴバイアス用安定電源部８との各出力
端子が接続されている。そして電源部６〜８及びスイッ
チング・マトリックス５には夫々を制御するためのシス
テム・コントローラ９が通信ケーブル１０、１１を介し
て接続されている。
【０００９】以上が回路上の構成であるが、この内被試
験半導体製品Ａには環境ストレスを与える必要があるた
め、被試験半導体製品Ａのみは恒温恒湿槽１２のチャン
バー内に配置される。次に、本実施例装置の動作につい
て説明する。先ず、実施例装置を動作させる前に予め恒
温恒湿槽１２を定常運転（温度８５℃、湿度８５％Ｒ
Ｈ）しておく。
験半導体製品Ａには環境ストレスを与える必要があるた
め、被試験半導体製品Ａのみは恒温恒湿槽１２のチャン
バー内に配置される。次に、本実施例装置の動作につい
て説明する。先ず、実施例装置を動作させる前に予め恒
温恒湿槽１２を定常運転（温度８５℃、湿度８５％Ｒ
Ｈ）しておく。
【００１０】次に恒温恒湿槽１２のチャンバー内が一定
雰囲気に達したところで、次に説明する第１モードを実
施する。つまり第１モードは、発光ダイオード１群を逆
バイアスすための回路をスイッチング・マトリックス５
内で形成した後、発光ダイオードバイアス用安定電源部
７の出力をオンとすることで達成される。
雰囲気に達したところで、次に説明する第１モードを実
施する。つまり第１モードは、発光ダイオード１群を逆
バイアスすための回路をスイッチング・マトリックス５
内で形成した後、発光ダイオードバイアス用安定電源部
７の出力をオンとすることで達成される。
【００１１】以後、同状態を１時間継続した後、発光ダ
イオードバイアス用安定電源部７の出力をオフとし、ス
イッチング・マトリックス５内の全接点を開放にする。
この間発光ダイオード１群のＴＨＢ試験状態が実現され
ることになる。第１モードが終了した時点で、引き続き
第２モードを実施する。この第２モードは、発光ダイオ
ード１群を駆動するための回路をスイッチング・マトリ
ックス５内で形成した後、発光ダイオード駆動用安定電
源部６の出力をオンすることで達成される。
イオードバイアス用安定電源部７の出力をオフとし、ス
イッチング・マトリックス５内の全接点を開放にする。
この間発光ダイオード１群のＴＨＢ試験状態が実現され
ることになる。第１モードが終了した時点で、引き続き
第２モードを実施する。この第２モードは、発光ダイオ
ード１群を駆動するための回路をスイッチング・マトリ
ックス５内で形成した後、発光ダイオード駆動用安定電
源部６の出力をオンすることで達成される。
【００１２】以後同状態を１時間継続した後、発光ダイ
オード駆動用安定電源部６の出力をオフとし、スイッチ
ング・マトリックス５内の全接点を開放にする。この間
発光ダイオード１群の発光により、受光素子２群は起電
圧を発生し、バイアスされる。すなわち、受光素子２群
のＴＨＢ試験状態が実現されることになる。第２モード
が終了した時点で、引き続き第３モードを実施する。
オード駆動用安定電源部６の出力をオフとし、スイッチ
ング・マトリックス５内の全接点を開放にする。この間
発光ダイオード１群の発光により、受光素子２群は起電
圧を発生し、バイアスされる。すなわち、受光素子２群
のＴＨＢ試験状態が実現されることになる。第２モード
が終了した時点で、引き続き第３モードを実施する。
【００１３】この第３モードは、直列に接続された２個
のパワーＭＯＳＦＥＴ３ａ，３ｂの一方をバイアスする
ための回路をスイッチング・マトリックス５内で形成し
た後、出力用パワーＭＯＳＦＥＴ用安定電源部８の出力
をオンすることで達成される。以後同状態を１時間継続
した後、発光ダイオード駆動用安定電源部６の出力をオ
フとし、スイッチング・マトリックス５内の全接点を開
放にする。この間一方のパワーＭＯＳＦＥＴ３ａ（又は
３ｂ）のＴＨＢ試験状態が実現されていることになる。
のパワーＭＯＳＦＥＴ３ａ，３ｂの一方をバイアスする
ための回路をスイッチング・マトリックス５内で形成し
た後、出力用パワーＭＯＳＦＥＴ用安定電源部８の出力
をオンすることで達成される。以後同状態を１時間継続
した後、発光ダイオード駆動用安定電源部６の出力をオ
フとし、スイッチング・マトリックス５内の全接点を開
放にする。この間一方のパワーＭＯＳＦＥＴ３ａ（又は
３ｂ）のＴＨＢ試験状態が実現されていることになる。
【００１４】第３モードが終了した時点で、引き続き第
４モードを実施する。この第４モードは、第３モードと
逆極性、即ち、もう一方のパワーＭＯＳＦＥＴ３ｂ（又
は３ａ）をバイアスするための回路をスイッチング・マ
トリックス５内で形成した後、第３モードと同様の動作
をさせる。即ち、この間、もう一方のパワーＭＯＳＦＥ
Ｔ３ｂ（又は３ｂ）のＴＨＢ試験状態が実現されている
ことになる。
４モードを実施する。この第４モードは、第３モードと
逆極性、即ち、もう一方のパワーＭＯＳＦＥＴ３ｂ（又
は３ａ）をバイアスするための回路をスイッチング・マ
トリックス５内で形成した後、第３モードと同様の動作
をさせる。即ち、この間、もう一方のパワーＭＯＳＦＥ
Ｔ３ｂ（又は３ｂ）のＴＨＢ試験状態が実現されている
ことになる。
【００１５】以上、第１モードから第４モードまで（計
４時間）が１サイクルの動作となり、以後この基本動作
を繰り返すことで、被試験半導体製品Ａ中の各素子の耐
性を評価できるのである。上記実施例の構成は試験チャ
ンバーとして恒温恒湿槽１２のチャンバーを用いている
が、試験チャンバーに恒温槽のチャンバーを用いれば、
各被試験半導体製品Ａの各素子の試験モードがＢＴ試験
となる。
４時間）が１サイクルの動作となり、以後この基本動作
を繰り返すことで、被試験半導体製品Ａ中の各素子の耐
性を評価できるのである。上記実施例の構成は試験チャ
ンバーとして恒温恒湿槽１２のチャンバーを用いている
が、試験チャンバーに恒温槽のチャンバーを用いれば、
各被試験半導体製品Ａの各素子の試験モードがＢＴ試験
となる。
【００１６】
【発明の効果】本発明は、複数の性格を異にする素子を
一体に成型することにより構成された半導体製品の信頼
性試験に用いる信頼性試験装置において、各素子を単体
で試験する場合に用いる複数の試験回路と、複数の試験
回路を切り換え形成するためのスイッチング・マトリッ
クスと、装置全体の制御を行なうシステム・コントロー
ラと、被試験半導体製品に環境的ストレスを与える試験
チャンバーとを具備したので、システム・コントローラ
の制御の下に、スイッチング・マトリックスが試験回路
を切換え、一度の試験即ち、一組の試料をもってして、
半導体製品を構成する各素子の（ネットの状態での）信
頼性が評価でき、その結果試料数及び試験工数を極力削
減でき、新製品のように多くの試料数を捻出するのが困
難な供試体の評価負担を軽減することが可能となるとい
う効果があり、また製品のロット試験等にも同様の効果
が得られる。
一体に成型することにより構成された半導体製品の信頼
性試験に用いる信頼性試験装置において、各素子を単体
で試験する場合に用いる複数の試験回路と、複数の試験
回路を切り換え形成するためのスイッチング・マトリッ
クスと、装置全体の制御を行なうシステム・コントロー
ラと、被試験半導体製品に環境的ストレスを与える試験
チャンバーとを具備したので、システム・コントローラ
の制御の下に、スイッチング・マトリックスが試験回路
を切換え、一度の試験即ち、一組の試料をもってして、
半導体製品を構成する各素子の（ネットの状態での）信
頼性が評価でき、その結果試料数及び試験工数を極力削
減でき、新製品のように多くの試料数を捻出するのが困
難な供試体の評価負担を軽減することが可能となるとい
う効果があり、また製品のロット試験等にも同様の効果
が得られる。
【図１】本発明の一実施例装置の構成図である。
【図２】従来の単位回路の試験方法の説明図である。
Ａ 被試験半導体製品 １ 発光ダイオード ２ 受光素子 ３ａ，３ｂ パワーＭＯＳＦＥＴ ４ 制御回路素子 ５ スイッチング・マトリックス ６ 発光ダイオード駆動用安定電源部 ７ 発光ダイオードバイアス用安定電源部 ８ 出力用パワーＭＯＳＦＥＴバイアス用安定
電源部
電源部
Claims (1)
- 【請求項１】複数の性格を異にする素子を一体に成型す
ることにより構成された半導体製品の信頼性試験に用い
る信頼性試験装置において、各素子を単体で試験する場
合に用いる複数の試験回路と、複数の試験回路を切り換
え形成するためのスイッチング・マトリックスと、装置
全体の制御を行なうシステム・コントローラと、被試験
半導体製品に環境的ストレスを与える試験チャンバーと
を具備したことを特徴とする半導体製品の信頼性試験装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5405692A JPH05259245A (ja) | 1992-03-13 | 1992-03-13 | 半導体製品の信頼性試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5405692A JPH05259245A (ja) | 1992-03-13 | 1992-03-13 | 半導体製品の信頼性試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259245A true JPH05259245A (ja) | 1993-10-08 |
Family
ID=12959961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5405692A Withdrawn JPH05259245A (ja) | 1992-03-13 | 1992-03-13 | 半導体製品の信頼性試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5461394B2 (ja) * | 2008-05-21 | 2014-04-02 | 株式会社アドバンテスト | 試験用ウエハユニットおよび試験システム |
-
1992
- 1992-03-13 JP JP5405692A patent/JPH05259245A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5461394B2 (ja) * | 2008-05-21 | 2014-04-02 | 株式会社アドバンテスト | 試験用ウエハユニットおよび試験システム |
| US8749260B2 (en) | 2008-05-21 | 2014-06-10 | Advantest Corporation | Test wafer unit and test system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE499674T1 (de) | Stromsteuerschaltung und steurverfahren dafür, und elektrolumineszentes anzeigegerät mit dieser schaltung | |
| US5444390A (en) | Means and method for sequentially testing electrical components | |
| US5391984A (en) | Method and apparatus for testing integrated circuit devices | |
| DE69830521D1 (de) | Automatisches Schaltkreisprüfgerät für Halbleitervorrichtungen | |
| US4611123A (en) | High voltage analog solid state switch | |
| US4578637A (en) | Continuity/leakage tester for electronic circuits | |
| JP4211368B2 (ja) | 表示駆動回路の試験方法 | |
| JP4117917B2 (ja) | パワートランジスタの電流監視回路の動作を試験する回路配置 | |
| JPH05259245A (ja) | 半導体製品の信頼性試験装置 | |
| US6069484A (en) | Source measure unit current preamplifier | |
| KR100530176B1 (ko) | 집적 회로 테스터용 부하 회로 | |
| US5955890A (en) | Backmatch resistor structure for an integrated circuit tester | |
| KR100777027B1 (ko) | 반도체 스위치 회로 | |
| KR20150073560A (ko) | 복수의 샘플들을 테스트하는 테스트 장치 및 그것의 동작 방법 | |
| KR0138848B1 (ko) | 정전압 전원을 이용한 일렉트로-마이그레이션 측정장치 | |
| US20040080309A1 (en) | Method for performing test measurements on electrical components | |
| US7498854B1 (en) | High speed solid state switch | |
| KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
| SU1413653A1 (ru) | Электронна модель тиристора | |
| JPS6019315A (ja) | 切り替え回路 | |
| SU1179387A1 (ru) | Устройство дл моделировани термоэмиссионных преобразователей | |
| JPH116860A (ja) | 半導体試験装置 | |
| JPS59628Y2 (ja) | 負荷装置の負荷変動発生器 | |
| JPH03211480A (ja) | 半導体集積回路の端子特性試験回路 | |
| JPH09185421A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |