JPH09185421A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH09185421A JPH09185421A JP7344180A JP34418095A JPH09185421A JP H09185421 A JPH09185421 A JP H09185421A JP 7344180 A JP7344180 A JP 7344180A JP 34418095 A JP34418095 A JP 34418095A JP H09185421 A JPH09185421 A JP H09185421A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply circuit
- output
- circuit
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 電流バランスがよく、かつ、精度がよい並列
駆動をすることができる電源回路を提供すること。 【解決手段】 図１において、ＩＮ１は出力電圧を指示
する信号が入力される第１の制御端子、ＩＮ２は出力電
流を指示する信号が入力される第２の制御端子、１は入
力切換回路、２は演算増幅器、３は演算増幅器２の出力
電流を測定する電流測定回路である。入力切換回路１
は、信号ＶＦ／ＩＦに応じて演算増幅器２の入力回路を
切り換える。すなわち、ある場合は制御端子ＩＮ１の信
号を演算増幅器２へ印加するとともに、出力端子Ｖout
の信号を演算増幅器２へ帰還する。この場合、図１の回
路が定電圧電源回路として動作する。また、ある場合
は、制御端子ＩＮ２の信号を演算増幅器２へ印加すると
ともに、電流測定回路３の出力を演算増幅器２へ帰還す
る。この場合、図１の回路が定電流電源回路として動作
する。
駆動をすることができる電源回路を提供すること。 【解決手段】 図１において、ＩＮ１は出力電圧を指示
する信号が入力される第１の制御端子、ＩＮ２は出力電
流を指示する信号が入力される第２の制御端子、１は入
力切換回路、２は演算増幅器、３は演算増幅器２の出力
電流を測定する電流測定回路である。入力切換回路１
は、信号ＶＦ／ＩＦに応じて演算増幅器２の入力回路を
切り換える。すなわち、ある場合は制御端子ＩＮ１の信
号を演算増幅器２へ印加するとともに、出力端子Ｖout
の信号を演算増幅器２へ帰還する。この場合、図１の回
路が定電圧電源回路として動作する。また、ある場合
は、制御端子ＩＮ２の信号を演算増幅器２へ印加すると
ともに、電流測定回路３の出力を演算増幅器２へ帰還す
る。この場合、図１の回路が定電流電源回路として動作
する。
Description
【０００１】
【発明の属する技術分野】本発明はメモリ等の半導体集
積回路の試験装置等において用いられる電源回路に係わ
り、特に、並列駆動に好適な電源回路に関する。
積回路の試験装置等において用いられる電源回路に係わ
り、特に、並列駆動に好適な電源回路に関する。
【０００２】
【従来の技術】従来、半導体集積回路試験装置において
は、集積回路（デバイス）の各端子へ規定の電圧を印加
するため、各デバイス毎に個別に専用電源を用いてい
た。しかし、半導体デバイスの高集積化に伴い、大きな
供給電流を必要とするデバイスが登場してきた。この場
合、個別の電源を単純に並列に接続して使用すると、電
源回路側の電流バランスが崩れる問題がある。そこで、
ダイオードを出力端に接続する方法が用いられた。図５
は、この方法によって２個の電源回路を並列接続した場
合を示す。この図において、抵抗Ｒ1、Ｒ2、Ｒ3、演算
増幅器ＯＰ1、ＯＰ2が第１の電源回路９を構成し、抵抗
Ｒ4、Ｒ5、Ｒ6、演算増幅器ＯＰ3、ＯＰ4が第２の電源
回路１０を構成している。また、Ｖinは出力電圧を指定
する信号である。この回路においては、電源回路９，１
０の各出力端に各々ダイオードＤ１，Ｄ２が接続され、
そして、ダイオードＤ１，Ｄ２の出力端が共通接続され
て、１つの電源回路として使用される。
は、集積回路（デバイス）の各端子へ規定の電圧を印加
するため、各デバイス毎に個別に専用電源を用いてい
た。しかし、半導体デバイスの高集積化に伴い、大きな
供給電流を必要とするデバイスが登場してきた。この場
合、個別の電源を単純に並列に接続して使用すると、電
源回路側の電流バランスが崩れる問題がある。そこで、
ダイオードを出力端に接続する方法が用いられた。図５
は、この方法によって２個の電源回路を並列接続した場
合を示す。この図において、抵抗Ｒ1、Ｒ2、Ｒ3、演算
増幅器ＯＰ1、ＯＰ2が第１の電源回路９を構成し、抵抗
Ｒ4、Ｒ5、Ｒ6、演算増幅器ＯＰ3、ＯＰ4が第２の電源
回路１０を構成している。また、Ｖinは出力電圧を指定
する信号である。この回路においては、電源回路９，１
０の各出力端に各々ダイオードＤ１，Ｄ２が接続され、
そして、ダイオードＤ１，Ｄ２の出力端が共通接続され
て、１つの電源回路として使用される。
【０００３】
【発明が解決しようとする課題】ところで、このように
ダイオードによってバランスをとった場合でも、ダイオ
ードのバラツキ分の出力電圧誤差が生じる等の不具合が
ある。また、デバイスの消費電流を直読出来ないため各
電源の電流値を測定し、総和を求めなければならない不
便さもある。本発明はこのような事情を考慮してなされ
たもので、並列駆動した場合においても各回路の電流バ
ランスがくずれることなく、しかも、上述したダイオー
ドによる誤差あるいは電流値を測定する際の不便さを除
去することができる並列駆動用の電源回路を提供するこ
とを目的とする。
ダイオードによってバランスをとった場合でも、ダイオ
ードのバラツキ分の出力電圧誤差が生じる等の不具合が
ある。また、デバイスの消費電流を直読出来ないため各
電源の電流値を測定し、総和を求めなければならない不
便さもある。本発明はこのような事情を考慮してなされ
たもので、並列駆動した場合においても各回路の電流バ
ランスがくずれることなく、しかも、上述したダイオー
ドによる誤差あるいは電流値を測定する際の不便さを除
去することができる並列駆動用の電源回路を提供するこ
とを目的とする。
【０００４】
【課題を解決するための手段】図１は、請求項１に記載
の並列駆動用の電源回路の構成を示すブロック図であ
る。この図において、ＩＮ１は出力電圧を指示する信号
が入力される第１の制御端子、ＩＮ２は出力電流を指示
する信号が入力される第２の制御端子、１は入力切換回
路、２は演算増幅器、３は演算増幅器２の出力電流を測
定する電流測定回路である。入力切換回路１は、信号Ｖ
Ｆ／ＩＦに応じて演算増幅器２の入力回路を切り換え
る。すなわち、ある場合は制御端子ＩＮ１の信号を演算
増幅器２の入力端へ印加するとともに、出力端子Ｖout
の信号を演算増幅器２の入力端へ帰還する。この場合、
図１の回路が定電圧電源回路として動作する。また、あ
る場合は、制御端子ＩＮ２の信号を演算増幅器２の入力
端へ印加するとともに、電流測定回路３の出力を演算増
幅器２の入力端へ帰還する。この場合、図１の回路が定
電流電源回路として動作する。
の並列駆動用の電源回路の構成を示すブロック図であ
る。この図において、ＩＮ１は出力電圧を指示する信号
が入力される第１の制御端子、ＩＮ２は出力電流を指示
する信号が入力される第２の制御端子、１は入力切換回
路、２は演算増幅器、３は演算増幅器２の出力電流を測
定する電流測定回路である。入力切換回路１は、信号Ｖ
Ｆ／ＩＦに応じて演算増幅器２の入力回路を切り換え
る。すなわち、ある場合は制御端子ＩＮ１の信号を演算
増幅器２の入力端へ印加するとともに、出力端子Ｖout
の信号を演算増幅器２の入力端へ帰還する。この場合、
図１の回路が定電圧電源回路として動作する。また、あ
る場合は、制御端子ＩＮ２の信号を演算増幅器２の入力
端へ印加するとともに、電流測定回路３の出力を演算増
幅器２の入力端へ帰還する。この場合、図１の回路が定
電流電源回路として動作する。
【０００５】図２は、請求項２に記載の電源回路の一構
成例を示す回路図である。この回路は、２個の請求項１
に記載の電源回路４−１、４−２を設け、第１の電源回
路４−１の第１の制御端子ＩＮ１へ出力電圧を指定する
信号Ｖinを印加し、同電源回路４−１の入力切換回路に
よって、第１の制御端子ＩＮ１の信号および出力端子Ｖ
outの信号を演算増幅器２の入力端へ入力し、電源回路
４−１の電流測定回路２の出力を第２の電源回路４−２
の第２の制御端子ＩＮ２へ印加する。また、第２の電源
回路の入力切換回路によって、第２の制御端子の信号お
よび第２の帰還手段の出力を各々演算増幅器２の入力端
へ入力し、そして第１、第２の電源回路の出力端子を共
通接続する。すなわち、図２の回路は、電源回路４−１
が定電圧電源回路、電源回路４−２が定電流電源回路と
して動作する。この場合、電源回路４−２には、常時、
電源回路４−１の電流値に応じた電流が流れる。
成例を示す回路図である。この回路は、２個の請求項１
に記載の電源回路４−１、４−２を設け、第１の電源回
路４−１の第１の制御端子ＩＮ１へ出力電圧を指定する
信号Ｖinを印加し、同電源回路４−１の入力切換回路に
よって、第１の制御端子ＩＮ１の信号および出力端子Ｖ
outの信号を演算増幅器２の入力端へ入力し、電源回路
４−１の電流測定回路２の出力を第２の電源回路４−２
の第２の制御端子ＩＮ２へ印加する。また、第２の電源
回路の入力切換回路によって、第２の制御端子の信号お
よび第２の帰還手段の出力を各々演算増幅器２の入力端
へ入力し、そして第１、第２の電源回路の出力端子を共
通接続する。すなわち、図２の回路は、電源回路４−１
が定電圧電源回路、電源回路４−２が定電流電源回路と
して動作する。この場合、電源回路４−２には、常時、
電源回路４−１の電流値に応じた電流が流れる。
【０００６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図３は本発明の第１の実施
形態による電源回路の構成を示すブロック図である。こ
の図において、ＩＮ１は出力電圧を指定する信号が印加
される制御端子、Ｂ１はバッファアンプ、Ｒ1は抵抗、
Ｌ１はスイッチ（アナログスイッチまたはフォトモス
等）である。また、ＩＮ２は出力電流を指定する信号が
印加される制御端子、Ｒ２は抵抗、Ｃ１はコンデンサ、
Ｂ２はバッファアンプ、Ｒ３は抵抗、Ｌ２はスイッチで
ある。そして、上述した各部品によって入力切換回路が
構成されている。また、ＯＰ１は演算増幅器であり、そ
の反転入力端にスイッチＬ１，Ｌ２が接続され、非反転
入力端が接地されている。Ｂ３は演算増幅器ＯＰ１の出
力を電流増幅する電流バッファである。
施の形態について説明する。図３は本発明の第１の実施
形態による電源回路の構成を示すブロック図である。こ
の図において、ＩＮ１は出力電圧を指定する信号が印加
される制御端子、Ｂ１はバッファアンプ、Ｒ1は抵抗、
Ｌ１はスイッチ（アナログスイッチまたはフォトモス
等）である。また、ＩＮ２は出力電流を指定する信号が
印加される制御端子、Ｒ２は抵抗、Ｃ１はコンデンサ、
Ｂ２はバッファアンプ、Ｒ３は抵抗、Ｌ２はスイッチで
ある。そして、上述した各部品によって入力切換回路が
構成されている。また、ＯＰ１は演算増幅器であり、そ
の反転入力端にスイッチＬ１，Ｌ２が接続され、非反転
入力端が接地されている。Ｂ３は演算増幅器ＯＰ１の出
力を電流増幅する電流バッファである。
【０００７】Ｒ７〜Ｒ１２は抵抗、ＯＰ３〜ＯＰ５は演
算増幅器であり、これらの部品によって、電流測定回路
が構成されている。ここで、抵抗Ｒ７は電流検出用抵
抗、ＯＰ３は抵抗Ｒ７の一端の電圧を増幅する演算増幅
器、ＯＰ４は抵抗Ｒ７の他端の電圧を増幅する演算増幅
器、ＯＰ５は演算増幅器ＯＰ３、ＯＰ４の各出力の差を
検出する演算増幅器であり、この演算増幅器ＯＰ５の出
力が出力端Ｖoutの出力電流に対応する値となる。Ｒ１
３、Ｒ１４は抵抗、ＯＰ６は演算増幅器ＯＰ５の出力を
増幅する演算増幅器であり、この演算増幅器ＯＰ６の出
力が端子ＩＭ１へ供給される。Ｒ５は抵抗であり、この
抵抗Ｒ５を介して演算増幅器ＯＰ５の出力（電流測定回
路の出力）が演算増幅器ＯＰ１の反転入力端へ帰還され
る。また、Ｒ４、Ｒ６は抵抗、ＯＰ２はバッファ増幅器
として使用されている演算増幅器であり、これらの抵抗
Ｒ４、Ｒ６、演算増幅器ＯＰ２によって出力端Ｖoutの
電圧を演算増幅器ＯＰ１の反転入力端へ帰還する帰還回
路が構成されている。
算増幅器であり、これらの部品によって、電流測定回路
が構成されている。ここで、抵抗Ｒ７は電流検出用抵
抗、ＯＰ３は抵抗Ｒ７の一端の電圧を増幅する演算増幅
器、ＯＰ４は抵抗Ｒ７の他端の電圧を増幅する演算増幅
器、ＯＰ５は演算増幅器ＯＰ３、ＯＰ４の各出力の差を
検出する演算増幅器であり、この演算増幅器ＯＰ５の出
力が出力端Ｖoutの出力電流に対応する値となる。Ｒ１
３、Ｒ１４は抵抗、ＯＰ６は演算増幅器ＯＰ５の出力を
増幅する演算増幅器であり、この演算増幅器ＯＰ６の出
力が端子ＩＭ１へ供給される。Ｒ５は抵抗であり、この
抵抗Ｒ５を介して演算増幅器ＯＰ５の出力（電流測定回
路の出力）が演算増幅器ＯＰ１の反転入力端へ帰還され
る。また、Ｒ４、Ｒ６は抵抗、ＯＰ２はバッファ増幅器
として使用されている演算増幅器であり、これらの抵抗
Ｒ４、Ｒ６、演算増幅器ＯＰ２によって出力端Ｖoutの
電圧を演算増幅器ＯＰ１の反転入力端へ帰還する帰還回
路が構成されている。
【０００８】以上が図３の上半部に示された電源回路５
の構成である。図３の下半部に示された電源回路６も全
く同様に構成されている。そして、使用時においては、
電源回路５の端子ＩＭ１と電源回路６の制御端子ＩＮ４
が接続され、電源回路５，６の各出力端Ｖoutが共通接
続される。また、外部からの制御信号によって、スイッ
チＬ１〜Ｌ４が次のように設定される。 Ｌ１−オン、Ｌ２−オフ、Ｌ３−オフ、Ｌ４−オン そして、制御端子ＩＮ１へ出力電圧を指定する信号Ｖin
が印加され、共通接続された出力端Ｖoutの電圧が負荷
へ供給される。
の構成である。図３の下半部に示された電源回路６も全
く同様に構成されている。そして、使用時においては、
電源回路５の端子ＩＭ１と電源回路６の制御端子ＩＮ４
が接続され、電源回路５，６の各出力端Ｖoutが共通接
続される。また、外部からの制御信号によって、スイッ
チＬ１〜Ｌ４が次のように設定される。 Ｌ１−オン、Ｌ２−オフ、Ｌ３−オフ、Ｌ４−オン そして、制御端子ＩＮ１へ出力電圧を指定する信号Ｖin
が印加され、共通接続された出力端Ｖoutの電圧が負荷
へ供給される。
【０００９】次に、上述した電源回路の動作を説明す
る。まず、使用時においてスイッチＬ１がオン状態にあ
ることから、制御端子ＩＮ１の信号がバッファＢ１、抵
抗Ｒ１、スイッチＬ１を介して演算増幅器ＯＰ１の反転
入力端へ供給され、また、出力端Ｖoutの電圧が抵抗Ｒ
６、演算増幅器ＯＰ２、抵抗Ｒ１、スイッチＬ１を介し
て同反転入力端へ供給される。これにより、演算増幅器
ＯＰ１の出力電圧が信号Ｖinに対応する一定電圧とな
る。また、出力端Ｖoutの出力電流が演算増幅器ＯＰ３
〜ＯＰ５による電流測定回路によって検出され、演算増
幅器ＯＰ６によって増幅され、電源回路６の制御端子Ｉ
Ｎ４へ供給される。ここで、スイッチＬ４がオン、Ｌ３
がオフとなっていることから、制御端子ＩＮ４の信号が
抵抗Ｒ１６、バッファＢ５、抵抗Ｒ１７、スイッチＬ４
を介して演算増幅器ＯＰ８の反転入力端へ印加され、ま
た、抵抗Ｒ２１〜Ｒ２６および演算増幅器ＯＰ９、ＯＰ
１０、ＯＰ１１による電流測定回路の出力が抵抗１９、
スイッチＬ４を介して同反転入力端へ帰還される。これ
により、電源回路６が定電流回路として動作し、その出
力電流が制御端子ＩＮ４の信号によって決まる値とな
る。そして、制御端子ＩＮ４へは電源回路５の出力電流
を示す信号が印加されることから、電源回路６の出力電
流が電源回路５の出力電流と同一になる。
る。まず、使用時においてスイッチＬ１がオン状態にあ
ることから、制御端子ＩＮ１の信号がバッファＢ１、抵
抗Ｒ１、スイッチＬ１を介して演算増幅器ＯＰ１の反転
入力端へ供給され、また、出力端Ｖoutの電圧が抵抗Ｒ
６、演算増幅器ＯＰ２、抵抗Ｒ１、スイッチＬ１を介し
て同反転入力端へ供給される。これにより、演算増幅器
ＯＰ１の出力電圧が信号Ｖinに対応する一定電圧とな
る。また、出力端Ｖoutの出力電流が演算増幅器ＯＰ３
〜ＯＰ５による電流測定回路によって検出され、演算増
幅器ＯＰ６によって増幅され、電源回路６の制御端子Ｉ
Ｎ４へ供給される。ここで、スイッチＬ４がオン、Ｌ３
がオフとなっていることから、制御端子ＩＮ４の信号が
抵抗Ｒ１６、バッファＢ５、抵抗Ｒ１７、スイッチＬ４
を介して演算増幅器ＯＰ８の反転入力端へ印加され、ま
た、抵抗Ｒ２１〜Ｒ２６および演算増幅器ＯＰ９、ＯＰ
１０、ＯＰ１１による電流測定回路の出力が抵抗１９、
スイッチＬ４を介して同反転入力端へ帰還される。これ
により、電源回路６が定電流回路として動作し、その出
力電流が制御端子ＩＮ４の信号によって決まる値とな
る。そして、制御端子ＩＮ４へは電源回路５の出力電流
を示す信号が印加されることから、電源回路６の出力電
流が電源回路５の出力電流と同一になる。
【００１０】なお、図３に示す回路は、同一構成による
電源回路５，６を並列接続して構成したものであるが、
電源回路５または６単独でも勿論使用することができ
る。この場合、スイッチＬ１，Ｌ２のオン／オフに基づ
き定電圧回路、あるいは定電流回路として動作させるこ
とができる。また、電源回路５と同一の回路を３個以上
並列に接続することも可能である。この場合、第１の電
源回路のみを定電圧回路として動作させ、他の電源回路
はいずれも定電流回路として動作させる。また、第１の
電源回路の端子ＩＭ１と第２以降の電源回路の制御端子
ＩＮ２とを各々接続し、また、全電源回路の出力端Ｖou
tを共通接続する。
電源回路５，６を並列接続して構成したものであるが、
電源回路５または６単独でも勿論使用することができ
る。この場合、スイッチＬ１，Ｌ２のオン／オフに基づ
き定電圧回路、あるいは定電流回路として動作させるこ
とができる。また、電源回路５と同一の回路を３個以上
並列に接続することも可能である。この場合、第１の電
源回路のみを定電圧回路として動作させ、他の電源回路
はいずれも定電流回路として動作させる。また、第１の
電源回路の端子ＩＭ１と第２以降の電源回路の制御端子
ＩＮ２とを各々接続し、また、全電源回路の出力端Ｖou
tを共通接続する。
【００１１】次に、図４はこの発明の第２の実施形態を
示す図である。この図に示す電源回路７は、演算増幅器
ＯＰ１を非反転増幅器として使用している点が図３の電
源回路５と異なっている。この電源回路７を定電圧電源
回路として使用する場合は、スイッチＬ１，Ｌ２をオ
ン、スイッチＬ３，Ｌ４をオフとし、また、定電流電源
回路として使用する場合は、スイッチＬ１，Ｌ２をオ
フ、スイッチＬ３，Ｌ４をオンとする。また、電源回路
８は電源回路７と同一構成である。そして、電源回路
７，８を並列接続する場合は、電源回路７の端子ＩＭと
電源回路８の端子ＩＮ４とを接続し、電源回路７，８の
各出力端Ｖoutを共通接続する。また、スイッチＬ１，
Ｌ２，Ｌ７，Ｌ８をオン、スイッチＬ３，Ｌ４，Ｌ５，
Ｌ６をオフとする。そして、電源回路７の制御端子ＩＮ
１へ出力電圧を指示する信号Ｖinを印加する。図４に示
す回路は図３に示す回路に比較し、入力／帰還抵抗に高
精度抵抗を使用しなくてすむので、安価に構成できる
が、発振しやすい欠点がある。
示す図である。この図に示す電源回路７は、演算増幅器
ＯＰ１を非反転増幅器として使用している点が図３の電
源回路５と異なっている。この電源回路７を定電圧電源
回路として使用する場合は、スイッチＬ１，Ｌ２をオ
ン、スイッチＬ３，Ｌ４をオフとし、また、定電流電源
回路として使用する場合は、スイッチＬ１，Ｌ２をオ
フ、スイッチＬ３，Ｌ４をオンとする。また、電源回路
８は電源回路７と同一構成である。そして、電源回路
７，８を並列接続する場合は、電源回路７の端子ＩＭと
電源回路８の端子ＩＮ４とを接続し、電源回路７，８の
各出力端Ｖoutを共通接続する。また、スイッチＬ１，
Ｌ２，Ｌ７，Ｌ８をオン、スイッチＬ３，Ｌ４，Ｌ５，
Ｌ６をオフとする。そして、電源回路７の制御端子ＩＮ
１へ出力電圧を指示する信号Ｖinを印加する。図４に示
す回路は図３に示す回路に比較し、入力／帰還抵抗に高
精度抵抗を使用しなくてすむので、安価に構成できる
が、発振しやすい欠点がある。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、複数の電源回路を並列駆動した場合において、単独
駆動の場合の精度を落とすことなく、各電源回路の出力
電流のバランスをとることができる。また、並列駆動し
た場合に各電源回路の出力電流が一定の比率となるの
で、負荷電流を１つの電源回路の出力電流から容易に知
ることができる。
ば、複数の電源回路を並列駆動した場合において、単独
駆動の場合の精度を落とすことなく、各電源回路の出力
電流のバランスをとることができる。また、並列駆動し
た場合に各電源回路の出力電流が一定の比率となるの
で、負荷電流を１つの電源回路の出力電流から容易に知
ることができる。
【図１】 請求項１記載の発明の構成を説明するための
ブロック図である。
ブロック図である。
【図２】 請求項２記載の発明の構成を説明するための
ブロック図である。
ブロック図である。
【図３】 この発明の第１の実施形態を示すブロック図
である。
である。
【図４】 この発明の第２の実施形態を示すブロック図
である。
である。
【図５】 従来の並列駆動用電源回路の構成を示すブロ
ック図である。
ック図である。
１…入力切換回路、２…演算増幅器、３…電流測定回
路、４、４−１、４−２、５〜８…電源回路、ＩＮ１〜
ＩＮ４…制御端子、ＯＰ１〜ＯＰ１２…演算増幅器、Ｌ
１〜Ｌ８…スイッチ。
路、４、４−１、４−２、５〜８…電源回路、ＩＮ１〜
ＩＮ４…制御端子、ＯＰ１〜ＯＰ１２…演算増幅器、Ｌ
１〜Ｌ８…スイッチ。
Claims (2)
- 【請求項１】 出力電圧を指示する信号が入力される第
１の制御端子と、 出力電流を指示する信号が入力される第２の制御端子
と、 前記第１または第２の制御端子の信号を増幅する増幅手
段と、 前記増幅手段の出力電流を検出する電流検出手段と、 前記増幅手段の出力電圧を同増幅手段の入力端へ帰還す
る第１の帰還手段と、 前記電流検出手段の検出出力を前記増幅手段の入力端へ
帰還する第２の帰還手段と、 前記第１の制御端子の信号および前記第１の帰還手段の
出力を各々前記増幅手段の入力端へ印加し、または、前
記第２の制御端子の信号および前記第２の帰還手段の出
力を各々前記増幅手段の入力端へ印加する切換手段と、 を具備してなる並列駆動用の電源回路。 - 【請求項２】 請求項１に記載の電源回路をｎ個設け、 第１の電源回路の第１の制御端子へ出力電圧を指示する
信号を印加し、 前記第１の電源回路の前記切換手段を、前記第１の制御
端子の信号および第１の帰還手段の出力が各々増幅手段
の入力端へ印加されるように設定し、 前記第１の電源回路の前記電流検出手段の出力を第２〜
第ｎの電源回路の第２の制御端子へ印加し、 前記第２〜第ｎの電源回路の前記切換手段を、第２の制
御端子の信号および第２の帰還手段の出力が各々増幅手
段の入力端へ印加されるように設定し、 前記第１〜第ｎの電源回路の出力端子を共通接続してな
る電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34418095A JP3470481B2 (ja) | 1995-12-28 | 1995-12-28 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34418095A JP3470481B2 (ja) | 1995-12-28 | 1995-12-28 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09185421A true JPH09185421A (ja) | 1997-07-15 |
| JP3470481B2 JP3470481B2 (ja) | 2003-11-25 |
Family
ID=18367253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34418095A Expired - Lifetime JP3470481B2 (ja) | 1995-12-28 | 1995-12-28 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470481B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006016615A1 (ja) * | 2004-08-10 | 2006-02-16 | Advantest Corporation | 電源装置 |
| JP2009171410A (ja) * | 2008-01-18 | 2009-07-30 | Yamatake Corp | 信号出力回路 |
-
1995
- 1995-12-28 JP JP34418095A patent/JP3470481B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006016615A1 (ja) * | 2004-08-10 | 2006-02-16 | Advantest Corporation | 電源装置 |
| JP2009171410A (ja) * | 2008-01-18 | 2009-07-30 | Yamatake Corp | 信号出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3470481B2 (ja) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2674876B2 (ja) | 調整分岐電源 | |
| JP3184539B2 (ja) | 電圧印加電流測定装置 | |
| US20040189351A1 (en) | Current sense apparatus and method | |
| JP2003015750A5 (ja) | ||
| JPH02292906A (ja) | エラー増幅器及びそのシステム | |
| JP3392029B2 (ja) | Ｉｃテスタの電圧印加電流測定回路 | |
| JPWO2004053507A1 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
| US6377109B1 (en) | Load driver circuit | |
| JP3470481B2 (ja) | 電源回路 | |
| JPS6382377A (ja) | 電流測定回路 | |
| JP2002098718A (ja) | 電流／電圧変換回路 | |
| JP2000214222A (ja) | 電源回路 | |
| CN113108814A (zh) | 多通道电阻电路及装置 | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| JP3230230B2 (ja) | 検出装置 | |
| US20020167344A1 (en) | Current amplifier structure | |
| JP2576235Y2 (ja) | 電圧又は電流測定装置 | |
| US10302678B2 (en) | Motor control circuitry | |
| JPH0438303Y2 (ja) | ||
| JPS582085A (ja) | ホ−ル素子装置 | |
| JPH0519819Y2 (ja) | ||
| JPH07229928A (ja) | 電流検出装置 | |
| JPH0738586B2 (ja) | テスト回路 | |
| JPH0519820Y2 (ja) | ||
| RU2024916C1 (ru) | Стабилизатор постоянного тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030812 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160912 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160912 Year of fee payment: 13 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160912 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |