JPH05257161A - Active matrix substrate - Google Patents

Active matrix substrate

Info

Publication number
JPH05257161A
JPH05257161A JP5289292A JP5289292A JPH05257161A JP H05257161 A JPH05257161 A JP H05257161A JP 5289292 A JP5289292 A JP 5289292A JP 5289292 A JP5289292 A JP 5289292A JP H05257161 A JPH05257161 A JP H05257161A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
line
additional capacitance
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5289292A
Other languages
Japanese (ja)
Inventor
Tsuguyoshi Hirata
貢祥 平田
Masaki Fujiwara
正樹 藤原
Yoshiharu Kataoka
義晴 片岡
Manabu Takahama
学 高濱
Takayoshi Nagayasu
孝好 永安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5289292A priority Critical patent/JPH05257161A/en
Publication of JPH05257161A publication Critical patent/JPH05257161A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To improve a yield and characteristics by forming additive capacity parts to an inner side without protruding from the angle parts of the front end faces of insulating films. CONSTITUTION:The additive capacity electrode 18 is so formed that the end face parts of the insulating film 21 do not overlap. Namely, the additive capacity electrode 18 is formed on the side inner by a prescribed distance or above without protruding from the angle parts of the insulating film 21 and at a size at which a sufficient capacity is obtainable. This electrode is satisfactory if its position is on the side inner than the angle parts of the top end face of the insulating film 21 formed by oxidation of the metal of a scanning line 12 in such a case. The additive capacity electrode 18 and a picture element electrode 14 are bridged by a connecting part 18a so as not to pose a problem in electric resistance. The formation of an additive capacity line between the scanning lines 12 and 12 and the formation of the additive capacity electrode 18 on this additive capacity line are equally well.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス基
板の構造に関し、より詳しくは薄膜トランジスタをアド
レス素子として用いるものであって付加容量部を有し、
特性の向上や歩留りの向上を可能にするアクティブマト
リクス基板の構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an active matrix substrate, and more particularly, it uses a thin film transistor as an address element and has an additional capacitance portion,
The present invention relates to a structure of an active matrix substrate which enables improvement of characteristics and yield.

【0002】[0002]

【従来の技術】薄型・低消費電力という特徴を有してい
る液晶表示装置は、CRTに代わる表示装置として注目
を集めている。中でもスイッチング素子として薄膜トラ
ンジスタ(以下TFTと略す)を用いたアクティブマト
リクス駆動方式の液晶表示装置は、液晶の応答速度が速
く、表示品位が高いなどの利点を持つため、近年その技
術開発が盛んに行われている。
2. Description of the Related Art Liquid crystal display devices, which have the features of thinness and low power consumption, have been attracting attention as display devices that replace CRTs. Among them, an active matrix drive type liquid crystal display device using a thin film transistor (hereinafter abbreviated as TFT) as a switching element has advantages such as high response speed of liquid crystal and high display quality. It is being appreciated.

【0003】図4は付加容量部を備えたアクティブマト
リクス基板の従来例を示す。また、図5は図4のB−B
線に於ける矢視断面図を示す。この従来例のアクティブ
マトリクス基板100は絵素電極114と付加容量電極
118が5μm程度の幅の連絡部118aによって橋渡
しされているものを示す。このアクティブマトリクス基
板100は絶縁性基板であるガラス基板111の上に格
子状に配線された走査線112と、信号線113と、走
査線112及び信号線113で囲まれた領域に配置され
た絵素電極114と、走査線112、信号線113及び
絵素電極114に各々電気的に接続されたスイッチング
素子としての薄膜トランジスタ120とを有する。
FIG. 4 shows a conventional example of an active matrix substrate having an additional capacitance section. In addition, FIG. 5 is BB of FIG.
The arrow sectional drawing in a line is shown. The active matrix substrate 100 of this conventional example shows one in which a pixel electrode 114 and an additional capacitance electrode 118 are bridged by a connecting portion 118a having a width of about 5 μm. The active matrix substrate 100 has a scanning line 112 and a signal line 113 arranged in a grid pattern on a glass substrate 111, which is an insulating substrate, and a picture arranged in a region surrounded by the scanning line 112 and the signal line 113. The pixel electrode 114 and the thin film transistor 120 as a switching element electrically connected to the scanning line 112, the signal line 113, and the pixel electrode 114 are included.

【0004】TFT120は絵素電極114の隅部に形
成され、信号線113から絵素電極114に向けて分岐
されたソース電極116と、絵素電極114からソース
電極116に向けて分岐されたドレイン電極117とが
相対向して配置されている。また、ソース電極116と
ドレイン電極117との下方には、絵素電極114に向
けて分岐されたゲート電極115を有する。
The TFT 120 is formed at a corner of the pixel electrode 114, and has a source electrode 116 branched from the signal line 113 toward the pixel electrode 114 and a drain branched from the pixel electrode 114 toward the source electrode 116. The electrodes 117 are arranged to face each other. Further, below the source electrode 116 and the drain electrode 117, there is a gate electrode 115 branched toward the pixel electrode 114.

【0005】図6は付加容量部を備えたアクティブマト
リクス基板100の従来例を示す。また、図7は図6の
C−C断面に於ける断面図を示す。この従来例のアクテ
ィブマトリクス基板100は、走査線112と付加容量
線119とが分離し、絵素電極114が付加容量線11
9の端部の全体を被っている。これらの構造では、いず
れも絵素電極114が絶縁膜121の端面に全部又は上
部分のみ重なる。
FIG. 6 shows a conventional example of an active matrix substrate 100 having an additional capacitance section. FIG. 7 is a sectional view taken along the line CC of FIG. In the conventional active matrix substrate 100, the scanning line 112 and the additional capacitance line 119 are separated, and the pixel electrode 114 is added to the additional capacitance line 11.
It covers the entire end of 9. In any of these structures, the pixel electrode 114 overlaps the end face of the insulating film 121 entirely or only in the upper portion.

【0006】陽極酸化により絶縁膜を形成した後、異物
が端面に付着することによる不良を回避するものとし
て、絵素電極114が僅かに絶縁膜121より小さく形
成されたものは従来からあった。
In order to avoid a defect caused by foreign matter adhering to the end face after forming an insulating film by anodic oxidation, there has been a conventional one in which the pixel electrode 114 is formed slightly smaller than the insulating film 121.

【0007】[0007]

【発明が解決しようとする課題】しかし、上記した従来
のアクティブマトリクス基板100には以下のような問
題があった。従来のアクティブマトリクス基板100で
は、ゲート金属の形成時に於けるマージン、即ち、エッ
チングシフトによるバスラインの設計値よりのマイナス
分と、絵素電極114のパターン化におけるマージン、
即ちアライメント精度によるずれによって、絵素電極1
14を絶縁膜121の端面から完全に分離することは不
可能であった。
However, the conventional active matrix substrate 100 described above has the following problems. In the conventional active matrix substrate 100, a margin at the time of forming the gate metal, that is, a minus amount from the design value of the bus line due to the etching shift and a margin in patterning the pixel electrode 114,
That is, the pixel electrode 1
It was impossible to completely separate 14 from the end surface of the insulating film 121.

【0008】この絶縁膜121では、その特性として端
面部の絶縁性が平坦部分よりわるいこと、及び端面部に
電界がかかることによりさらに絶縁性が劣化し、初期に
於ける表示不良及び表示動作中に於ける不良が発生する
原因となった。
In this insulating film 121, the insulating property of the end face portion is worse than that of the flat part as a characteristic, and the insulating property is further deteriorated by applying an electric field to the end face portion. It was a cause of defects in the.

【0009】本発明は上述した従来の問題点を解決する
ものであり、その目的とするところは付加容量部を持つ
アクティブマトリクス基板に於て、歩留り及び特性の向
上を図ることにある。
The present invention solves the above-mentioned conventional problems, and an object of the present invention is to improve yield and characteristics in an active matrix substrate having an additional capacitance section.

【0010】[0010]

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上に走査線及び信号線により
格子状に配線され該走査線及び該信号線で囲まれた各々
の領域に配置された絵素電極と、該走査線、該信号線並
びに該絵素電極に電気的に接続されたスイッチング素子
と、該走査線の金属の酸化により最下層に形成された絶
縁膜を挟んで該走査線に隣接する走査線と該絵素電極の
一部との間に重畳された付加容量部と、を有するアクテ
ィブマトリクス基板であって、該付加容量部が該絶縁膜
の上端面の角部よりはみだすことなく内側に形成された
ものであり、そのことにより上記目的が達成される。
An active matrix substrate of the present invention is arranged on an insulating substrate in a grid pattern by scanning lines and signal lines and arranged in each region surrounded by the scanning lines and the signal lines. The pixel electrode, the scanning line, the signal line, and a switching element electrically connected to the pixel electrode, and the insulating film formed in the lowermost layer by oxidation of the metal of the scanning line, and the scanning is performed. An active matrix substrate having a scanning line adjacent to a line and a portion of the pixel electrode, the additional capacitance portion being overlapped between the scanning line and the pixel electrode; It is formed on the inner side without protruding so that the above object is achieved.

【0011】好ましくは、前記付加容量部は前記走査線
の間に形成した付加容量線の上であって、該付加容量線
の金属の酸化によって形成された絶縁膜の上端面の角部
より所定の距離以上内側に形成されている。
Preferably, the additional capacitance section is located on the additional capacitance line formed between the scanning lines, and is predetermined from a corner of the upper end surface of the insulating film formed by oxidation of the metal of the additional capacitance line. It is formed inside more than the distance.

【0012】[0012]

【作用】本発明アクティブマトリクス基板では、付加容
量部は上部の絵素電極と絶縁膜の上端面の端面部分とは
重ならないように形成される。絵素電極の付加容量電極
は絶縁膜の角部より所定の距離以上内側で、かつ十分な
容量が得られる大きさに形成される。所定の距離とは図
2のa〜a線の矢視部の内側で表されるように、走査線
の金属の酸化によって形成された絶縁膜の上端面の角部
より0μm以上内側であれば良い。付加容量電極と絵素
電極とは電気抵抗的に問題とならないように、5μm程
度の幅の連絡部によって橋渡しされる。
In the active matrix substrate of the present invention, the additional capacitance portion is formed so that the upper pixel electrode does not overlap the end face portion of the upper end face of the insulating film. The additional capacitance electrode of the pixel electrode is formed inside a corner portion of the insulating film by a predetermined distance or more and has a size capable of obtaining a sufficient capacitance. The predetermined distance is 0 μm or more inside the corner of the upper end surface of the insulating film formed by the oxidation of the metal of the scanning line, as shown by the inside of the arrowed line a to a in FIG. good. The additional capacitance electrode and the pixel electrode are bridged by a connecting portion having a width of about 5 μm so as not to cause a problem in electrical resistance.

【0013】これによって、付加容量電極の絶縁膜の上
端面と絵素電極間の短絡の発生を抑え、表示不良の少な
い表示装置を提供できる。
As a result, it is possible to suppress the occurrence of a short circuit between the upper end surface of the insulating film of the additional capacitance electrode and the pixel electrode, and to provide a display device with few display defects.

【0014】[0014]

【実施例】図1は本発明アクティブマトリクス基板の一
実施例を示す。また、図2は図1のA−A断面図を示
す。このアクティブマトリクス基板10は、電気絶縁性
のガラス基板11の上に格子状に配線された走査線12
と、信号線13と、走査線12及び信号線13で囲まれ
た領域に各々配置された絵素電極14と、走査線12、
信号線13及び絵素電極14に各々電気的に接続された
スイッチング素子としての薄膜トランジスタ20とを有
する。
FIG. 1 shows an embodiment of the active matrix substrate of the present invention. 2 is a sectional view taken along line AA of FIG. The active matrix substrate 10 includes scanning lines 12 arranged in a grid on an electrically insulating glass substrate 11.
A signal line 13, a scanning line 12 and a pixel electrode 14 arranged in a region surrounded by the signal line 13, a scanning line 12,
The thin film transistor 20 as a switching element electrically connected to the signal line 13 and the pixel electrode 14 is provided.

【0015】TFT20は絵素電極14の隅部に形成さ
れ、信号線13から絵素電極14に向けて分岐されたソ
ース電極16と、絵素電極14からソース電極16に向
けて分岐されたドレイン電極17とが相対向して配置さ
れている。また、ソース電極16とドレイン電極17と
の下方には、絵素電極14に向けて分岐されたゲート電
極15を有する。本実施例ではTFT20としてアモル
ファスシリコンTFTを使用した。なお、TFT20は
走査線12の上に形成することも可能である。絵素電極
14のTFT20に対する他端部に走査線12に隣接す
る走査線12が重畳され、その重畳する部分に付加容量
電極18が形成される。
The TFT 20 is formed at a corner of the pixel electrode 14, and has a source electrode 16 branched from the signal line 13 toward the pixel electrode 14 and a drain branched from the pixel electrode 14 toward the source electrode 16. The electrodes 17 are arranged so as to face each other. Further, below the source electrode 16 and the drain electrode 17, there is a gate electrode 15 branched toward the pixel electrode 14. In this embodiment, an amorphous silicon TFT is used as the TFT 20. The TFT 20 can be formed on the scanning line 12. The scanning line 12 adjacent to the scanning line 12 is superimposed on the other end of the pixel electrode 14 with respect to the TFT 20, and the additional capacitance electrode 18 is formed on the overlapping portion.

【0016】付加容量電極18は、絶縁膜21の端面部
分が重ならないように形成される。即ち、付加容量電極
18は絶縁膜21の角部よりはみ出すことなく所定の距
離以上内側で、かつ十分な容量が得られる大きさに形成
される。所定の距離とは図2のa〜a線の矢視部の内側
で表されるように、走査線12の金属の酸化によって形
成された絶縁膜21の上端面の角部より0μm以上内側
であれば良い。付加容量電極18と絵素電極14とは電
気抵抗的に問題とならないように、5μm程度の幅の連
絡部18aによって橋渡しされる。
The additional capacitance electrode 18 is formed so that the end face portions of the insulating film 21 do not overlap. That is, the additional capacitance electrode 18 is formed inside a predetermined distance or more without protruding from the corner portion of the insulating film 21, and has a size capable of obtaining a sufficient capacitance. The predetermined distance is 0 μm or more inside the corner of the upper end surface of the insulating film 21 formed by the oxidation of the metal of the scanning line 12, as indicated by the inside of the arrowed line a to a in FIG. I wish I had it. The additional capacitance electrode 18 and the pixel electrode 14 are bridged by a connecting portion 18a having a width of about 5 μm so that there is no problem in terms of electrical resistance.

【0017】図3は本発明アクティブマトリクス基板の
他の実施例を示す。このアクティブマトリクス基板10
は、走査線12、12の間に付加容量線19を形成し、
この付加容量線19の上に付加容量電極18を形成して
いる。このような構造も可能であることを示す。
FIG. 3 shows another embodiment of the active matrix substrate of the present invention. This active matrix substrate 10
Forms an additional capacitance line 19 between the scanning lines 12 and 12,
The additional capacitance electrode 18 is formed on the additional capacitance line 19. It is shown that such a structure is also possible.

【0018】以下に、アクティブマトリクス基板10の
製作手順を順をおって説明する。まず、ガラス基板11
の上にスパッタリングによりタンタルを300nmの厚さ
に形成する。次に、フォトリソグラフィー法によってパ
ターン化し、付加容量部を持った走査線12、又は、走
査線12と走査線12から分離した付加容量線19(以
後両者を併せて走査線12とのみ記す)を形成する。こ
のとき同時にゲート電極15が形成される。なお、走査
線12の下にスパッタリングにより五酸化タンタル等の
絶縁膜を形成する構造も可能である。
The manufacturing procedure of the active matrix substrate 10 will be described below in sequence. First, the glass substrate 11
Then, tantalum is formed to a thickness of 300 nm by sputtering. Next, the scanning line 12 having the additional capacitance portion is patterned by the photolithography method, or the scanning line 12 and the additional capacitance line 19 separated from the scanning line 12 (hereinafter, both are collectively referred to as the scanning line 12). Form. At this time, the gate electrode 15 is simultaneously formed. A structure in which an insulating film such as tantalum pentoxide is formed under the scanning line 12 by sputtering is also possible.

【0019】次に陽極酸化法、熱酸化法等により走査線
12及びゲート電極15の上に、絶縁膜21が300nm
の厚さで形成される。本実施例のアクティブマトリクス
基板10は陽極酸化法を用いて製作された。次に、プラ
ズマCVD法により窒化ケイ素からなる窒化絶縁膜22
が300nmの厚さに形成される。このように酸化絶縁膜
21と窒化絶縁膜22とによりゲート絶縁膜を二層構造
にすることによって電気絶縁性を高める。
Next, an insulating film 21 of 300 nm is formed on the scanning line 12 and the gate electrode 15 by an anodic oxidation method, a thermal oxidation method or the like.
Formed with a thickness of. The active matrix substrate 10 of this embodiment is manufactured by using the anodic oxidation method. Next, the nitride insulating film 22 made of silicon nitride is formed by the plasma CVD method.
Are formed to a thickness of 300 nm. In this way, the oxide insulating film 21 and the nitride insulating film 22 form a two-layer structure for the gate insulating film, thereby enhancing the electrical insulating property.

【0020】次いで、窒化絶縁膜22に連続してプラズ
マCVD法により、半導体層としてアモルファスシリコ
ンを30nmの厚さに形成し、エッチングストッパ層とし
ての窒化ケイ素を200nmの厚さに形成する。そして、
エッチングストッパ層はフォトリソグラフィー法により
パターンニングされ、エッチングストッパを形成する。
(いずれも図示していない。)続いて、リンを添加した
n+型アモルファスシリコンのコンタクト層をプラズマ
CVD法により50nmの厚さに積層する。次にフォトリ
ソグラフィー法によりコンタクト層、半導体層を同時に
パターンニングする。(図示していない。)また、信号
線の材料として、Ti、Al、Cr、Mo等の金属膜を
スパッタリング法によって形成し、フォトリソグラフィ
ー法でパターンニングを行い、信号線13、TFT20
のソース電極16及びドレイン電極17を形成する。本
実施例のTFT20は材料としてTiを用いた。
Next, amorphous silicon having a thickness of 30 nm is formed as a semiconductor layer and silicon nitride having a thickness of 200 nm as an etching stopper layer is formed continuously on the nitride insulating film 22 by a plasma CVD method. And
The etching stopper layer is patterned by photolithography to form an etching stopper.
(Neither is shown.) Then, a contact layer of phosphorus-doped n + type amorphous silicon is stacked to a thickness of 50 nm by plasma CVD. Next, the contact layer and the semiconductor layer are simultaneously patterned by the photolithography method. (Not shown) As a material for the signal line, a metal film of Ti, Al, Cr, Mo or the like is formed by a sputtering method, and patterning is performed by a photolithography method to obtain the signal line 13 and the TFT 20.
The source electrode 16 and the drain electrode 17 are formed. The TFT 20 of this embodiment uses Ti as a material.

【0021】次に、酸化インジウムを主成分とした透明
電極膜がスパッタリングによって100nmの厚さに形成
され、この透明電極膜がフォトリソグラフィー法によっ
て絵素電極14及び付加容量電極18に形成される。こ
のとき付加容量電極18に於て透明電極膜の端が窒化絶
縁膜22の端より1μm以上内側に入るように形成され
る。絵素電極14と付加容量電極18とは、電気抵抗的
に問題とならないように5μm程度の幅の連絡部18a
によって橋渡しされる。
Next, a transparent electrode film containing indium oxide as a main component is formed to a thickness of 100 nm by sputtering, and this transparent electrode film is formed on the pixel electrode 14 and the additional capacitance electrode 18 by the photolithography method. At this time, the end of the transparent electrode film in the additional capacitance electrode 18 is formed so as to be inside by 1 μm or more from the end of the nitride insulating film 22. The pixel electrode 14 and the additional capacitance electrode 18 have a connecting portion 18a having a width of about 5 μm so as not to cause a problem in electrical resistance.
Bridged by.

【0022】上記のように絵素電極14及び付加容量電
極18が形成されると、その上に図示しない保護膜が形
成され、これによりアクティブマトリクス基板10が形
成される。なお、保護膜は絵素電極14の中央部を除去
する窓あき構造にしても良い。
When the picture element electrode 14 and the additional capacitance electrode 18 are formed as described above, a protective film (not shown) is formed on the pixel electrode 14 and the additional capacitance electrode 18, whereby the active matrix substrate 10 is formed. The protective film may have a window structure for removing the central portion of the pixel electrode 14.

【0023】[0023]

【発明の効果】本発明アクティブマトリクス基板によれ
ば、絵素電極の付加容量電極は走査線の金属の酸化によ
って形成された絶縁膜の上端面の角部よりはみ出すこと
なく所定の距離以上内側に形成される。付加容量電極は
絶縁膜の端面と絵素電極間の重なりをなくすることによ
り、付加容量電極の絶縁膜の端面と絵素電極間に於ける
短絡が少ないアクティブマトリクス基板を実現できる。
それゆえ、このアクティブマトリクス基板を用いれば、
表示不良の少ない表示装置を提供できる。
According to the active matrix substrate of the present invention, the additional capacitance electrode of the pixel electrode is located inside a predetermined distance or more without protruding from the corner of the upper end surface of the insulating film formed by the oxidation of the metal of the scanning line. It is formed. By eliminating the overlap between the end face of the insulating film and the pixel electrode in the additional capacitance electrode, an active matrix substrate with few short circuits between the end face of the insulating film of the additional capacitance electrode and the pixel electrode can be realized.
Therefore, using this active matrix substrate,
A display device with few display defects can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明アクティブマトリクス基板の一実施例を
示す平面図。
FIG. 1 is a plan view showing an embodiment of an active matrix substrate of the present invention.

【図2】図1のA−A線に於ける矢視断面図。FIG. 2 is a sectional view taken along the line AA of FIG.

【図3】本発明アクティブマトリクス基板の他の実施例
を示す平面図。
FIG. 3 is a plan view showing another embodiment of the active matrix substrate of the present invention.

【図4】従来のアクティブマトリクス基板の一例を示す
平面図。
FIG. 4 is a plan view showing an example of a conventional active matrix substrate.

【図5】図4のB−B線に於ける矢視断面図。5 is a sectional view taken along line BB of FIG.

【図6】従来のアクティブマトリクス基板の他の例を示
す平面図。
FIG. 6 is a plan view showing another example of a conventional active matrix substrate.

【図7】図6のC−C線に於ける矢視断面図。7 is a sectional view taken along the line CC of FIG.

【符号の説明】[Explanation of symbols]

10 アクティブマトリクス基板 11 絶縁性基板 12 走査線 13 信号線 14 絵素電極 15 ゲート電極 16 ソース電極 17 ドレイン電極 18 付加容量電極 18a 連絡部 19 付加容量線 20 TFT 21 酸化絶縁膜 22 窒化絶縁膜 10 Active Matrix Substrate 11 Insulating Substrate 12 Scanning Line 13 Signal Line 14 Picture Element Electrode 15 Gate Electrode 16 Source Electrode 17 Drain Electrode 18 Additional Capacitance Electrode 18a Contact 19 Additional Capacitance Line 20 TFT 21 Oxide Insulating Film 22 Nitride Insulating Film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高濱 学 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Manabu Takahama 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Corporation (72) Takayoshi Nagayasu 22-22 Nagaike-cho, Abeno-ku, Osaka, Osaka Within the corporation

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に走査線及び信号線によっ
て格子状に配線され該走査線及び該信号線で囲まれた各
々の領域に配置された絵素電極と、 該走査線、該信号線並びに該絵素電極に電気的に接続さ
れたスイッチング素子と、 該走査線の金属の酸化により最下層に形成された絶縁膜
を挟んで該走査線に隣接する走査線と該絵素電極の一部
との間に重畳された付加容量部と、を有するアクティブ
マトリクス基板であって、 該付加容量部が該絶縁膜の上端面の角部よりはみだすこ
となく内側に形成されたアクティブマトリクス基板。
1. A pixel electrode arranged in a grid pattern on an insulating substrate by scanning lines and signal lines and arranged in each region surrounded by the scanning lines and the signal lines, the scanning lines, and the signals. A line and a switching element electrically connected to the pixel electrode, and a scan line adjacent to the scan line and the pixel electrode with an insulating film formed in the lowermost layer formed by oxidation of the metal of the scan line. An active matrix substrate having an additional capacitance portion overlapped with a part thereof, wherein the additional capacitance portion is formed inside without protruding from a corner portion of an upper end surface of the insulating film.
【請求項2】 前記付加容量部は前記走査線の間に形成
した付加容量線の上であって、該付加容量線の金属の酸
化によって形成された絶縁膜の上端面の角部より所定の
距離以上内側に形成された請求項1に記載のアクティブ
マトリクス基板。
2. The additional capacitance section is on the additional capacitance line formed between the scanning lines, and a predetermined distance from a corner of an upper end surface of an insulating film formed by oxidation of the metal of the additional capacitance line. The active matrix substrate according to claim 1, wherein the active matrix substrate is formed inside a distance or more.
JP5289292A 1992-03-11 1992-03-11 Active matrix substrate Withdrawn JPH05257161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5289292A JPH05257161A (en) 1992-03-11 1992-03-11 Active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5289292A JPH05257161A (en) 1992-03-11 1992-03-11 Active matrix substrate

Publications (1)

Publication Number Publication Date
JPH05257161A true JPH05257161A (en) 1993-10-08

Family

ID=12927519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5289292A Withdrawn JPH05257161A (en) 1992-03-11 1992-03-11 Active matrix substrate

Country Status (1)

Country Link
JP (1) JPH05257161A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084104A (en) * 2003-09-04 2005-03-31 Seiko Epson Corp Semiconductor device and electrooptical device
KR100542300B1 (en) * 1998-06-22 2006-04-12 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display
JP2014199403A (en) * 2012-08-28 2014-10-23 株式会社半導体エネルギー研究所 Semiconductor device
CN111679519A (en) * 2019-03-11 2020-09-18 株式会社日本显示器 Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542300B1 (en) * 1998-06-22 2006-04-12 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display
JP2005084104A (en) * 2003-09-04 2005-03-31 Seiko Epson Corp Semiconductor device and electrooptical device
JP2014199403A (en) * 2012-08-28 2014-10-23 株式会社半導体エネルギー研究所 Semiconductor device
CN111679519A (en) * 2019-03-11 2020-09-18 株式会社日本显示器 Display device
CN111679519B (en) * 2019-03-11 2023-06-27 株式会社日本显示器 Display device

Similar Documents

Publication Publication Date Title
US5923390A (en) Liquid crystal display with high aperture ratio and method for manufacturing the same
JPH0814669B2 (en) Matrix type display device
EP0329887B1 (en) Liquid crystal display device
JPH1031235A (en) Liquid crystal display device
JPH10123572A (en) Liquid crystal display device and its manufacture
JP3226836B2 (en) Liquid crystal display device and manufacturing method thereof
JPH07128685A (en) Liquid crystal display device
US6636279B2 (en) Display device and method of manufacturing the same
US20070273803A1 (en) Active component array substrate and fabricating method thereof
JP2006317867A (en) Thin film transistor board and liquid crystal display panel
JPH04313729A (en) Liquid crystal display device
JP2702294B2 (en) Active matrix substrate
JPH05257161A (en) Active matrix substrate
JPH06281956A (en) Active matrix wiring board
JP2711020B2 (en) Liquid crystal display
JPH05216067A (en) Thin-film transistor array
JPH06163891A (en) Thin film transistor
JPH0820643B2 (en) Active matrix display
JPH0862629A (en) Liquid crystal display device
JP2687967B2 (en) Liquid crystal display
JPH0572561A (en) Active matrix substrate
JP3269480B2 (en) Transmissive liquid crystal display
JPH0385529A (en) Thin-film semiconductor display device
JPH0748563B2 (en) Thin film transistor device
JPH0675143B2 (en) Active matrix substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518