JPH0525290B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板上に焦電素子を配設した焦電型検
出素子の製造方法に関するものである。

〔従来の技術〕

赤外線や紫外線などを検出する素子としては、
従来から量子型のものと焦電型のものが知られて
いる。ここで、量子型のものでは使用中に冷却が
必要となるのに対し、焦電型のものでは冷却を必
要とせず、また室温下においても広帯域で使用で
きるので多用されている。

第５図は従来の焦電型検出素子の一例を示す断
面図である。焦電素子は焦電材料チツプ２の上面
側に上側電極３、下面側に下側電極４を配設して
構成され、これは絶縁性のマウント基板１に固着
されている。マウント基板１に形成された貫通穴
にはリード端子５，６が挿通され、リード端子５
はリード線７を介して上側電極３に接続され、リ
ード端子６は導電材料（図示せず）によつて下側
電極４に接続されている。

このような従来装置の製造は、次のようにして
行なう。まず、焦電材料の小片を用意してこれを
研磨し、所望の大きさの焦電材料チツプ２とす
る。次に、マウント基板１の上面に導電材料を塗
布し、ここに上記の焦電材料チツプ２を接着する
と、この導電材料が前述の下側電極４となる。そ
して、焦電材料チツプ２の上面に導電材料を付着
して上側電極３となし、金（Au）などのリード
線７でリード端子５と接続する。同時に下側電極
４はリード端子６と接続する。

〔発明が解決しようとする問題点〕

従つて、上記の従来装置によれば、焦電材料チ
ツプ２を薄くするのに限界があるだけでなく、製
造工程が多くコスト高となる。また、焦電材料チ
ツプ２は下側電極４を介しマウント基板１に密着
しているため、焦電材料チツプ２の熱がマウント
基板１に逃れやすく、熱効率あるいは感度や応答
性が悪かつた。

一方、このようなマウント基板への熱損失を防
止するものとして、例えば特開昭57−28223号公
報に示された焦電型輻射波検出素子がある。この
装置では、マウント基板に下面側から開口が形成
され、この開口の上端部側の支持膜上に焦電素子
が配設されている。しかしながら、この装置では
開口が下側に向つて開いているので、例えばハイ
ブリツド基板にダイボンデイングすると、ボンデ
イング材料がこの開口内に入り込み、熱伝導を少
なくするという当初の目的が全く実現できなくな
る。また、開口の下側を閉鎖するために別個の基
板を下側に貼り付けると、素子が大型化するだけ
でなく、製造工程数が多くなつてコスト高にな
る。

そこで本発明は、感度および応答性の高い焦電
型検出素子を、簡単な工程で容易に作成すること
のできる焦電型検出素子の製造方法を提供するこ
とを目的とする。

〔問題点を解決するための手段〕

本発明に係る焦電型検出素子の製造方法は、基
板の所定領域をエツチングして溝を形成する第１
の工程と、溝内のスペースを埋め込む第２の工程
と、溝内のスペーサ上面および少なくとも溝の開
口端部上面に絶縁材料を堆積することにより支持
膜を形成する第３の工程と、支持膜の一部をエツ
チングしてスペーサを露出させる第４の工程と、
この第４の工程による支持膜の開口を介して溝内
のスペーサを除去する第５の工程と、支持膜上に
少なくとも下側電極、焦電材料膜および上側電極
を順次に積層して焦電素子を形成する第６の工程
とを備えることを特徴とする。

〔作用〕

本発明の焦電型検出素子の製造方法によれば、
支持膜の開口を介してスペーサを取り除くことに
より、支持膜の下に空洞部を形成することができ
る。

〔実施例〕

以下、添付図面の第１図ないし第４図を参照し
て、本発明の一実施例を説明する。なお、図面の
説明において同一要素には同一符号を付し、重複
する説明を省略する。

第１図は赤外線検出用の焦電型検出素子の、セ
ンサ部の工程別の断面図である。まず、例えばｐ
型のシリコンからなる基板１１を用意する。この
場合、基板１１の比抵抗などは特に限定されず、
またどの面方向を用いてもよいが、後述のように
信号処理用トランジスタ（接合型FET）を形成
するときは、これに適した比抵抗および面方向を
選択すればよい。

次に、基板１１の表面を熱酸化してSiO₂から
なる絶縁膜３１を1000〜3000Å程度の厚さで形成
し、全面にフオトレジスト３２をスピンコート法
などで塗布する。そして、公知のフオトリソグラ
フイ技術を用いて溝形成予定領域のフオトレジス
ト３２に窓を開ける（第１図ａ図示）。

次に、露出した絶縁膜３１をウエツトエツチン
グなどで除去し、ドライエツチングによつて基板
１１に溝１２を形成する（第１図ｂ図示）。ここ
で、ドライエツチングに用いるガスとしては、
CCl₄、CBrF₃、CF₄などの塩素系、臭素系、フツ
素系のガスを用いることができる。また、溝１２
の深さは数μｍ程度であれば十分であり、サイズ
は数mm〜数μｍ角まで焦電素子の大きさに対応し
て種々のものとすることができる。なお、等方性
あるいは異方性のウエツトエツチングを用いても
よいことは言うまでもない。

次に、CVD技術を用いたSiO₂あるいは多結晶
シリコン等からなるスペーサ３３を溝１２内に埋
め込む（第１図ｃ図示）。このとき、絶縁膜３１
は除去しておいてもよく、除去せずに残しておい
てもよい。そして、研磨技術やエツチング技術を
用いて上面を平坦化し、溝１２内にのみスペーサ
３３が残るようにする。

次に、CVD技術によつて表面にSi₃N₄を付着さ
せ、100〜1000廣程度の厚さの支持膜１３を形成
する。そして、全面にフオトレジスト３４を塗布
し、支持膜１３における開口形成予定領域のフオ
トレジスト３４に窓を開ける（第１図ｄ図示）。
しかる後、露出した支持膜１３をドライエツチン
グ等で除去してスペーサ３３を露出させ、この開
口を介してスペーサ３３を化学的エツチングによ
り除去する。そして、フオトレンジスト３４をア
セトン等で除去すると、支持膜１３は第１図ｅの
ように宙づり状態になり、下側に空洞が形成され
る。

次に、全面にフオトレジスト３５を塗布して信
号処理用のトランジスタの形成領域を窓開けし、
エツチングによつて基板１１を露出させる。そし
て、イオン注入を第１図ｆ中の矢印のように行な
い、深さ4μｍ程度のｎ型領域４１を形成する
（第１図ｆ図示）。しかる後、同様にフオトレジス
ト３６を介してイオン注入によりp⁺型のゲート
領域４２を形成し（第１図ｇ図示）、さらにフオ
トレジスト３７を介してイオン注入によりn⁺型
のソース領域４３およびドレイン領域４４を形成
すると（第１図ｈ図示）、接合型の電解効果トラ
ンジスタ（Ｊ−FET）の基本構造が出来上がる。

次に、領域４２〜４４のコンタクト領域を所定
のマスクで覆つて熱酸化すと、トランジスタのコ
ンタクト領域以外の部分と溝１２の内面に絶縁層
３８が形成される（第１図ｉ図示）。しかる後、
スパツタリング法や蒸着法を用いて配線層１８と
共に下側電極１４を形成し（第１図ｊ図示）、焦
電材料膜１５、上側電極１６および熱吸収膜１７
を順次に積層すると、溝１２上に焦電素子が形成
されることになる（第１図ｋ図示）。

本実施例の製造方法で製造された焦電型検出素
子の構成を第２図の斜視図に示す。図示の通り、
例えばシリコン（Si）からなる基板１１の所定領
域には、例えばドライエツチングによる矩形の溝
１２が形成され、この溝１２は例えば二酸化シリ
コン（SiO₂）や窒化シリコン（Si₃N₄）からなる
絶縁性の支持膜１３によつて覆われている。支持
膜１３上には矩形の下側電極１４、焦電材料膜１
５、上側電極１６および熱吸収膜１７が順次に積
層されている。

ここで、下側電極１４としては例えばクロム白
金（Cr−Pt）、高度融点金属そしてのモリブデン
（Mo）、タングステン（Ｗ）、プラチナ（Pt）な
ど、あるいはアルミニウム（Al）を用いること
ができる。また、焦電材料膜１５としてはチタン
酸鉛（PbTiO₃）、タンタル酸リチウム
（LiTaO₃）などの他、Ｐ（VDF−TrFE）などの
有機高分子材料を用いることができる。また、上
側電極１６としてはクロム金（Cr−Au）などを
用いることができる。更に、熱吸収膜１７として
は焦電型検出素子の用途に応じて、赤外線吸収材
料や紫外線吸収材料なとを用いることができる。

下側電極１４は配線層１８を介して外部端子や
他の素子（図示せず）に接続されており、上側電
極１６は配線層１９を介して外部端子や他の素子
（図示せず）に接続されている。なお、図中の絶
縁体２０は下側電極１４と配線層１９が導通しな
いようにするためのものである。支持膜１３に設
けられた開口２１は、製造工程中に溝１２内のス
ペーサを取り除くためのもので、焦電型検出素子
に必須のものではない。

次に、本実施例によつて製造される焦電型検出
素子の特徴について説明する。

第２図の装置において、上方から輻射光（例え
ば赤外光）が入射されると、熱吸収膜１７が加熱
されてこの熱が上側電極１６を介して焦電材料膜
１５に伝わる。すると、下側電極１４と上側電極
１６の間に電位差が現れ、これが配線層１８と配
線層１９を介して取り出される。ここで、下側電
極１４、焦電材料膜１５および上側電極１６から
なる焦電素子は支持膜１３上に支持されており、
その下側は溝１２によつて空洞となつている。従
つて、焦電素子に蓄えられた熱は基板１１に伝導
することで少なく、この効果は支持膜１３が薄い
ほど著しい。このため、極めて感度よく応答性の
高い輻射波の検出が可能になる。

第３図ａ〜ｆは本実施例によつて形成される溝
１２のいくつかの変形例を示す断面図である。溝
１２は、ドライエツチングや異方性ウエツトエツ
チング、あるいは等方性ウエツトエツチングなど
を用いて形成できる。また、イオンミリングなど
を用いてもよい。さらに、基板上の溝部形成予定
領域にスペーサを配設した後、他の領域に基板と
同一材料をエピタキシヤル成長させ、しかる後に
上面を平坦化してスペーサの一部を露出させ、エ
ツチングによりスペーサを取り除いて溝を形成し
てもよい。

第４図は本実施例によつて製造された焦電型検
出素子の応用例を示す平面図である。この例で
は、シリコン基板１００上に二次元アレイ状に焦
電素子１０１を形成し、これらに隣接して垂直走
査部１０２と水平走査部１０３を形成している。
これによれば、二次元的に赤外線などの輻射波を
検出することが可能になる。

本発明によつて製造される焦電型検出素子は上
記の実施例に限定されるものではなく、種々の変
形が可能である。

例えば、基板はシリコン半導体基板に限らず化
合物半導体などであつてもよく、また、半導体以
外のもので構成してもよい。

〔発明の効果〕

以上、詳細に説明した通り本発明に係る焦電型
検出素子の製造方法によれば、支持膜の開口を介
してスペーサを取り除くことにより、支持膜の下
に空洞部を形成することができるので、感度およ
び応答性の高い焦電型検出素子を、簡単な工程で
容易に作成することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る焦電型検出素子
の製造方法を説明するための工程別素子断面図、
第２図は本実施例によつて製造された焦電型検出
素子の斜視図、第３図は本実施例によつて形成さ
れる溝１２のいくつかの変形例を示す断面図、第
４図は本実施例によつて製造された焦電型検出素
子の応用例を示す平面図、第５図は従来例の断面
図である。 １１……基板、１２……溝、１３……支持膜、
１４……下側電極、１５……焦電材料膜、１６…
…上側電極、１７……熱吸収膜、１８……配線
層、１９……配線層、３１……絶縁膜、３３……
スペーサ。

Claims (1)

【特許請求の範囲】
1. １ 基板の所定領域をエツチングして溝を形成す
   る第１の工程と、前記溝内にスペーサを埋め込む
   第２の工程と、前記溝内のスペーサ上面および少
   なくとも前記溝の開口端部上面に絶縁材料を堆積
   することにより支持膜を形成する第３の工程と、
   前記支持膜の一部をエツチングして前記スペーサ
   を露出させる第４の工程と、この第４の工程によ
   る前記支持膜の開口を介して前記溝内のスペーサ
   を除去する第５の工程と、前記支持膜上に少なく
   とも下側電極、焦電材料膜および上側電極を順次
   に積層して焦電素子を形成する第６の工程とを備
   えることを特徴すると焦電型検出素子の製造方
   法。