JPH05243907A - サンプリング・レート変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 周波数信号ｆA でサンプリングされた第１の
デジタル信号を周波数信号ｆB でサンプリングされた第
２のデジタル信号に変換する。 【構成】 ゼロデータ挿入器２，４，…、ＦＩＲデジタ
ル・フィルタ３，５，…、分割内挿演算器８、ゼロ次ホ
ールド器７から構成されるサンプリング・レート変換装
置１０。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オーディオ信号やビデ
オ信号等のアナログ信号をデジタル信号として扱う、Ｃ
Ｄ（コンパクト・ディスク）やＤＡＴ（デジタル・オー
ディオ・テープレコーダ）あるいは、Ｄ−１、Ｄ−２、
Ｄ−３デジタルＶＴＲなどの機器に於いて、相異なるサ
ンプリング周波数を持つ機器の間で信号のやりとりをす
る際に必要になるサンプリング・レート変換を行なう変
換装置に関する。

【０００２】

【従来の技術】ＣＤやＤＡＴでは、本来、アナログ信号
であるオーディオ信号をデジタル信号に変換して記録・
再生している。同様に、Ｄ−１、Ｄ−２、Ｄ−３デジタ
ルＶＴＲはビデオ信号をデジタル信号に変換して記録・
再生している。アナログ信号からデジタル信号への変換
は、サンプリング（標本化）と量子化の操作を含む（参
考文献１． 春日正男著、ＡＶ・ＯＡ用ディジタル信号
処理、１９９１、昭晃堂、Ｐ．６４〜）。

【０００３】ここでサンプリングは、ある決まった周波
数でアナログ信号をサンプリングするものである。前述
の機器のそれぞれのサンプリング周波数は、ＣＤ；４
４．１ｋＨｚ、ＤＡＴ；４８．０ｋＨｚ、Ｄ−１ ＶＴ
Ｒ；１３．５ＭＨｚ、Ｄ−２ ＆ Ｄ−３ ＶＴＲ；１
４．３…ＭＨｚである。

【０００４】さて、例えばＣＤの信号をＤＡＴに記録し
たり、あるいはＤ−１ ＶＴＲの信号をＤ−２ ＶＴＲ
へ記録することを考えた時、それらの機器のサンプリン
グ周波数が異なるために、単純にこれを行なうことはで
きない。一旦アナログ信号に変換し、再び、記録側のサ
ンプリング周波数でサンプリングすればよいが、Ａ／
Ｄ、Ｄ／Ａ変換器の特性による歪が発生するため、デジ
タル信号のままでサンプリング周波数の変換を行なうこ
とが望ましい。このサンプリング周波数変換を行なう機
器をサンプリング・レート変換装置と呼ぶ（参考文献
同上、Ｐ．１５５〜）。 サンプリング・レート変換で
は、ＬＰＦ処理が行なわれるが、特に位相特性を変えな
いために、フィルタとして、ＦＩＲデジタル・フィルタ
（参考文献同上、Ｐ．１２３〜）が用いられることが多
い。ＦＩＲデジタル・フィルタを用いて、サンプリング
・レート変換を行なう時に、変換に伴う誤差を小さくす
るためには、高次のフィルタが必要となることが多い。

【０００５】従って、リアル・タイムでこの演算を行な
うためには、高速で動作する、大規模のデジタル回路が
必要になる。特に、変換前後のサンプリング周波数が、
簡単な整数比でない場合に次数が大きくなり、ハード・
ウエア量も大きくなる。

【０００６】一方、参考文献２（Roger Lagadec an
d Henry O. Kunz、”A Universal Digital
Sampling Frequency Converter for Digital
Audio ”、Proc.IEEE Int. Conf.Acoust,Speech an
d Signal Processing、Atlanta 、GA、p.p.595 〜59
8 、(1981)、及び、Yasushi Katsumata and Osam
u Hamada、”An Audio Sampling Frequency Co
nversion Using Digital Signal Processors”、
Proc.IEEE Int. Conf.Acoust,Speech andSignal P
rocessing、Tokyo 、GA、p.p.33〜36、(1986)）には、
そのような場合でも比較的、ハード・ウエア量を小さく
できる方法として、ＦＩＲデジタル・フィルタ演算と高
次内挿を組み合わせた方法が述べられている。以下で、
その方法について図面を参照しながら述べる。

【０００７】図４は参考文献２に述べられているような
従来のサンプリング・レート変換装置の構成図である。

【０００８】同図に示すように、サンプリング・レート
変換装置１は、ゼロデータ挿入器２，４、ＦＩＲデジタ
ル・フィルタ３，５、線形内挿演算器６、ゼロ次ホール
ド器７から構成される。

【０００９】図５は図４の変換装置で行なわれるサンプ
リング・レート変換を説明する図である。

【００１０】同図（ａ）に示す曲線Ｉは入力デジタル信
号のＡ／Ｄ変換前のアナログ信号である。また点ａ11，
ａ12，ａ13，…の信号値は入力デジタル信号列（第１の
デジタル信号、入力サンプリング点）であり、点ａ21，
ａ22，ａ23，…の信号値はサンプリング・レート変換装
置の出力デジタル信号列（第２のデジタル信号，出力サ
ンプリング点）を示す。

【００１１】さて、図４に示すように、第１の周波数ｆ
A でサンプリングされた入力デジタル信号列は、まずゼ
ロデータ挿入器２により、隣接する入力サンプリング点
間ａ11−ａ12，ａ12−ａ13，ａ13−ａ14，…に、デジタ
ル値ゼロのゼロサンプリング点ａ31，ａ32，ａ33，…が
それぞれ挿入される（図５（ａ）に図示）。次にＦＩＲ
デジタル・フィルタ３により、入力サンプリング点ａ11
〜ａ13，…の信号値、ゼロサンプリング点ａ31〜ａ33，
…の値「０」を含めた周知のフィルタ演算が行なわれ
る。その結果、図５（ｂ）の補間サンプリング点ａ41，
ａ42，ａ43，…の信号値が求められる。

【００１２】さらに、同様の処理（入力デジタル信号列
にゼロサンプリング点を挿入した後、フィルタ演算を行
う一連の処理）をｎ回（ｎは正整数）行なうことで、２
^ｎ倍にサンプリング周波数ｆA を高くする。図５（ｂ）
では、２^２＝４倍としている（サンプリング周波数４・
ｆA ）。次に、この２^ｎ倍のサンプリング周波数（第３
の周波数）ｆC となった変換デジタル信号列（第３のデ
ジタル信号，変換サンプリング点）ａ51，ａ52，ａ53，
ａ54，ａ55…は線形内挿演算器６に入力される。図５
（ｃ）は、線形内挿演算器６で行われる線形内挿演算を
説明するための図であり、図５（ｂ）の一部を拡大した
ものである。線形内挿演算器６では出力サンプリング点
ａ22の信号値を、その両隣りの入力サンプリング点ａ12
のデジタル値ｙ（ｋ）と変換サンプリング点ａ53のデジ
タル値ｙ（ｋ＋１）を通る直線上の値として求める。す
なわち、ｋ番目の入力サンプリング点ａ12と（ｋ＋１）
番目の変換サンプリング点ａ53とをｍ：（ｌ−ｍ）に内
分している時、出力サンプリング点ａ22における出力デ
ジタル信号列のデジタル値Ｙを、

【００１３】

【数１】 で与える（図５（ｃ）に示す点ａ221 となる）。

【００１４】ところで、ｍ／ｌが比較的少ないビット数
のデジタル値で表わせない時には、これを少ないビット
数のデジタル値で近似しても良い。このことは、近似し
た値が与える点ａ61（図５（ｃ）に図示、ここでは、ｍ
／ｌを、０あるいは１／２に近似する場合を示す）にお
ける前記直線上の点（図５（ｃ）に示す点ａ61となる）
の値を求め、その値を出力サンプリング点ａ22の値とし
て出力することに相当する。従って、出力サンプリング
点の信号値は出力サンプリング点の位置によって、図５
（ｃ）に示す階段状の折れ線の上の値を通る。図４のゼ
ロ次ホールド器７は以上のことを示したものである。

【００１５】

【発明が解決しようとする課題】さて、上記した（１）
式のうち、ｍ／ｌの値がカウンタとＲＯＭの組合せによ
り与えられるものとすると、（１）式の演算は、２回の
加算（減算を含む）と１回の乗算で求められるため、必
要となるハード・ウエア量は比較的小さい。

【００１６】ところが、図５（ｃ）でわかるように、真
の出力サンプリング点ａ22の信号値に対し、線形内挿で
得られる出力値（図５（ｃ）に図示の点ａ221 あるいは
ａ61の各信号値）との間には誤差が生じる。この誤差の
値を必要な変換歪特性を満足するように充分小さくする
ためには、線形内挿演算器６に入力する変換デジタル信
号列のサンプリング周波数ｆC を、Ａ／Ｄ変換する前の
アナログ信号の周波数帯域に比べ、充分高くする必要が
あることが知られている。

【００１７】すなわち、図４に示した０データ挿入器
２，４とＦＩＲデジタル・フィルタ３，５により、充分
なサンプリング周波数となるまで変換する必要がある。
一般に、ＦＩＲデジタル・フィルタ演算は、フィルタ次
数をＮ、フィルタ係数をｆ（ｋ）、入力データ列をｄ
（Ｋ）、出力データをｗとして、

【００１８】

【数２】 で与えられる。変換歪特性を満足するためには、次数Ｎ
を比較的大きくする必要があり、従って、多数回の乗
算、加算演算を行なう必要がある。リアル・タイムで変
換を行なうためには高速で動作する大規模のデジタル回
路が必要になる。

【００１９】本発明は、以上の点を鑑みてなされたもの
であり、必要な変換歪特性を満足しながら、特に、ゼロ
データ挿入器等の挿入手段とＦＩＲデジタル・フィルタ
等のフィルタ演算手段とによる繰り返し演算を従来より
も削減し、かつ新たに必要となる演算量が少ないサンプ
リング・レート変換装置を提供するものである。

【００２０】

【課題を解決するための手段】上記した課題を解決する
ために、下記の構成になる本発明のサンプリング・レー
ト変換装置を提供する。

【００２１】第１の周波数ｆA でサンプリングされた第
１のデジタル信号を第２の周波数ｆB でサンプリングさ
れた第２のデジタル信号に変換するサンプリング・レー
ト変換装置であって、前記第１のデジタル信号を第３の
周波数ｆC （ｆC ＝ｎ×ｆA ，ｎは自然数）でサンプリ
ングされた第３のデジタル信号に変換し、前記第２のデ
ジタル信号の出力サンプリング点が前記第３のデジタル
信号のｋ番目（ｋは整数）のサンプリング点と（ｋ＋
１）番目のサンプリング点との間にあり、かつその間隔
をｍ：（ｌ−ｍ）に内分した点に充分近いときに（ｌ＞
ｍ、ｌ，ｍは自然数）、前記第３のデジタル信号の（ｋ
−１）番目、ｋ番目、（ｋ＋１）番目、（ｋ＋２）番目
の各サンプリング点のデジタル信号値ｙ（ｋ−１）、ｙ
（ｋ）、ｙ（ｋ＋１）、ｙ（ｋ＋２）から、 ｕ1 ＝２×ｙ（ｋ）−ｙ（ｋ−１）−ｙ（ｋ＋１） あるいは、 ｕ2 ＝２×ｙ（ｋ＋１）−ｙ（ｋ）−ｙ（ｋ＋２） のいずれかを求め、前記値ｕ1 あるいはｕ2 にｖ（０＜
ｖ≦０．５）を乗じた補正値ｃ1 あるいはｃ2 のいずれ
かを前記サンプリング点のデジタル信号値ｙ（ｋ）ある
いはｙ（ｋ＋１）のいずれかと加算し、加算して得た加
算デジタル信号値ｙ’（ｋ）あるいはｙ’（ｋ＋１）
と、前記サンプリング点のデジタル信号値ｙ（ｋ＋１）
あるいはｙ（ｋ）とから前記第２のデジタル信号の出力
サンプリング点のデジタル信号値Ｙを、 Ｙ＝ｍ／ｌ×｛ｙ（ｋ＋１）−ｙ’（ｋ）｝＋ｙ’（ｋ） ＝（ｍ／ｌ）×ｙ（ｋ＋１）＋｛（ｌ−ｍ）／ｌ｝×ｙ’（ｋ） あるいは、 Ｙ＝ｍ／ｌ×｛ｙ’（ｋ＋１）−ｙ（ｋ）｝＋ｙ（ｋ） によって求めることを特徴とするサンプリング・レート
変換装置。

【００２２】請求項１に記載のサンプリング・レート変
換装置であって、ｍ＜（ｌ−ｍ）あるいはｍ≦（ｌ−
ｍ）のときに（ｌ＜ｍ、ｌ，ｍは自然数）、前記補正値
ｃ1 を前記サンプリング点のデジタル信号値ｙ（ｋ＋
１）と加算し、 加算して得た加算デジタル信号値ｙ’
（ｋ＋１）と前記サンプリング点のデジタル信号値ｙ
（ｋ）とから前記第２のデジタル信号の出力サンプリン
グ点のデジタル信号値Ｙを、 Ｙ＝ｍ／ｌ×｛ｙ’（ｋ＋１）−ｙ（ｋ）｝＋ｙ（ｋ） によって求め、ｍ≧（ｌ−ｍ）あるいはｍ＞（ｌ−ｍ）
のときに、前記補正値ｃ2 を前記サンプリング点のデジ
タル信号値ｙ（ｋ）と加算し、加算して得た加算デジタ
ル信号値ｙ’（ｋ）と前記サンプリング点のデジタル信
号値ｙ（ｋ＋１）とから前記第２のデジタル信号の出力
サンプリング点のデジタル信号値Ｙを、 Ｙ＝ｍ／ｌ×｛ｙ（ｋ＋１）−ｙ’（ｋ）｝＋ｙ’（ｋ） ＝｛（ｌ−ｍ）／ｌ｝×｛ｙ’（ｋ）−ｙ（ｋ＋１）｝＋ｙ（ｋ＋１） によって求めることを特徴とするサンプリング・レート
変換装置。

【００２３】第１の周波数信号ｆA でサンプリングされ
た第１のデジタル信号を第２の周波数信号ｆB でサンプ
リングされた第２のデジタル信号に変換するサンプリン
グ・レート変換装置であって、前記第１のデジタル信号
の入力サンプリング点間にＳ個（Ｓは自然数）のゼロサ
ンプリング点を挿入する挿入手段と、この挿入手段の出
力信号をフィルタ演算して前記入力サンプリング点間の
補間サンプリング点のデジタル信号値を出力するフィル
タ演算手段と、前記挿入手段と前記フィルタ演算手段と
を順次交互にｕ回（ｕは自然数）縦続接続し最終段の前
記フィルタ演算手段から出力される、前記第１のデジタ
ル信号の（Ｓ＋１）^ｕ倍のサンプリング周波数となった
第３のデジタル信号から出力サンプリング点のデジタル
信号値の算出を行う演算手段と、演算した結果をゼロ次
ホールド出力するホールド手段とを備え、前記した演算
手段によって行われる前記第３のデジタル信号から前記
出力サンプリング点のデジタル信号値の算出を、請求項
１あるいは請求項２に記載のサンプリング・レート変換
装置によって行うことを特徴とするサンプリング・レー
ト変換装置。

【００２４】

【実施例】｛実施例 １］以下に本発明の第１の実施例
を図１、図２、図３を参照しながら説明する。図１は本
発明になるサンプリング・レート変換器の一実施例構成
図、図２は分割内挿演算器の動作を説明するための図、
図３は分割内挿演算器の回路構成図である。

【００２５】図１に示すように、本発明になるサンプリ
ング・レート変換器１０は、ゼロデータ挿入器２，４，
…、ＦＩＲデジタル・フィルタ３，５，…、分割内挿演
算器８、ゼロ次ホールド器７から構成され、前述した図
４の従来例の構成中、線形内挿演算器６の代りに分割内
挿演算器８を用いたものと同一構成のものである。

【００２６】図１に示すように、サンプリング・レート
変換器１０は、まず、ゼロデータ挿入器２，４，…とＦ
ＩＲデジタル・フィルタ３，５，…によりサンプリング
周波数を２^ｎ倍にしたデジタル信号に変換する。つぎ
に、分割内挿演算器８により内挿演算を行なう。以下に
分割内挿演算器８で行われる内挿演算を説明する。

【００２７】図２は、図５（ｃ）と同様に、図５（ｂ）
の一部を取り出したものである。図２（ａ）は従来の線
形内挿演算により出力サンプリング点ａ25の出力デジタ
ル値を求めたものである（図２（ａ）に示す点ａ100
）。この場合、期待される出力デジタル値（図２
（ａ）に示す点ａ25）に対し同図中のｂに相当する変換
誤差が発生する。一方、図２（ｂ）は、本発明の分割内
挿演算器８により変換サンプリング点ａ25の出力デジタ
ル値を求めたものである（図２（ｂ）に示す点ａ100
）。分割内挿演算器８では、図中のｘ1 、あるいはｘ2
を、

【００２８】

【数３】 を求め、これにＰ／Ｑを乗じた値、ｃ1 ，あるいはｃ2
を、

【００２９】

【数４】 で求めて、これを補正値とする。

【００３０】但し、Ｐ≦Ｑ、Ｐ，Ｑは任意の自然数。さ
らに、出力サンプリング点ａ25が入力サンプリング点ａ
16，ａ17のどちらにより近いか、すなわち、ｍとｌのど
ちらが大きいかにより、次のように２つの場合に分けて
入力サンプリング点に加えて内挿演算を行なう。なお、
ｍと（ｌ−ｍ）との値の大小は、ｍ／ｌの値と同様にカ
ウンタとＲＯＭで与えられる。

【００３１】

【数５】

【００３２】

【数６】 従って、内挿される値は、図２（ｂ）のように、入力サ
ンプリング点ａ16，ａ17の中央で不連続点をもつ２つの
直線のうちいずれかの直線上の点の値となる。図にはＰ
／Ｑ＝１／２の場合を示している。この場合は図２
（ａ）の場合に比べ、発生する変換誤差がずっと小さい
ことがわかる。

【００３３】また、従来例と比較して新たに必要になる
演算量は、（２）式あるいは（３）式の２回の減算と、
２倍とＰ／（２×Ｑ）の値（この値は、予め計算し、デ
ジタルデータにした値を用いる）との乗算の計２回の乗
算、および（４）式あるいは（５）式の１回の加算のみ
である。さらにデジタル信号の符号化を２の補数形式
（参考文献１．ｐ．５７）で行なうものとすると、２倍
は単に１ビット左シフトするだけで行え、またＰ／Ｑ＝
１／２に選べば、

【００３４】

【数７】 あるいは、

【００３５】

【数８】 であり、１／４の乗算は単に２ビット右シフトするだけ
で行える。

【００３６】なお、ｍ／ｌの値を少ないビット数で近似
するためのゼロ次ホールド器７については従来例と同様
であるため、ここでは説明を省く。

【００３７】図３に示す分割内挿演算器８は、上述のよ
うにＰ／Ｑ＝１／２としたときのもので、ゼロデータ挿
入器２，４，…とＦＩＲデジタル・フィルタ３，５，…
とを順次交互にｎ回（ｎは自然数）縦続接続し最終段の
ＦＩＲデジタル・フィルタから出力されたところの本演
算器の入力デジタル・データ列を順次遅延させるための
レジスタ８１，８２，８３、前述したように入力デジタ
ル信号の１ビット左シフトを行なうシフタ８４、同じく
入力デジタル信号の２ビット右シフトを行なうシフタ８
５、Ａ，Ｂ両入力端子に供給される２入力から１つを選
択する選択器８６，８７，８８、内分比の値ｍ／ｌと選
択器８６〜８８の制御入力端子Ｓへ供給される制御信号
を発生するＲＯＭ８９、ＲＯＭ８９のアドレスを発生す
るカウンタ８１０、加算器８１１，８１３，８１６、減
算器８１２，８１４および乗算器８１５よりなる。同図
中には、図２（ｂ）中の対応する信号名を示した。

【００３８】選択器８６〜８８の動作は、前述の（Ｉ）
ｍ＜（ｌ−ｍ）の時にＡ入力端子に供給される入力デ
ジタル信号を、（ＩＩ） ｍ≧（ｌ−ｍ）の時にＢ入力
端子に供給される入力デジタル信号を選択して出力す
る。また、各レジスタ８１〜８３に蓄えられるデータに
ついても同様に、（Ｉ）の時には、ｙ（ｋ−１）、ｙ
（ｋ）、ｙ（ｋ＋１）を、（ＩＩ）の時には、ｙ
（ｋ）、ｙ（ｋ＋１）、ｙ（ｋ＋２）とする。この選択
はレジスタ８１〜８３を複数個のフリップ・フロップで
構成するときに、（Ｉ）の場合に比べて（ＩＩ）の場合
には１回だけ余計にフリップ・フロップを駆動するクロ
ック（図示せず）をそこに与えることで行える。 ［実施例 ２］ 上記した［実施例 １］では、入力デジタル信号のサン
プリング周波数ｆA を２倍ずつ上げていく場合について
説明したが、Ａ／Ｄ変換する前のアナログ信号の帯域が
サンプリング周波数に比べて、充分低い場合には必ずし
もゼロデータ挿入器２，４，…とＦＩＲデジタル・フィ
ルタ３，５，…によってサンプリング周波数ｆC を上げ
る必要はない。その場合には図１の構成でＦＩＲデジタ
ル・フィルタ５から供給される入力デジタル信号が直
接、分割内挿補間器８に入力する構成とすればよい。

【００３９】また、サンプリング周波数を上げる場合で
も、必ずしも２倍ずつ上げる必要はなく、例えば直接４
倍にしたり、あるいは３倍にしてもよい。４倍にする場
合はゼロデータ挿入器２，４で３ケのゼロサンプリング
点を各入力サンプリング点間ａ11−ａ12，〜，ａ13−ａ
14，…にそれぞれ挿入した後、前述したフィルタ演算を
行なえばよい。３倍の場合も２つののゼロサンプリング
点を各入力サンプリング点間ａ11−ａ12，〜，ａ13−ａ
14，…にそれぞれ挿入した後、前述したフィルタ演算を
行なえばよい。さらに、例えばサンプリング周波数を４
倍に上げた変換デジタル信号について、そのすべてのサ
ンプリング点の信号値を求める必要はなく、出力デジタ
ル信号の出力サンプリング点の前後の２点ずつについて
求めればよい。

【００４０】

【発明の効果】以上のように、本発明になるサンプリン
グ・レート変換装置は、第１のデジタル信号を第３の周
波数でサンプリングされた第３のデジタル信号に変換
し、第２のデジタル信号の出力サンプリング点が第３の
デジタル信号のｋ番目のサンプリング点と（ｋ＋１）番
目のサンプリング点との間にあり、かつその間隔をｍ：
（ｌ−ｍ）に内分した点に充分近いときに、第３のデジ
タル信号の（ｋ−１）番目、ｋ番目、（ｋ＋１）番目、
（ｋ＋２）番目の各サンプリング点のデジタル信号値ｙ
（ｋ−１）、ｙ（ｋ）、ｙ（ｋ＋１）、ｙ（ｋ＋２）か
ら、ｕ1 あるいはｕ2 のいずれかを求め、これにｖ（０
＜ｖ≦０．５）を乗じた補正値ｃ1 あるいはｃ2 のいず
れかをサンプリング点のデジタル信号値ｙ（ｋ）あるい
はｙ（ｋ＋１）のいずれかと加算し、加算デジタル信号
値ｙ’（ｋ）あるいはｙ’（ｋ＋１）と、サンプリング
点のデジタル信号値ｙ（ｋ＋１）あるいはｙ（ｋ）とか
ら第２のデジタル信号の出力サンプリング点のデジタル
値Ｙを求めるようにしたから、真の出力サンプリング点
値との誤差が極めて少ない補正デジタル値Ｙを求めるこ
とができる。

【００４１】また、ｍ＜（ｌ−ｍ）あるいはｍ≦（ｌ−
ｍ）のときに、補正値ｃ1 をサンプリング点のデジタル
信号値ｙ（ｋ＋１）と加算し、加算デジタル信号値ｙ’
（ｋ＋１）とサンプリング点のデジタル信号値ｙ（ｋ）
とから第２のデジタル信号の出力サンプリング点のデジ
タル値Ｙを求め、ｍ≧（ｌ−ｍ）あるいはｍ＞（ｌ−
ｍ）のときに、補正値ｃ2 をサンプリング点のデジタル
信号値ｙ（ｋ）と加算し、加算して得た加算デジタル信
号値ｙ’（ｋ）とサンプリング点のデジタル信号値ｙ
（ｋ＋１）とから第２のデジタル信号の出力サンプリン
グ点のデジタル信号値Ｙを求めるようにしたから、真の
出力サンプリング点値との誤差がさらに少ない補正デジ
タル値Ｙを求めることができる。

【００４２】さらに、本発明になるサンプリング・レー
ト変換装置は、従来と同じ変換歪特性を満足するため
に、従来の線形内挿演算器の入力として必要なデジタル
信号のサンプリング周波数に比べ、本発明の内挿演算手
段の入力として必要なデジタル信号のサンプリング周波
数は低くてよいため、前記挿入手段と前記フィルタ演算
手段とを順次交互にｎ回（ｎは正の整数）縦続接続して
行う演算量を減らすことができ、全体の演算量も減らす
ことができ、従って、サンプリング・レート変換装置の
回路規模を小さくすることができる。

【図面の簡単な説明】

【図１】本発明になるサンプリング・レート変換装置の
一実施例構成図である。

【図２】分割内挿演算器の動作を説明するための図であ
る。

【図３】分割内挿演算器の回路構成図である。

【図４】従来のサンプリング・レート変換装置の構成図
である。

【図５】図４の変換装置で行なわれるサンプリング・レ
ート変換を説明する図である。

【符号の説明】

１，１０ サンプリング・レート変換装置 ２，４ ゼロデータ挿入器（挿入手段） ３，５ ＦＩＲデジタル・フィルタ（フィルタ演算手
段） ７ ゼロ次ホールド器（ホールド手段） ８ 分割内挿演算器（内挿演算手段） ａ11〜ａ18 入力サンプリング点（第１のデジタル信
号） ａ21〜ａ23，ａ25 出力サンプリング点（第２のデジタ
ル信号） ａ31〜ａ33 ゼロサンプリング点 ａ41〜ａ43 補間サンプリング点 ａ51〜ａ55 変換サンプリング点（第３のデジタル信
号） ａ61 近似サンプリング点 ｆA 第１の周波数 ｆB 第２の周波数 ｆC 第３の周波数

Claims (3)

【特許請求の範囲】
1. 【請求項１】第１の周波数ｆA でサンプリングされた第
   １のデジタル信号を第２の周波数ｆB でサンプリングさ
   れた第２のデジタル信号に変換するサンプリング・レー
   ト変換装置であって、 前記第１のデジタル信号を第３の周波数ｆC （ｆC ＝ｎ
   ×ｆA ，ｎは自然数）でサンプリングされた第３のデジ
   タル信号に変換し、 前記第２のデジタル信号の出力サンプリング点が前記第
   ３のデジタル信号のｋ番目（ｋは整数）のサンプリング
   点と（ｋ＋１）番目のサンプリング点との間にあり、か
   つその間隔をｍ：（ｌ−ｍ）に内分した点に充分近いと
   きに（ｌ＞ｍ、ｌ，ｍは自然数）、前記第３のデジタル
   信号の（ｋ−１）番目、ｋ番目、（ｋ＋１）番目、（ｋ
   ＋２）番目の各サンプリング点のデジタル信号値ｙ（ｋ
   −１）、ｙ（ｋ）、ｙ（ｋ＋１）、ｙ（ｋ＋２）から、 ｕ1 ＝２×ｙ（ｋ）−ｙ（ｋ−１）−ｙ（ｋ＋１） あるいは、 ｕ2 ＝２×ｙ（ｋ＋１）−ｙ（ｋ）−ｙ（ｋ＋２） のいずれかを求め、 前記値ｕ1 あるいはｕ2 にｖ（０＜ｖ≦０．５）を乗じ
   た補正値ｃ1 あるいはｃ2 のいずれかを前記サンプリン
   グ点のデジタル信号値ｙ（ｋ）あるいはｙ（ｋ＋１）の
   いずれかと加算し、 加算して得た加算デジタル信号値ｙ’（ｋ）あるいは
   ｙ’（ｋ＋１）と、前記サンプリング点のデジタル信号
   値ｙ（ｋ＋１）あるいはｙ（ｋ）とから前記第２のデジ
   タル信号の出力サンプリング点のデジタル信号値Ｙを、 Ｙ＝ｍ／ｌ×｛ｙ（ｋ＋１）−ｙ’（ｋ）｝＋ｙ’（ｋ） ＝（ｍ／ｌ）×ｙ（ｋ＋１）＋｛（ｌ−ｍ）／ｌ｝×ｙ’（ｋ） あるいは、 Ｙ＝ｍ／ｌ×｛ｙ’（ｋ＋１）−ｙ（ｋ）｝＋ｙ（ｋ） によって求めることを特徴とするサンプリング・レート
   変換装置。
2. 【請求項２】請求項１に記載のサンプリング・レート変
   換装置であって、 ｍ＜（ｌ−ｍ）あるいはｍ≦（ｌ−ｍ）のときに（ｌ＜
   ｍ、ｌ，ｍは自然数）、前記補正値ｃ1 を前記サンプリ
   ング点のデジタル信号値ｙ（ｋ＋１）と加算し、 加算
   して得た加算デジタル信号値ｙ’（ｋ＋１）と前記サン
   プリング点のデジタル信号値ｙ（ｋ）とから前記第２の
   デジタル信号の出力サンプリング点のデジタル信号値Ｙ
   を、 Ｙ＝ｍ／ｌ×｛ｙ’（ｋ＋１）−ｙ（ｋ）｝＋ｙ（ｋ） によって求め、 ｍ≧（ｌ−ｍ）あるいはｍ＞（ｌ−ｍ）のときに、前記
   補正値ｃ2 を前記サンプリング点のデジタル信号値ｙ
   （ｋ）と加算し、 加算して得た加算デジタル信号値ｙ’（ｋ）と前記サン
   プリング点のデジタル信号値ｙ（ｋ＋１）とから前記第
   ２のデジタル信号の出力サンプリング点のデジタル信号
   値Ｙを、 Ｙ＝ｍ／ｌ×｛ｙ（ｋ＋１）−ｙ’（ｋ）｝＋ｙ’（ｋ） ＝｛（ｌ−ｍ）／ｌ｝×｛ｙ’（ｋ）−ｙ（ｋ＋１）｝＋ｙ（ｋ＋１） によって求めることを特徴とするサンプリング・レート
   変換装置。
3. 【請求項３】第１の周波数信号ｆA でサンプリングされ
   た第１のデジタル信号を第２の周波数信号ｆB でサンプ
   リングされた第２のデジタル信号に変換するサンプリン
   グ・レート変換装置であって、 前記第１のデジタル信号の入力サンプリング点間にＳ個
   （Ｓは自然数）のゼロサンプリング点を挿入する挿入手
   段と、 この挿入手段の出力信号をフィルタ演算して前記入力サ
   ンプリング点間の補間サンプリング点のデジタル信号値
   を出力するフィルタ演算手段と、 前記挿入手段と前記フィルタ演算手段とを順次交互にｕ
   回（ｕは自然数）縦続接続し最終段の前記フィルタ演算
   手段から出力される、前記第１のデジタル信号の（Ｓ＋
   １）^ｕ倍のサンプリング周波数となった第３のデジタル
   信号から出力サンプリング点のデジタル信号値の算出を
   行う演算手段と、 演算した結果をゼロ次ホールド出力するホールド手段と
   を備え、 前記した演算手段によって行われる前記第３のデジタル
   信号から前記出力サンプリング点のデジタル信号値の算
   出を、請求項１あるいは請求項２に記載のサンプリング
   ・レート変換装置によって行うことを特徴とするサンプ
   リング・レート変換装置。