JPH05243515A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH05243515A JPH05243515A JP4001124A JP112492A JPH05243515A JP H05243515 A JPH05243515 A JP H05243515A JP 4001124 A JP4001124 A JP 4001124A JP 112492 A JP112492 A JP 112492A JP H05243515 A JPH05243515 A JP H05243515A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- capacitor
- stack
- memory cell
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】DRAMにおけるスタック型メモリセルキャパ
シタの特性を向上させる。 【構成】下層電極となるスタックポリシリコン6に溝を
形成したのち、容量絶縁膜7を形成する。その上に上層
電極となる容量対極ポリシリコン8を形成する。 【効果】スタックポリシリコンの表面積を拡げて、メモ
リセルの電荷蓄積用量を増加させることができる。
シタの特性を向上させる。 【構成】下層電極となるスタックポリシリコン6に溝を
形成したのち、容量絶縁膜7を形成する。その上に上層
電極となる容量対極ポリシリコン8を形成する。 【効果】スタックポリシリコンの表面積を拡げて、メモ
リセルの電荷蓄積用量を増加させることができる。
Description
【0001】
【産業上の利用分野】本発明はスタック方式のメモリセ
ルを有するDRAMに関するものである。
ルを有するDRAMに関するものである。
【0002】
【従来の技術】スタック方式のメモリセルを有するDR
AMは、電荷を蓄えるキャパシタ(コンデンサ)とMO
SFETとから構成されている。FETをONした状態
で、キャパシタの電荷状態を読み出したり、電荷を蓄え
て書き込んだりして、メモリ機能を果している。
AMは、電荷を蓄えるキャパシタ(コンデンサ)とMO
SFETとから構成されている。FETをONした状態
で、キャパシタの電荷状態を読み出したり、電荷を蓄え
て書き込んだりして、メモリ機能を果している。
【0003】キャパシタに蓄えられた電荷は、自然放電
により減少するので、一定時間毎に電荷を供給して、メ
モリセルのデータを維持するために、DRAMにはリフ
レッシュ回路が接続される。リフレッシュの間隔をリフ
レッシュサイクルタイムという。
により減少するので、一定時間毎に電荷を供給して、メ
モリセルのデータを維持するために、DRAMにはリフ
レッシュ回路が接続される。リフレッシュの間隔をリフ
レッシュサイクルタイムという。
【0004】キャパシタに蓄えられる電荷蓄積容量CS
によってリフレッシュサイクルタイムが決まる。リフレ
ッシュを行なっている間はメモリセルをアクセスできな
いので、リフレッシュサイクルタイムが長いほど優れて
いることになる。
によってリフレッシュサイクルタイムが決まる。リフレ
ッシュを行なっている間はメモリセルをアクセスできな
いので、リフレッシュサイクルタイムが長いほど優れて
いることになる。
【0005】スタック方式のキャパシタについて、図2
を参照して説明する。
を参照して説明する。
【0006】P型半導体基板1上に層間膜5を隔てて下
層電極となるスタックポリシリコン6を形成したのち、
誘電率の大きい窒化膜や酸化膜からなる容量絶縁膜7で
覆う。その上に上層電極となる容量対極ポリシリコン8
を形成して、キャパシタを構成する。
層電極となるスタックポリシリコン6を形成したのち、
誘電率の大きい窒化膜や酸化膜からなる容量絶縁膜7で
覆う。その上に上層電極となる容量対極ポリシリコン8
を形成して、キャパシタを構成する。
【0007】このキャパシタは平行平板型キャパシタに
準じた形状となっている。
準じた形状となっている。
【0008】
【発明が解決しようとする課題】平行平板型キャパシタ
を有するスタック方式のメモリセルにおいて、電荷の蓄
積量を増加するには、容量面積を増やすか、さらに誘電
率の大きい容量絶縁膜を用いなければならない。もう1
つの方法は容量絶縁膜をさらに薄くする必要があり、高
度の製造技術を用いても、信頼性を確保するのが難しか
った。
を有するスタック方式のメモリセルにおいて、電荷の蓄
積量を増加するには、容量面積を増やすか、さらに誘電
率の大きい容量絶縁膜を用いなければならない。もう1
つの方法は容量絶縁膜をさらに薄くする必要があり、高
度の製造技術を用いても、信頼性を確保するのが難しか
った。
【0009】
【課題を解決するための手段】本発明の半導体メモリ
は、半導体基板の一主面上に形成された絶縁膜の上に下
層電極となる第1のポリシリコン、容量絶縁膜、上層電
極となる第2のポリシリコンが順次積層され、前記第1
のポリシリコンに溝が形成されているものである。
は、半導体基板の一主面上に形成された絶縁膜の上に下
層電極となる第1のポリシリコン、容量絶縁膜、上層電
極となる第2のポリシリコンが順次積層され、前記第1
のポリシリコンに溝が形成されているものである。
【0010】
【実施例】本発明の第1の実施例について、図1(a)
の平面図およびそのA−B断面図である図1(b)を参
照して説明する。
の平面図およびそのA−B断面図である図1(b)を参
照して説明する。
【0011】P型半導体基板1の上に、LOCOS選択
酸化法によりフィールド酸化膜2を形成したのち、ゲー
トポリシリコン3、MOSFETのソース−ドレインと
なるN+ 型拡散層4を形成する。つぎに層間膜5および
スタックポリシリコン6を形成する。つぎにレジスト
(図示せず)をマスクとしてスタックポリシリコン6を
エッチングすることにより長方形の溝を形成したのち、
容量絶縁膜7および容量対極ポリシリコン8を形成して
キャパシタが完成する。
酸化法によりフィールド酸化膜2を形成したのち、ゲー
トポリシリコン3、MOSFETのソース−ドレインと
なるN+ 型拡散層4を形成する。つぎに層間膜5および
スタックポリシリコン6を形成する。つぎにレジスト
(図示せず)をマスクとしてスタックポリシリコン6を
エッチングすることにより長方形の溝を形成したのち、
容量絶縁膜7および容量対極ポリシリコン8を形成して
キャパシタが完成する。
【0012】つぎに本発明の第2の実施例について、図
1(c)の平面図およびそのA−B断面図である図1
(d)を参照して説明する。
1(c)の平面図およびそのA−B断面図である図1
(d)を参照して説明する。
【0013】本実施例においては、スタックポリシリコ
ン6に多数の円筒状の溝を形成しているので、第1の実
施例に比べて容量絶縁膜7の表面積が大きくなってい
る。
ン6に多数の円筒状の溝を形成しているので、第1の実
施例に比べて容量絶縁膜7の表面積が大きくなってい
る。
【0014】
【発明の効果】メモリセルのキャパシタとなるスタック
ポリシリコンをレジストをマスクとしてエッチングする
ことにより溝を形成してから、その上に容量絶縁膜を形
成している。そのため、同じメモリセル面積および、同
じ容量絶縁膜厚で、容量絶縁膜の表面積を大きくして、
メモリセルのキャパシタの電荷蓄積量を大きくすること
ができる。従来の平面スタックポリシリコンに比べて2
〜3倍の容量を得ることができる。また従来と同じ容量
とすると、メモリセル面積を削減することができる。
ポリシリコンをレジストをマスクとしてエッチングする
ことにより溝を形成してから、その上に容量絶縁膜を形
成している。そのため、同じメモリセル面積および、同
じ容量絶縁膜厚で、容量絶縁膜の表面積を大きくして、
メモリセルのキャパシタの電荷蓄積量を大きくすること
ができる。従来の平面スタックポリシリコンに比べて2
〜3倍の容量を得ることができる。また従来と同じ容量
とすると、メモリセル面積を削減することができる。
【図1】(a)は本発明の第1の実施例を示す平面図で
ある。(b)は(a)のA−B断面図である。(c)は
本発明の第2の実施例を示す平面図である。(d)は
(a)のA−B断面図である。
ある。(b)は(a)のA−B断面図である。(c)は
本発明の第2の実施例を示す平面図である。(d)は
(a)のA−B断面図である。
【図2】(a)は従来のスタック方式のキャパシタを示
す平面図である。(b)は(a)の断面図である。
す平面図である。(b)は(a)の断面図である。
1 P型半導体基板 2 フィールド酸化膜 3 ゲートポリシリコン 4 N+ 型拡散層 5 層間膜 6 スタックポリシリコン 7 層間膜 8 容量対極ポリシリコン 9 電極配線
Claims (1)
- 【請求項1】 半導体基板の一主面上に形成された絶縁
膜の上に下層電極となる第1のポリシリコン、容量絶縁
膜、上層電極となる第2のポリシリコンが順次積層さ
れ、前記第1のポリシリコンに溝が形成されている半導
体メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4001124A JPH05243515A (ja) | 1992-01-08 | 1992-01-08 | 半導体メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4001124A JPH05243515A (ja) | 1992-01-08 | 1992-01-08 | 半導体メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05243515A true JPH05243515A (ja) | 1993-09-21 |
Family
ID=11492702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4001124A Withdrawn JPH05243515A (ja) | 1992-01-08 | 1992-01-08 | 半導体メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05243515A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283376A (ja) * | 1993-12-01 | 1995-10-27 | Hyundai Electron Ind Co Ltd | 半導体メモリー装置のキャパシター製造方法 |
US6288423B1 (en) | 1997-04-18 | 2001-09-11 | Nippon Steel Corporation | Composite gate structure memory cell having increased capacitance |
-
1992
- 1992-01-08 JP JP4001124A patent/JPH05243515A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283376A (ja) * | 1993-12-01 | 1995-10-27 | Hyundai Electron Ind Co Ltd | 半導体メモリー装置のキャパシター製造方法 |
US6288423B1 (en) | 1997-04-18 | 2001-09-11 | Nippon Steel Corporation | Composite gate structure memory cell having increased capacitance |
US6844268B1 (en) | 1997-04-18 | 2005-01-18 | Nippon Steel Corporation | Method for fabricating a semiconductor storage device having an increased dielectric film area |
JP2005303334A (ja) * | 1997-04-18 | 2005-10-27 | Nippon Steel Corp | 半導体装置の製造方法 |
USRE42004E1 (en) | 1997-04-18 | 2010-12-21 | Fumitaka Sugaya | Method for fabricating a semiconductor storage device having an increased dielectric film area |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5047817A (en) | Stacked capacitor for semiconductor memory device | |
JPH0775247B2 (ja) | 半導体記憶装置 | |
US4131906A (en) | Dynamic random access memory using MOS FETs and method for manufacturing same | |
JPS62190869A (ja) | 半導体記憶装置 | |
JPH0221653A (ja) | 半導体装置及びその製造方法 | |
JPS6358958A (ja) | 半導体記憶装置 | |
JPH05243515A (ja) | 半導体メモリ | |
US4173819A (en) | Method of manufacturing a dynamic random access memory using MOS FETS | |
JP2715012B2 (ja) | 半導体記憶装置およびその製造方法 | |
JPH04306875A (ja) | 半導体記憶装置の構造 | |
JPH0691216B2 (ja) | 半導体記憶装置 | |
JPS62248248A (ja) | 半導体記憶装置 | |
JPH1022471A (ja) | 半導体集積回路装置及びその製造方法 | |
JPS6156449A (ja) | 半導体記憶装置 | |
JPH04216666A (ja) | 半導体装置及びその製造方法 | |
JPS6182459A (ja) | 半導体記憶装置 | |
TW202401742A (zh) | 半導體結構及其製造方法、記憶體晶片、電子設備 | |
JP2024527652A (ja) | 半導体構造及びその製造方法、メモリチップ、電子機器 | |
JPH05190801A (ja) | 半導体記憶装置 | |
KR0133831B1 (ko) | 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법 | |
JP2827377B2 (ja) | 半導体集積回路 | |
JPH1079473A (ja) | 半導体記憶装置 | |
KR100213977B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR970011749B1 (ko) | 디램(dram)의 고용량 캐패시터 제조방법 | |
JPH06326266A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |