JPH05243465A - Packaging method of semiconductor device - Google Patents
Packaging method of semiconductor deviceInfo
- Publication number
- JPH05243465A JPH05243465A JP4045374A JP4537492A JPH05243465A JP H05243465 A JPH05243465 A JP H05243465A JP 4045374 A JP4045374 A JP 4045374A JP 4537492 A JP4537492 A JP 4537492A JP H05243465 A JPH05243465 A JP H05243465A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electrode
- semiconductor chip
- tab tape
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置の実装方
法、特にＴＡＢテープまたはリードフレームのリード先
端部と半導体チップの電極とを接続する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of mounting a semiconductor device, and more particularly to a method of connecting a lead tip portion of a TAB tape or a lead frame and an electrode of a semiconductor chip.
【０００２】[0002]
【従来の技術】従来、リードフレーム、ＴＡＢテープ、
プリント基板などの外部電極または外部リードと半導体
チップの電極との接続には、ワイヤボンディング法また
はフリップチップ法が広く用いられていた。ワイヤボン
ディング法はファインピッチが困難であり、またフリッ
プチップ法は工程が複雑であるいう問題があった。さら
に、これら方法はいずれも一度に多数個処理することは
困難であった。2. Description of the Related Art Conventionally, lead frames, TAB tapes,
A wire bonding method or a flip chip method has been widely used for connecting an external electrode or an external lead such as a printed circuit board to an electrode of a semiconductor chip. The wire bonding method has a problem that fine pitch is difficult, and the flip chip method has a problem that the process is complicated. Furthermore, it is difficult to process a large number of these methods at one time.
【０００３】この様な問題を解決する接続方法として、
外部電極または外部リードと半導体チップの電極とを近
接して配置してメッキを行い、両者間にメッキ金属を成
長させて両者を接続する方法が提案されている。（特公
昭５７−５００５６号、特開平２−６６９５３号公報参
照）メッキには金、ニッケル、銅などの電解メッキまた
は無電解メッキが用いられる。As a connection method for solving such a problem,
There has been proposed a method in which an external electrode or an external lead and an electrode of a semiconductor chip are arranged close to each other to perform plating, and a plating metal is grown between the two to connect them. (See JP-B-57-50056 and JP-A-2-66953) For plating, electrolytic plating or electroless plating of gold, nickel, copper or the like is used.
【０００４】[0004]
【発明が解決しようとする課題】ＴＡＢテープのリード
間および半導体チップの電極間の間隔は、一般に１００
μm 以下と極めて狭い。一方、ＴＡＢテープのリード先
端部と半導体チップの電極とをメッキにより接続する
際、メッキ金属はリード先端部と半導体チップの電極と
を結ぶ方向に対して直角方向にも成長する。このような
場合、隣り合うリードまたは電極がメッキ金属によりつ
ながり、短絡することがあった。The spacing between the leads of the TAB tape and the electrodes of the semiconductor chip is generally 100.
Extremely narrow, less than μm. On the other hand, when the lead tip portion of the TAB tape and the electrode of the semiconductor chip are connected by plating, the plated metal also grows in a direction perpendicular to the direction connecting the lead tip portion and the electrode of the semiconductor chip. In such a case, the leads or electrodes adjacent to each other may be connected by the plated metal and may be short-circuited.
【０００５】この発明は、隣り合うリードまたは電極が
メッキ金属により短絡することなく、ＴＡＢテープまた
はリードフレームのリード先端部と半導体チップの電極
とを接続することができる半導体装置の実装方法を提供
しようとするものである。The present invention provides a method of mounting a semiconductor device, which can connect the lead tip of a TAB tape or a lead frame to the electrode of a semiconductor chip without short-circuiting adjacent leads or electrodes due to plated metal. It is what
【０００６】[0006]
【課題を解決するための手段】この発明の半導体装置の
実装方法は、ＴＡＢテープまたはリードフレームのリー
ド先端部と半導体チップの表面に形成された電極とを近
接または接触させ、電解メッキにより上記リード先端部
と電極とを接続する。ＴＡＢテープまたはリードフレー
ムのリードを負電極とし、陽電極板をＴＡＢテープまた
はリードフレームのリードと平行に、かつＴＡＢテープ
またはリードフレームのリードに対して半導体チップの
電極側に配置して上記メッキを行う。According to the method of mounting a semiconductor device of the present invention, the lead tip of a TAB tape or a lead frame and an electrode formed on the surface of a semiconductor chip are brought into proximity or contact with each other, and the lead is electroplated. Connect the tip and the electrode. The lead of the TAB tape or the lead frame is used as the negative electrode, the positive electrode plate is arranged in parallel with the lead of the TAB tape or the lead frame, and on the electrode side of the semiconductor chip with respect to the lead of the TAB tape or the lead frame, and the above plating is performed. To do.
【０００７】陽電極板の縦幅および横幅は、メッキ中の
半導体チップの縦幅および横幅の１．５〜２倍程度（複
数の半導体チップを同時にメッキする場合には、その個
数倍）が望ましい。陽電極板として、Ｐｔ板が用いられ
る。メッキ金属として銅、ニッケル、金などが用いられ
る。The vertical width and the horizontal width of the positive electrode plate are preferably about 1.5 to 2 times the vertical width and the horizontal width of the semiconductor chip being plated (in the case of simultaneously plating a plurality of semiconductor chips, the number of times). .. A Pt plate is used as the positive electrode plate. Copper, nickel, gold or the like is used as the plating metal.
【０００８】[0008]
【作用】ＴＡＢテープまたはリードフレームのリードを
負電極とし、陽電極板をＴＡＢテープのリードと平行
に、かつＴＡＢテープまたはリードフレームのリードに
対して半導体チップの電極側に配置しているので、半導
体チップの電極からＴＡＢテープまたはリードフレーム
のリード先端部に向かって平行に電場が形成される。し
たがって、メッキ金属はＴＡＢテープまたはリードフレ
ームのリードと半導体チップの電極との間で主として成
長し、横方向に大きく広がることはない。Since the lead of the TAB tape or the lead frame is used as the negative electrode and the positive electrode plate is arranged parallel to the lead of the TAB tape and on the electrode side of the semiconductor chip with respect to the lead of the TAB tape or the lead frame, An electric field is formed in parallel from the electrodes of the semiconductor chip toward the lead tips of the TAB tape or the lead frame. Therefore, the plated metal mainly grows between the leads of the TAB tape or the lead frame and the electrodes of the semiconductor chip, and does not spread greatly in the lateral direction.
【０００９】[0009]
【実施例】図１は、この発明を実施するメッキ装置を模
式的に示している。DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 schematically shows a plating apparatus for carrying out the present invention.
【００１０】図に示すように、メッキ槽１１中にテフロ
ン製の支持フレーム１２および支持フレーム１２に相対
するようにして平行にＰｔ陽極板１５が取り付けられて
いる。支持フレーム１２には、半導体チップ１が着脱可
能に固定されている。また、ＴＡＢテープ５のリード先
端部８が半導体チップ１の電極３に近接あるいは接触す
るようにして、ＴＡＢテープ５が支持フレーム１２にス
ペーサ１３を介して着脱可能に固定されている。スペー
サ１３により、ＴＡＢフレーム５のリード先端部８は半
導体チップ１の電極３に対して正確に位置決めされる。
上記陽極板１５およびＴＡＢテープ５のリードには、直
流電源１７が接続されている。このような配置により、
半導体チップ１の電極３からＴＡＢテープ５のリード先
端部８に向かって平行に電場が形成される。As shown in the drawing, a support frame 12 made of Teflon and a Pt anode plate 15 are mounted in parallel in the plating tank 11 so as to face the support frame 12. The semiconductor chip 1 is detachably fixed to the support frame 12. Further, the TAB tape 5 is detachably fixed to the support frame 12 via the spacer 13 so that the lead tip portion 8 of the TAB tape 5 approaches or contacts the electrode 3 of the semiconductor chip 1. By the spacer 13, the lead tip portion 8 of the TAB frame 5 is accurately positioned with respect to the electrode 3 of the semiconductor chip 1.
A DC power supply 17 is connected to the leads of the anode plate 15 and the TAB tape 5. With this arrangement,
An electric field is formed in parallel from the electrode 3 of the semiconductor chip 1 toward the lead tip 8 of the TAB tape 5.
【００１１】上記メッキ装置を用いて銅メッキにより、
ＴＡＢテープのリード先端部と半導体チップの電極とを
接続した。メッキ液はＣｕＳＯ4 （０．８mol/l ）およ
びＨ2 ＳＯ4 （０．５mol/l ）よりなっている。メッキ
電流は０．６mAであり、メッキ時間は４０〜６０分であ
った。リード先端部と電極との間に形成された銅メッキ
の厚みは６〜１０μm であった。By copper plating using the above plating apparatus,
The lead tip of the TAB tape was connected to the electrode of the semiconductor chip. The plating solution consists of CuSO 4 (0.8 mol / l) and H 2 SO 4 (0.5 mol / l). The plating current was 0.6 mA and the plating time was 40 to 60 minutes. The thickness of the copper plating formed between the lead tips and the electrodes was 6 to 10 μm.
【００１２】図２は、ＴＡＢテープのリード先端部と半
導体チップの電極とをメッキにより接続した状態を示し
ている。半導体チップ１の表面はシリコン酸化膜などの
絶縁性保護膜２で覆われている。また、Ｎｉ金属などに
より形成された複数の電極３が、半導体チップ５の表面
周縁に沿って配置され、チップ表面から突出している。
ＴＡＢテープ５は、ポリイミド基板６に銅リード７が設
けられている。リード先端部８と電極３との間は、上記
銅メッキにより銅の電路９が形成されており、両者は電
気的に接続されている。FIG. 2 shows a state in which the lead tips of the TAB tape and the electrodes of the semiconductor chip are connected by plating. The surface of the semiconductor chip 1 is covered with an insulating protective film 2 such as a silicon oxide film. A plurality of electrodes 3 made of Ni metal or the like are arranged along the peripheral edge of the surface of the semiconductor chip 5 and protrude from the chip surface.
In the TAB tape 5, a copper lead 7 is provided on a polyimide substrate 6. A copper electric path 9 is formed between the lead tip portion 8 and the electrode 3 by the copper plating, and both are electrically connected.
【００１３】[0013]
【発明の効果】この発明によれば、メッキ金属がＴＡＢ
テープまたはリードフレームのリードと半導体チップの
電極との間で主として成長し、横方向に大きく広がるこ
とはない。この結果、メッキの膜厚を適当に制御するこ
とにより隣り合うリードまたは電極がメッキ金属により
つながることはなく、したがって短絡することはない。According to the present invention, the plating metal is TAB.
It grows mainly between the leads of the tape or lead frame and the electrodes of the semiconductor chip and does not spread significantly in the lateral direction. As a result, by appropriately controlling the plating film thickness, adjacent leads or electrodes will not be connected by the plating metal, and therefore short circuits will not occur.
【図１】この発明を実施するメッキ装置の一例を示す模
式図である。FIG. 1 is a schematic view showing an example of a plating apparatus for carrying out the present invention.
【図２】ＴＡＢテープおよび半導体チップの一部断面図
であり、リード先端部と電極とをメッキにより接続した
状態を示している。FIG. 2 is a partial cross-sectional view of a TAB tape and a semiconductor chip, showing a lead tip portion and an electrode connected by plating.
１ 半導体チップ ３ 電極 ５ ＴＡＢテープ ６ ポリイミド基板 ７ リード ８ リード先端部 ９ 電路 １１ メッキ槽 １２ 支持フレーム １３ スペーサ １５ 陽極板 １７ 直流電源 １９ メッキ液 1 Semiconductor Chip 3 Electrode 5 TAB Tape 6 Polyimide Substrate 7 Lead 8 Lead Tip 9 Electrical Path 11 Plating Tank 12 Support Frame 13 Spacer 15 Anode Plate 17 DC Power Supply 19 Plating Liquid
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大野 恭秀 神奈川県川崎市中原区井田1618番地 新日 本製鐵株式会社先端技術研究所内 (72)発明者 藤津 隆夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 工藤 好正 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 清水 真也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 ─────────────────────────────────────────────────── --- Continuation of the front page (72) Inventor Yasuhide Ono 1618 Ida, Nakahara-ku, Kawasaki-shi, Kanagawa Inside Nippon Steel Corporation Advanced Technology Research Center (72) Takao Fujitsu Toshiba, Komukai Toshiba, Kawasaki-shi, Kanagawa Town No. 1 Incorporation company Toshiba Tamagawa Factory (72) Inventor Yoshimasa Kudo Komukai-ku, Kawasaki City, Kanagawa Prefecture Komukai Toshiba Town No. 1 Incorporation company Toshiba Tamagawa Factory (72) Inventor Shinya Shimizu Sachi-ku Kawasaki, Kanagawa Prefecture Komukai Toshiba Town No. 1 Inside the Tama River Factory of Toshiba Corporation
Claims (1)
ード先端部と半導体チップの表面に形成された電極とを
近接または接触させ、電解メッキにより前記リード先端
部と電極とを接続する方法において、ＴＡＢテープまた
はリードフレームのリードを負電極とし、陽電極板をＴ
ＡＢテープまたはリードフレームのリードと平行に、か
つＴＡＢテープまたはリードフレームのリードに対して
半導体チップの電極側に配置して前記メッキを行うこと
を特徴とする半導体装置の実装方法。1. A method of connecting a lead tip portion of a TAB tape or a lead frame and an electrode formed on the surface of a semiconductor chip in proximity or contact and connecting the lead tip portion to the electrode by electrolytic plating, The lead of the lead frame is the negative electrode and the positive electrode plate is T
A method for mounting a semiconductor device, wherein the plating is performed in parallel with the leads of the AB tape or the lead frame and on the electrode side of the semiconductor chip with respect to the leads of the TAB tape or the lead frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4045374A JP3043884B2 (en) | 1992-03-03 | 1992-03-03 | Semiconductor device mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4045374A JP3043884B2 (en) | 1992-03-03 | 1992-03-03 | Semiconductor device mounting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243465A true JPH05243465A (en) | 1993-09-21 |
| JP3043884B2 JP3043884B2 (en) | 2000-05-22 |
Family
ID=12717497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4045374A Expired - Fee Related JP3043884B2 (en) | 1992-03-03 | 1992-03-03 | Semiconductor device mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3043884B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786239A (en) * | 1995-09-20 | 1998-07-28 | Sony Corporation | Method of manufacturing a semiconductor package |
| JP2004100009A (en) * | 2002-09-11 | 2004-04-02 | Nippon Telegr & Teleph Corp <Ntt> | Method and device for manufacturing metallic electrode |
-
1992
- 1992-03-03 JP JP4045374A patent/JP3043884B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786239A (en) * | 1995-09-20 | 1998-07-28 | Sony Corporation | Method of manufacturing a semiconductor package |
| US5982033A (en) * | 1995-09-20 | 1999-11-09 | Sony Corporation | Semiconductor chip package |
| JP2004100009A (en) * | 2002-09-11 | 2004-04-02 | Nippon Telegr & Teleph Corp <Ntt> | Method and device for manufacturing metallic electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3043884B2 (en) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9593431B2 (en) | Electroplating systems | |
| EP0359775A1 (en) | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby | |
| US3280019A (en) | Method of selectively coating semiconductor chips | |
| JP4368543B2 (en) | Plating method and plating apparatus | |
| JP3043884B2 (en) | Semiconductor device mounting method | |
| SE429278B (en) | ELECTRICAL CONTACT AND METHOD FOR MANUFACTURING AN ELECTRICAL CONTACT | |
| JP2617637B2 (en) | Partial plating apparatus and lead frame for semiconductor device | |
| US3738917A (en) | Method for simultaneous production of a plurality of equal semiconductor components with a pn junction from a single semiconductor wafer | |
| JP2014196540A (en) | Electroplating method and mask member using the same | |
| JP3008146B2 (en) | Ceramic package for housing semiconductor element and method of manufacturing the same | |
| JPS6246537A (en) | Manufacture of film carrier semiconductor device | |
| JPH05243183A (en) | Manufacture of semiconductor device | |
| JP2902728B2 (en) | Single side plating method | |
| JPH02243800A (en) | Production of lead terminal | |
| US7211504B2 (en) | Process and arrangement for the selective metallization of 3D structures | |
| JPH04246200A (en) | Method for electroplating substrate | |
| JPH10265995A (en) | Electroplating method and multiple blank layout circuit board | |
| JPH04137541A (en) | Forming method for protruding electrode | |
| JPS62124289A (en) | Formation of metallic film onto transparent conductive film | |
| JP2942401B2 (en) | Jig for plating | |
| JP2926497B2 (en) | Method for manufacturing semiconductor device | |
| JP2002252322A (en) | Electronic component packaging board and its manufacturing method | |
| JPS63100197A (en) | Electroplating device | |
| JPS62296595A (en) | Method of selective plating of printed wiring circuit board | |
| JPS6286791A (en) | Attachment of electric part |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |