JPH05243228A - Interconnection structure - Google Patents
Interconnection structureInfo
- Publication number
- JPH05243228A JPH05243228A JP7834392A JP7834392A JPH05243228A JP H05243228 A JPH05243228 A JP H05243228A JP 7834392 A JP7834392 A JP 7834392A JP 7834392 A JP7834392 A JP 7834392A JP H05243228 A JPH05243228 A JP H05243228A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- titanium oxynitride
- wiring
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、配線構造に関し、特
に、シリコン基板上にAl系配線層を形成した配線構造
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure, and more particularly to a wiring structure in which an Al-based wiring layer is formed on a silicon substrate.
【0002】[0002]
【従来の技術】シリコン基板上にAl系配線層(純Al
のほか、SiやCuその他とAlの合金等、Alを主材
とする材料から成る配線層)を形成する場合、Al配線
は、Siとの反応性が強いため、Alの下にSiとの反
応防止用のバリア層を必要としている。このバリア層
は、AlとSiの反応を遮断する機能が要求されるとと
もに、コンタクトホール内におけるカバレージが良いこ
と、及びオーミック性(接続性)が良好であることが要
求される。従来より例えば、このバリア層として、Ti
及びTiONが用いられている。2. Description of the Related Art Al wiring layers (pure Al
In addition, when forming a wiring layer made of a material having Al as a main material, such as an alloy of Si, Cu, etc. and Al, the Al wiring has a strong reactivity with Si, and therefore, Al wiring under It requires a barrier layer to prevent reaction. This barrier layer is required to have a function of blocking the reaction between Al and Si, as well as to have good coverage in the contact hole and good ohmic contact (connectivity). Conventionally, for example, as the barrier layer, Ti
And TiON are used.
【0003】このような従来技術の一例を図4に示す。
従来は図示のように、Si基板1上に、Ti層2aとT
iON層3とをこの順に積層し、その上にAl系配線層
4を形成している。図4中、5はSiO2 等の層間膜、
6は基板1上に形成した接続孔(コンタクトホール)で
ある。An example of such a conventional technique is shown in FIG.
Conventionally, as shown in the figure, a Ti layer 2a and a T layer are formed on a Si substrate 1.
The iON layer 3 is laminated in this order, and the Al-based wiring layer 4 is formed thereon. In FIG. 4, 5 is an interlayer film such as SiO 2 .
Reference numeral 6 is a connection hole (contact hole) formed on the substrate 1.
【0004】[0004]
【発明が解決しようとする問題点】しかし、上記のよう
な従来構造であると、Ti層2aを形成するTiは水素
を透過しないので、シンター工程で水素化が阻害され
る。またTi層2aが無い構造とした場合には、Siと
TiONの良好なコンタクトが取れないという問題が生
じる。However, in the conventional structure as described above, since Ti forming the Ti layer 2a does not permeate hydrogen, hydrogenation is hindered in the sintering process. Further, in the case of the structure without the Ti layer 2a, there arises a problem that good contact between Si and TiON cannot be obtained.
【0005】本発明は上記問題を解決して、Si基板上
にAl系配線層を形成した配線構造であって、シンター
工程での水素化が阻害されず、よってパッシベーション
の阻害等が起こらず、しかもバリア性が良好で、オーミ
ックなコンタクトもとることができる配線構造を提供す
ることを目的とする。The present invention solves the above problems and provides a wiring structure in which an Al-based wiring layer is formed on a Si substrate. Hydrogenation in the sintering process is not hindered, and thus passivation is not hindered. Moreover, it is an object of the present invention to provide a wiring structure having a good barrier property and capable of forming an ohmic contact.
【0006】[0006]
【問題点を解決するための手段】本発明は、シリコン基
板上に、シリサイド層及びチタンオキシナイトライド層
を介してAl系配線層を形成した配線構造であって、こ
れにより上記目的を達成するものである。The present invention is a wiring structure in which an Al-based wiring layer is formed on a silicon substrate via a silicide layer and a titanium oxynitride layer, and thereby achieves the above object. It is a thing.
【0007】本発明において、チタンオキシナイトライ
ドとは、一般にTiONと表記され、その組成は必ずし
も一定でなくてもよく、TiOx Ny の形で示されるも
のを総称する。In the present invention, titanium oxynitride is generally referred to as TiO, and the composition thereof does not necessarily have to be constant, but is generically expressed in the form of TiOx Ny.
【0008】[0008]
【作用】本発明によれば、シリサイドは水素を透過する
ため、シリサイド層を介した結果、パッシベーションの
阻害等が生じない。また、Al系配線層とSiの間にシ
リサイド層及びチタンオキシナイトライド層を挟み入れ
るので、AlとSiの反応が起こらない。かつ、アルミ
ニウム系材料/チタンオキシナイトライド/シリサイド
/Siの接続は、オーミックなコンタクトが取れる。According to the present invention, since the silicide permeates hydrogen, the inhibition of passivation does not occur as a result of passing through the silicide layer. Further, since the silicide layer and the titanium oxynitride layer are sandwiched between the Al-based wiring layer and Si, the reaction between Al and Si does not occur. In addition, an ohmic contact can be taken for the connection of aluminum-based material / titanium oxynitride / silicide / Si.
【0009】図3に、Al系配線層の下地の種類によっ
て、特性がいかに変化するかを、各場合について示し
た。図3(a)はTi/TiON/Al−Si構造で、
Al系配線であるAl−Si(Siが1wt%含有され
たAl−Si合金)の下地はすぐ下がTiON、その更
に下がTiになっている。図3(b)は、Ti/Al−
Si構造で、Al系配線の下はTiのみである。図3
(c)は、TiON/Al−Si構造で、Al系配線の
下はTiONのみであり、Tiは無い。FIG. 3 shows how the characteristics change depending on the type of the underlying layer of the Al-based wiring layer in each case. FIG. 3A shows a Ti / TiON / Al-Si structure,
The base of Al-Si (Al-Si alloy containing 1 wt% of Si) which is an Al-based wiring has TiON immediately below and Ti below that. FIG. 3B shows Ti / Al-.
In the Si structure, only Ti is below the Al-based wiring. Figure 3
(C) is a TiON / Al-Si structure, and there is only TiON under the Al-based wiring and no Ti.
【0010】図3各図をみると、Al−Siの下にTi
が存在するグラフI,II(図3(a)(b))に対し
て、下地にTiが存在しないグラフIII (図3(c))
については、立ち上がり特性が良く、即ちゲート電圧と
ドレイン電流との関係が良好であることがわかる。ま
た、特に黒丸を付したように、グラフIII では、グラフ
I,IIに対し、同じゲート電圧に対してドレイン電流が
2桁ほど大きくなり、特性が良くなっている。これは、
Tiが存在しない結果、Hが浸入して、水素化(シンタ
ー)が良好に行われた結果と考えられる。As shown in FIGS. 3A and 3B, Ti is formed under Al--Si.
In contrast to the graphs I and II (Figs. 3 (a) and 3 (b)) in which Ti exists, graph III (Fig. 3 (c)) in which Ti is not present in the base
In regard to, the rising characteristics are good, that is, the relationship between the gate voltage and the drain current is good. Also, as indicated by the black circles, in graph III, the drain current is larger by about two digits for the same gate voltage than in graphs I and II, and the characteristics are good. this is,
It is considered that as a result of the absence of Ti, H infiltrated and the hydrogenation (sinter) was performed well.
【0011】[0011]
【実施例】以下本発明の実施例について、図面を参照し
て説明する。なお当然のことではあるが、本発明は実施
例により限定を受けるものではない。Embodiments of the present invention will be described below with reference to the drawings. Of course, the present invention is not limited to the embodiments.
【0012】実施例1 本実施例を図1に示す。本実施例の配線構造は、図示の
とおり、シリコン基板1上に、シリサイド層2(ここで
はチタンシリサイド)及びチタンオキシナイトライド
(TiON)層3を介して、Al系配線層4を形成した
ものである。Example 1 This example is shown in FIG. As shown in the figure, the wiring structure of the present embodiment has an Al-based wiring layer 4 formed on a silicon substrate 1 with a silicide layer 2 (here, titanium silicide) and a titanium oxynitride (TiON) layer 3 interposed. Is.
【0013】本実施例の配線構造は、次のように形成し
た。まず、LSI製造プロセスにおいて、Al系配線層
4とSi基板1を接続するための接続孔6であるコンタ
クトホールを層間膜5(SiO2 等)に形成する。The wiring structure of this embodiment was formed as follows. First, in the LSI manufacturing process, a contact hole which is a connection hole 6 for connecting the Al-based wiring layer 4 and the Si substrate 1 is formed in the interlayer film 5 (SiO 2 or the like).
【0014】その後、シリサイド層2、例えばここでは
チタンシリサイドを全面に形成する。次にチタンオキシ
ナイトライド(TiON)層3及びAl系配線層4の順
に、スパッタによって形成する。After that, a silicide layer 2, for example, titanium silicide in this case, is formed on the entire surface. Next, the titanium oxynitride (TiON) layer 3 and the Al-based wiring layer 4 are sequentially formed by sputtering.
【0015】即ち本例は、図4の従来例におけるTi2
aの替わりに、シリサイド層2を用いている。That is, in this example, Ti 2 in the conventional example of FIG. 4 is used.
The silicide layer 2 is used instead of a.
【0016】従来は、Tiによってパッシベーションの
水素が浸透することが阻害されていたが、Tiをシリサ
イド(例えばTiSi)に替えることで水素化が十分に
行われるようになった。Hitherto, although the penetration of hydrogen for passivation was impeded by Ti, hydrogenation has been sufficiently performed by replacing Ti with silicide (for example, TiSi).
【0017】一方、図4の従来例において、Tiを形成
せずにSiとTiONを直接接続した場合には良好なオ
ーミックコンタクトが取れないが、本実施例の構造にし
てSi/TiSi/TiON/Al構造にすれば、オー
ミックコンタクトが取れ、良好な接続が達成できた。On the other hand, in the conventional example of FIG. 4, when Si and TiON are directly connected without forming Ti, good ohmic contact cannot be obtained. However, with the structure of this embodiment, Si / TiSi / TiON / With the Al structure, ohmic contact was obtained and good connection could be achieved.
【0018】本実施例は上記のように、半導体素子の配
線構造について、Al系配線のバリア層にシリサイドを
用いた配線構造としたので、シンターが良好に機能し、
性能の良い素子を得ることができた。In this embodiment, as described above, the wiring structure of the semiconductor element has the wiring structure using silicide for the barrier layer of the Al-based wiring, so that the sinter functions well,
A device with good performance was obtained.
【0019】実施例2 図2に、実施例2を示す。これは実施例1の変形例であ
る。この例は、接続孔6であるコンタクトホール内に、
シリサイド層2を選択的に形成したものである。Second Embodiment FIG. 2 shows a second embodiment. This is a modification of the first embodiment. In this example, in the contact hole which is the connection hole 6,
The silicide layer 2 is selectively formed.
【0020】即ち、図2図示のとおり接続孔6の途中ま
でTiSiで埋め込んでシリサイド層2とし、その上に
チタンオキシナイトライド(TiON)層3を形成した
ものであって、シリサイド層2は、接続孔6内にのみ存
在することになる。この構造でも、実施例1と同様の効
果が得られる。That is, as shown in FIG. 2, a silicide layer 2 is formed by burying TiSi up to the middle of the contact hole 6, and a titanium oxynitride (TiON) layer 3 is formed on the silicide layer 2. It exists only in the connection hole 6. With this structure, the same effect as that of the first embodiment can be obtained.
【0021】[0021]
【発明の効果】上述したように、本発明により、Si基
板上にAl系配線層を形成した配線構造で、シンター工
程での水素化が阻害されず、よってパッシベーションの
阻害等が起こらず、しかもバリア性が良好で、オーミッ
クなコンタクトもとることができる配線構造を提供する
ことができた。As described above, according to the present invention, in the wiring structure in which the Al-based wiring layer is formed on the Si substrate, the hydrogenation in the sintering process is not hindered, and thus the passivation is not hindered. It was possible to provide a wiring structure having a good barrier property and capable of forming an ohmic contact.
【図1】実施例1の構造を示す断面図である。FIG. 1 is a cross-sectional view showing the structure of Example 1.
【図2】実施例2の構造を示す断面図である。FIG. 2 is a cross-sectional view showing the structure of Example 2.
【図3】Al系配線層の下地構造による特性変化を示す
図である。FIG. 3 is a diagram showing a characteristic change of an Al-based wiring layer due to a base structure.
【図4】従来技術を示す断面図である。FIG. 4 is a cross-sectional view showing a conventional technique.
1 Si基板 2 シリサイド層 3 チタンオキシナイトライド層 4 Al系配線層 1 Si substrate 2 Silicide layer 3 Titanium oxynitride layer 4 Al wiring layer
Claims (1)
Al系配線層を形成した配線構造。1. A wiring structure in which an Al-based wiring layer is formed on a silicon substrate via a silicide layer and a titanium oxynitride layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7834392A JPH05243228A (en) | 1992-02-28 | 1992-02-28 | Interconnection structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7834392A JPH05243228A (en) | 1992-02-28 | 1992-02-28 | Interconnection structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05243228A true JPH05243228A (en) | 1993-09-21 |
Family
ID=13659346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7834392A Pending JPH05243228A (en) | 1992-02-28 | 1992-02-28 | Interconnection structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05243228A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100607305B1 (en) * | 1998-12-28 | 2006-10-24 | 주식회사 하이닉스반도체 | Metal wiring formation method of semiconductor device |
-
1992
- 1992-02-28 JP JP7834392A patent/JPH05243228A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100607305B1 (en) * | 1998-12-28 | 2006-10-24 | 주식회사 하이닉스반도체 | Metal wiring formation method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3540302B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2600593B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH05243228A (en) | Interconnection structure | |
JPH06177200A (en) | Formation of semiconductor integrated circuit device | |
JPH08250452A (en) | Semiconductor device and its manufacture | |
JP3613768B2 (en) | Semiconductor device | |
JP2000012604A (en) | Semiconductor device and manufacture thereof | |
JP2900522B2 (en) | Semiconductor device | |
JPH05121727A (en) | Semiconductor device and manufacturing method thereof | |
JPH0555203A (en) | Semiconductor device | |
JPH04373175A (en) | Semiconductor device | |
JPH11220025A (en) | Semiconductor device and its manufacture | |
JP4108189B2 (en) | Wiring structure and method for forming the same | |
JPH0417338A (en) | Semiconductor device | |
JPH03250627A (en) | Semiconductor device and manufacture thereof | |
JP3436672B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH07135209A (en) | Multilayer wiring structure and manufacture thereof | |
JP3189399B2 (en) | Method for manufacturing semiconductor device | |
JP2000114263A (en) | Semiconductor integrated circuit device and its manufacture | |
JPH05218035A (en) | Manuacture of semiconductor device | |
JP2947800B2 (en) | Semiconductor device | |
JP2945010B2 (en) | Semiconductor device | |
JP3263481B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPS58191449A (en) | Multilayer wiring structure | |
JPH06291119A (en) | Lamination wiring for semiconductor device |