JPH0523547B2 - - Google Patents
Info
- Publication number
- JPH0523547B2 JPH0523547B2 JP59273381A JP27338184A JPH0523547B2 JP H0523547 B2 JPH0523547 B2 JP H0523547B2 JP 59273381 A JP59273381 A JP 59273381A JP 27338184 A JP27338184 A JP 27338184A JP H0523547 B2 JPH0523547 B2 JP H0523547B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- voltage
- transistor
- output
- output lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 230000005540 biological transmission Effects 0.000 claims description 27
- 230000003287 optical effect Effects 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラトランジスタに電圧変動
が抑制された駆動電圧を与える駆動手段を備えた
光電変換装置及び光電変換素子からの読出し信号
の減衰を抑制して出力する手段を備えた光電変換
装置に関する。
が抑制された駆動電圧を与える駆動手段を備えた
光電変換装置及び光電変換素子からの読出し信号
の減衰を抑制して出力する手段を備えた光電変換
装置に関する。
第５図Ａは、特願昭58−120755号に記載されて
いる光電変換装置の平面図、第５図Ｂは、そのＩ
−Ｉ線断面図である。
いる光電変換装置の平面図、第５図Ｂは、そのＩ
−Ｉ線断面図である。
両図において、n+シリコン基板１上に光セン
サセルが形成され配列されており、各光センサセ
ルはSiO2、Si3N4、又はポリシリコン等により成
る素子分離領域２によつて隣接する光センサセル
から電気的に絶縁されている。
サセルが形成され配列されており、各光センサセ
ルはSiO2、Si3N4、又はポリシリコン等により成
る素子分離領域２によつて隣接する光センサセル
から電気的に絶縁されている。
各光センサセルは次のような構成を有する。
エピタキシヤル技術等で形成される不純物濃度
の低いn-領域３上にはｐタイプの不純物をドー
ピングすることでｐ領域４が形成され、ｐ領域４
には不純物拡散技術又はイオン注入技術等によつ
てn+領域５が形成されている。ｐ領域４および
n+領域５は、各々バイポーラトランジスタのベ
ースおよびエミツタである。
の低いn-領域３上にはｐタイプの不純物をドー
ピングすることでｐ領域４が形成され、ｐ領域４
には不純物拡散技術又はイオン注入技術等によつ
てn+領域５が形成されている。ｐ領域４および
n+領域５は、各々バイポーラトランジスタのベ
ースおよびエミツタである。
このように各領域が形成されたn-領域３上に
は酸化膜６が形成され、酸化膜６上に所定の面積
を有するキヤパシタ電極７が形成されている。キ
ヤパシタ電極７は酸化膜６を挟んでｐ領域４と対
向し、キヤパシタ電極７にパルス電圧を印加する
ことで浮遊状態にされたｐ領域４の電位を制御す
る。
は酸化膜６が形成され、酸化膜６上に所定の面積
を有するキヤパシタ電極７が形成されている。キ
ヤパシタ電極７は酸化膜６を挟んでｐ領域４と対
向し、キヤパシタ電極７にパルス電圧を印加する
ことで浮遊状態にされたｐ領域４の電位を制御す
る。
その他に、n+領域５に接続されたエミツタ電
極８、エミツタ電極８から信号を外部へ読出す配
線９、キヤパシタ電極７に接続された配線１０、
基板１の裏面に不純物濃度の高いn+領域１１、
およびバイポーラトランジスタのコレクタに電位
を与えるための電極１２がそれぞれ形成されてい
る。
極８、エミツタ電極８から信号を外部へ読出す配
線９、キヤパシタ電極７に接続された配線１０、
基板１の裏面に不純物濃度の高いn+領域１１、
およびバイポーラトランジスタのコレクタに電位
を与えるための電極１２がそれぞれ形成されてい
る。
次に、基本的な動作を説明する。光１３はバイ
ポーラトランジスタのベースであるｐ領域４へ入
射し、光量に対応した電荷がｐ領域４に蓄積され
る（蓄積動作）。蓄積された電荷によつてベース
電位は変化し、その電位変化を浮遊状態にしたエ
ミツタ電極８から読出すことで、入射光量に対応
した電気信号を得ることができる（読出し動作）。
また、ｐ領域４に蓄積された電荷を除去するに
は、エミツタ電極８を接地し、キヤパシタ電極７
に正電圧のパルスを印加する（リフレツシユ動
作）。この正電圧を印加することでｐ領域４はn+
領域５に対して順方向にバイアスされ、蓄積され
た電荷が除去される。以後上記の蓄積、読出し、
リフレツシユという各動作が繰り返される。
ポーラトランジスタのベースであるｐ領域４へ入
射し、光量に対応した電荷がｐ領域４に蓄積され
る（蓄積動作）。蓄積された電荷によつてベース
電位は変化し、その電位変化を浮遊状態にしたエ
ミツタ電極８から読出すことで、入射光量に対応
した電気信号を得ることができる（読出し動作）。
また、ｐ領域４に蓄積された電荷を除去するに
は、エミツタ電極８を接地し、キヤパシタ電極７
に正電圧のパルスを印加する（リフレツシユ動
作）。この正電圧を印加することでｐ領域４はn+
領域５に対して順方向にバイアスされ、蓄積され
た電荷が除去される。以後上記の蓄積、読出し、
リフレツシユという各動作が繰り返される。
要するに、ここで提案されている方式は、光入
射により発生した電荷を、ベースであるｐ領域４
に蓄積し、その蓄積電荷量によつてエミツタ電極
８からコレクタ電極１２に流れる電流をコントロ
ールするものである。したがつて、蓄積された電
荷を、各セルの増幅機能により電荷増幅してから
読出すわけである。この方式は、高出力、高感
度、しかも低雑音であり、将来の高解像度化に対
しても有利なものであると言える。
射により発生した電荷を、ベースであるｐ領域４
に蓄積し、その蓄積電荷量によつてエミツタ電極
８からコレクタ電極１２に流れる電流をコントロ
ールするものである。したがつて、蓄積された電
荷を、各セルの増幅機能により電荷増幅してから
読出すわけである。この方式は、高出力、高感
度、しかも低雑音であり、将来の高解像度化に対
しても有利なものであると言える。
第６図は、このような優れた性能を有する光セ
ンサセルの駆動回路の従来例を示す回路図であ
る。ただし、同図における光センサセル３０は、
第５図に示した光センサセルの等価回路であり、
同一電極には同一番号が付されている。
ンサセルの駆動回路の従来例を示す回路図であ
る。ただし、同図における光センサセル３０は、
第５図に示した光センサセルの等価回路であり、
同一電極には同一番号が付されている。
第６図において、キヤパシタ電極７には、ゲー
ト用のｎチヤネルMOSトランジスタ１０１を介
して、読出し電圧Vr又はリフレツシユ電圧Vrhの
制御パルスφ1が印加される。エミツタ電極８は
MOSトランジスタ１０２を介して接地され、
MOSトランジスタ１０２のゲート電極にはパル
スφ2が印加される。また、コレクタ電極１２に
は一定の正電圧Vcが印加されている。
ト用のｎチヤネルMOSトランジスタ１０１を介
して、読出し電圧Vr又はリフレツシユ電圧Vrhの
制御パルスφ1が印加される。エミツタ電極８は
MOSトランジスタ１０２を介して接地され、
MOSトランジスタ１０２のゲート電極にはパル
スφ2が印加される。また、コレクタ電極１２に
は一定の正電圧Vcが印加されている。
第７図は、上記従来例における駆動タイミング
波形図である。同図において、パルスφ2により
MOSトランジスタ１０２をON状態とし、エミ
ツタ電極８を接地する。そして、MOSトランジ
スタ１０１をON状態にし、リフレツシユ電圧
VrhをMOSトランジスタ１０１を介してキヤパシ
タ電極７に印加する。こうして、すでに述べたよ
うにリフレツシユ動作が行われる。
波形図である。同図において、パルスφ2により
MOSトランジスタ１０２をON状態とし、エミ
ツタ電極８を接地する。そして、MOSトランジ
スタ１０１をON状態にし、リフレツシユ電圧
VrhをMOSトランジスタ１０１を介してキヤパシ
タ電極７に印加する。こうして、すでに述べたよ
うにリフレツシユ動作が行われる。
続いて、蓄積動作によつて光電荷がｐベース領
域４に蓄積された後、読出し電圧VrがMOSトラ
ンジスタ１０１を介してキヤパシタ電極７に印加
され、浮遊状態であるエミツタ側に蓄積電圧が読
出される。この読出し動作によつて、出力端子に
電圧Vputが現われる。光量が多ければ、高い出力
電圧１０３、光量が少なければ低い出力電圧１０
４となる。
域４に蓄積された後、読出し電圧VrがMOSトラ
ンジスタ１０１を介してキヤパシタ電極７に印加
され、浮遊状態であるエミツタ側に蓄積電圧が読
出される。この読出し動作によつて、出力端子に
電圧Vputが現われる。光量が多ければ、高い出力
電圧１０３、光量が少なければ低い出力電圧１０
４となる。
ところで、MOSトランジスタ１０１を介して
キヤパシタ電極７に印加される。読出し電圧Vr
の大きさによつて、出力電圧Vputの大きさは変化
する。第８図に示すグラフから明らかなように、
同一照度である時、高い読出し電圧Vrを用いて
読出しを行つた方が、より大きな出力電圧が得ら
れる。すなわち、読出し電圧Vrによつて光電変
換特性をコントロールできるわけである。このこ
とはリフレツシユ電圧Vrhについても同様に成り
立つ。
キヤパシタ電極７に印加される。読出し電圧Vr
の大きさによつて、出力電圧Vputの大きさは変化
する。第８図に示すグラフから明らかなように、
同一照度である時、高い読出し電圧Vrを用いて
読出しを行つた方が、より大きな出力電圧が得ら
れる。すなわち、読出し電圧Vrによつて光電変
換特性をコントロールできるわけである。このこ
とはリフレツシユ電圧Vrhについても同様に成り
立つ。
このように、制御パルスφ1によつて与えられ
る制御電圧は光電変換特性を左右するものであ
り、精度良く設定される必要がある。
る制御電圧は光電変換特性を左右するものであ
り、精度良く設定される必要がある。
しかしながら、第６図に示す従来例では、キヤ
パシタ電極７に印加される電圧を十分に制御する
ことができない。その理由をMOSトランジスタ
１０１を例にとつて説明する。
パシタ電極７に印加される電圧を十分に制御する
ことができない。その理由をMOSトランジスタ
１０１を例にとつて説明する。
第６図において、MOSトランジスタ１０１の
基板は接地電位にあり、ゲート電極に印加される
ゲート電圧VgによつてON−OFF動作を行う。と
ころが、MOSトランジスタ１０１がON状態で
ある時、入力電圧V1と出力電圧V2との関係は、
第９図に示すグラフから明らかなように、ゲート
電圧Vgによつて変化する。すなわち、ｎチヤン
ネルMOSトランジスタ１０１の基板がソースに
対して逆バイアス状態である時、しきい値電圧を
Vtとして、 V1≦Vg−Vtであれば、V2＝V1 V1＞Vg−Vtであれば、V2＝Vg−Vt となる。一般に、シフトレジスタによつて制御パ
ルスφ1を与える場合、シフトレジスタの出力電
圧V1とゲート電圧VgとはV1＞Vg−Vtとなり、電
圧V2＝Vg−Vtは低化してしまう。しかも、しき
い値電圧Vtは、製造段階で決定され常に同一の
値とは限らないために、キヤパシタ電極７に印加
される電圧V2が不均一となり、望ましい光電変
換特性を選択することが困難となる。
基板は接地電位にあり、ゲート電極に印加される
ゲート電圧VgによつてON−OFF動作を行う。と
ころが、MOSトランジスタ１０１がON状態で
ある時、入力電圧V1と出力電圧V2との関係は、
第９図に示すグラフから明らかなように、ゲート
電圧Vgによつて変化する。すなわち、ｎチヤン
ネルMOSトランジスタ１０１の基板がソースに
対して逆バイアス状態である時、しきい値電圧を
Vtとして、 V1≦Vg−Vtであれば、V2＝V1 V1＞Vg−Vtであれば、V2＝Vg−Vt となる。一般に、シフトレジスタによつて制御パ
ルスφ1を与える場合、シフトレジスタの出力電
圧V1とゲート電圧VgとはV1＞Vg−Vtとなり、電
圧V2＝Vg−Vtは低化してしまう。しかも、しき
い値電圧Vtは、製造段階で決定され常に同一の
値とは限らないために、キヤパシタ電極７に印加
される電圧V2が不均一となり、望ましい光電変
換特性を選択することが困難となる。
本発明は上記従来の問題点を解決しようとする
ものであり、光センサセルの光電変換特性の制御
性の向上を目的とする。
ものであり、光センサセルの光電変換特性の制御
性の向上を目的とする。
この目的を達成するために、本願第１の発明
は、複数のバイポーラトランジスタと、 前記複数のバイポーラトランジスタのエミツタ
に接続された複数の出力線と、 前記複数の出力線に共通に接続された共通出力
線と、 前記複数のバイポーラトランジスタのベースに
容量結合され、信号読出しのための駆動電圧を該
ベースに供給し、該バイポーラトランジスタを駆
動する駆動手段と、 前記エミツタを浮遊状態として、前記駆動手段
により前記バイポーラトランジスタを駆動し、前
記複数の出力線に信号を読出した後に、該信号を
順次前記共通出力線に読出す読出し手段と、 を具備し、 前記駆動手段はpMOSトランジスタとnMOSト
ランジスタとが並列に接続されているトランスミ
ツシヨンゲートを有し、該トランスミツシヨンゲ
ートを介して前記容量結合されたベースに前記駆
動電圧を供給することを特徴とする。
は、複数のバイポーラトランジスタと、 前記複数のバイポーラトランジスタのエミツタ
に接続された複数の出力線と、 前記複数の出力線に共通に接続された共通出力
線と、 前記複数のバイポーラトランジスタのベースに
容量結合され、信号読出しのための駆動電圧を該
ベースに供給し、該バイポーラトランジスタを駆
動する駆動手段と、 前記エミツタを浮遊状態として、前記駆動手段
により前記バイポーラトランジスタを駆動し、前
記複数の出力線に信号を読出した後に、該信号を
順次前記共通出力線に読出す読出し手段と、 を具備し、 前記駆動手段はpMOSトランジスタとnMOSト
ランジスタとが並列に接続されているトランスミ
ツシヨンゲートを有し、該トランスミツシヨンゲ
ートを介して前記容量結合されたベースに前記駆
動電圧を供給することを特徴とする。
また、本願第２の発明は、複数の光電変換素子
と、 前記複数の光電変換素子に接続され該光電変換
素子から信号を読出す為の複数の出力線と、 前記複数の出力線に共通に接続された共通出力
線と、 前記複数の出力線からの信号を前記共通出力線
に順次読出す為の読出し手段と、 を具備する光電変換装置において、 pMOSトランジスタとnMOSトランジスタとが
並列に接続されているトランスミツシヨンゲート
を有し、該トランスミツシヨンゲートを、前記光
電変換素子からの信号が前記トランスミツシヨン
ゲートを介して出力されるべく前記複数の出力線
に設けたことを特徴とする。
と、 前記複数の光電変換素子に接続され該光電変換
素子から信号を読出す為の複数の出力線と、 前記複数の出力線に共通に接続された共通出力
線と、 前記複数の出力線からの信号を前記共通出力線
に順次読出す為の読出し手段と、 を具備する光電変換装置において、 pMOSトランジスタとnMOSトランジスタとが
並列に接続されているトランスミツシヨンゲート
を有し、該トランスミツシヨンゲートを、前記光
電変換素子からの信号が前記トランスミツシヨン
ゲートを介して出力されるべく前記複数の出力線
に設けたことを特徴とする。
なお、本願第２の発明における光電変換素子は
特に、バイポーラトランジスタ構成の光電変換素
子に限定されるものではなく、フオトトランジス
タ等の他の構成の光電変換素子であつてもよい。
特に、バイポーラトランジスタ構成の光電変換素
子に限定されるものではなく、フオトトランジス
タ等の他の構成の光電変換素子であつてもよい。
以下、本願第１及び第２の発明の実施例を図面
を用いて詳細に説明する。
を用いて詳細に説明する。
第１図は、本願第１の発明による光電変換装置
の一実施例の回路図である。
の一実施例の回路図である。
同図において、読出し電圧Vr又はリフレツシ
ユ電圧Vrh等の制御パルスφ1はトランスミツシヨ
ンゲート２０１を介してキヤパシタ電極７に印加
される。
ユ電圧Vrh等の制御パルスφ1はトランスミツシヨ
ンゲート２０１を介してキヤパシタ電極７に印加
される。
トランスミツシヨン・ゲート２０１は、ｎチヤ
ネルMOSトランジスタ（以下、nMOSとする。）
およびｐチヤネルMOSトランジスタ（以下、
pMOSとする。）から構成され、nMOSの基板電
位VSSは接地電位、pMOSの基板電位VDDは所望の
正電位に設定される。また、nMOSのゲート電極
には制御信号Ａが入力し、pMOSのゲート電極に
はインバータ２０２を介した制御信号が入力す
る。
ネルMOSトランジスタ（以下、nMOSとする。）
およびｐチヤネルMOSトランジスタ（以下、
pMOSとする。）から構成され、nMOSの基板電
位VSSは接地電位、pMOSの基板電位VDDは所望の
正電位に設定される。また、nMOSのゲート電極
には制御信号Ａが入力し、pMOSのゲート電極に
はインバータ２０２を介した制御信号が入力す
る。
したがつて、ここでは制御信号ＡがVDD（ハイ
レベル）の時、トランスミツシヨン・ゲート２０
１はON状態となり、制御信号Ａが接地電位（ロ
ーレベル）の時、OFF状態となる。しかも、ON
状態の時、入力電圧V1と出力電圧V2との関係は、
第２図に示すグラフから明らかなように、制御信
号Ａやしきい値電圧Vt等に関わりなく、常にV1
＝V2である。すなわち、シフトレジスタ等から
出力された電圧V1は、そのまま光センサセル３
０のキヤパシタ電極７に印加されるために、電圧
V1を適当に設定することで光センサセル３０の
最適な光電変換特性を容易に、かつ正確に選択す
ることができる。
レベル）の時、トランスミツシヨン・ゲート２０
１はON状態となり、制御信号Ａが接地電位（ロ
ーレベル）の時、OFF状態となる。しかも、ON
状態の時、入力電圧V1と出力電圧V2との関係は、
第２図に示すグラフから明らかなように、制御信
号Ａやしきい値電圧Vt等に関わりなく、常にV1
＝V2である。すなわち、シフトレジスタ等から
出力された電圧V1は、そのまま光センサセル３
０のキヤパシタ電極７に印加されるために、電圧
V1を適当に設定することで光センサセル３０の
最適な光電変換特性を容易に、かつ正確に選択す
ることができる。
第３図は、本願第１の発明の他の実施例及び本
願第２の発明の一実施例を示すものであり、上記
光センサセルを３×３に二次元配列した撮像装置
の回路図である。
願第２の発明の一実施例を示すものであり、上記
光センサセルを３×３に二次元配列した撮像装置
の回路図である。
同図において、光センサセル３０は、３×３に
配列され、各コレクタ電極１２は共通に接続され
ている。各光センサセル３０のキヤパシタ電極７
は、行毎に読出しパルス又はリフレツシユパルス
を印加するための水平ライン３１，３１′，３
１″に接続され、各水平ラインは、トランスミツ
シヨン・ゲート２０１，２０１′，２０１″を介し
て、垂直走査回路３２の並列出力端子L1〜L3に
接続されている。
配列され、各コレクタ電極１２は共通に接続され
ている。各光センサセル３０のキヤパシタ電極７
は、行毎に読出しパルス又はリフレツシユパルス
を印加するための水平ライン３１，３１′，３
１″に接続され、各水平ラインは、トランスミツ
シヨン・ゲート２０１，２０１′，２０１″を介し
て、垂直走査回路３２の並列出力端子L1〜L3に
接続されている。
各トランスミツシヨン・ゲートにおけるnMOS
のゲート電極は端子３４に共通に接続され、
pMOSのゲート電極はインバータ２０２を介して
端子３４に接続されている。また、基板電位VSS
およびVDDは、上述したように設定されている。
のゲート電極は端子３４に共通に接続され、
pMOSのゲート電極はインバータ２０２を介して
端子３４に接続されている。また、基板電位VSS
およびVDDは、上述したように設定されている。
各光センサセル３０のエミツタ電極８は、列毎
に信号を読出すための垂直ライン３８，３８′，
３８″に接続され、各垂直ラインはトランスミツ
シヨン・ゲート２０３，２０３′，２０３″を介し
て出力信号線４１に共通接続されている。トラン
スミツシヨン・ゲート２０３，２０３′，２０
３″における各nMOSのゲート電極は、垂直ライ
ンを順次開閉するためのパルスを発生する水平シ
フトレジスタ３９の並列出力端子R1〜R3に接続
され、各pMOSのゲート電極はインバータ２０
４，２０４′，２０４″を介して出力端子R1〜R3
に接続されている。
に信号を読出すための垂直ライン３８，３８′，
３８″に接続され、各垂直ラインはトランスミツ
シヨン・ゲート２０３，２０３′，２０３″を介し
て出力信号線４１に共通接続されている。トラン
スミツシヨン・ゲート２０３，２０３′，２０
３″における各nMOSのゲート電極は、垂直ライ
ンを順次開閉するためのパルスを発生する水平シ
フトレジスタ３９の並列出力端子R1〜R3に接続
され、各pMOSのゲート電極はインバータ２０
４，２０４′，２０４″を介して出力端子R1〜R3
に接続されている。
出力信号線４１は、出力信号線４１をリフレツ
シユするためのトランジスタ４２を介して接地さ
れ、トランジスタ４２のゲート電極は端子４３に
接続されている。
シユするためのトランジスタ４２を介して接地さ
れ、トランジスタ４２のゲート電極は端子４３に
接続されている。
また、垂直ライン３８，３８′，３８″は、垂直
ラインをリフレツシユするためのMOSトランジ
スタ４８，４８′，４８″を介して接地され、
MOSトランジスタ４８，４８′，４８″の各ゲー
ト電極は、端子４９に共通接続されている。
ラインをリフレツシユするためのMOSトランジ
スタ４８，４８′，４８″を介して接地され、
MOSトランジスタ４８，４８′，４８″の各ゲー
ト電極は、端子４９に共通接続されている。
次に、このような構成を有する撮像装置の動作
を第４図に示すタイミング波形図を参照しながら
説明する。
を第４図に示すタイミング波形図を参照しながら
説明する。
まず、リフレツシユ期間において、各光センサ
セル３０のコレクタ電極１２には電圧VCが印加
され、エミツタ電極８は、端子４９にハイレベル
が印加されたMOSトランジスタ４８，４８′，４
８″を介して接地される。この状態で、端子３４
にハイレベルが印加され、トランスミツシヨン・
ゲート２０１，２０１′，２０１″がON状態とな
る。そして、垂直走査回路３２の並列出力端子
L1〜L3からリフレツシユ電圧Vrhが出力され、ト
ランスミツシヨン・ゲート２０１，２０１′，２
０１″を介して各光センサセル３０のキヤパシタ
電極７に印加される。これによつて、すでに述べ
たように、ベース領域４に蓄積されたホールが除
去され、リフレツシユ用電圧Vrhが接地電位に戻
ることでベース電位が所定の負電位となり、リフ
レツシユ動作が終了する。
セル３０のコレクタ電極１２には電圧VCが印加
され、エミツタ電極８は、端子４９にハイレベル
が印加されたMOSトランジスタ４８，４８′，４
８″を介して接地される。この状態で、端子３４
にハイレベルが印加され、トランスミツシヨン・
ゲート２０１，２０１′，２０１″がON状態とな
る。そして、垂直走査回路３２の並列出力端子
L1〜L3からリフレツシユ電圧Vrhが出力され、ト
ランスミツシヨン・ゲート２０１，２０１′，２
０１″を介して各光センサセル３０のキヤパシタ
電極７に印加される。これによつて、すでに述べ
たように、ベース領域４に蓄積されたホールが除
去され、リフレツシユ用電圧Vrhが接地電位に戻
ることでベース電位が所定の負電位となり、リフ
レツシユ動作が終了する。
次に、蓄積期間において、端子４９に引き続き
ハイレベルが印加されることでエミツタ電極８は
接地されている。この状態で光が入射し、各光セ
ンサセル３０のベース領域４に各々入射光量に対
応したホールが蓄積される。
ハイレベルが印加されることでエミツタ電極８は
接地されている。この状態で光が入射し、各光セ
ンサセル３０のベース領域４に各々入射光量に対
応したホールが蓄積される。
次に、読出し期間において、端子４９はローレ
ベルとなりMOSトランジスタ４８，４８′，４
８″はオフ状態になる。続いて、端子３４にハイ
レベルが印加され、トランスミツシヨン・ゲート
２０１，２０１′，２０１″が導通状態となり、垂
直走査回路３２の端子L1〜L3から順次読出し用
正電圧Vrのパルスが出力される。
ベルとなりMOSトランジスタ４８，４８′，４
８″はオフ状態になる。続いて、端子３４にハイ
レベルが印加され、トランスミツシヨン・ゲート
２０１，２０１′，２０１″が導通状態となり、垂
直走査回路３２の端子L1〜L3から順次読出し用
正電圧Vrのパルスが出力される。
まず、垂直走査回路３２の端子L1から水平ラ
イン３１に電圧Vrのパルスが印加されると、第
１行の光センサセル３０の信号がエミツタ側に読
出される。続いて、水平シフトレジスタ３９の端
子R1〜R3から順次ハイレベルが出力される。今、
端子R1からハイレベルが出力されたとすると、
第１行第１列の光センサセル３０の信号が垂直ラ
イン３８およびトランスミツシヨン・ゲート２０
３を通して出力信号線４１に読出され、信号増幅
トランジスタ等で増幅されて出力される。その直
後、端子４３にハイレベルが印加され、出力信号
線４１に残留している信号電荷をリフレツシユす
る。
イン３１に電圧Vrのパルスが印加されると、第
１行の光センサセル３０の信号がエミツタ側に読
出される。続いて、水平シフトレジスタ３９の端
子R1〜R3から順次ハイレベルが出力される。今、
端子R1からハイレベルが出力されたとすると、
第１行第１列の光センサセル３０の信号が垂直ラ
イン３８およびトランスミツシヨン・ゲート２０
３を通して出力信号線４１に読出され、信号増幅
トランジスタ等で増幅されて出力される。その直
後、端子４３にハイレベルが印加され、出力信号
線４１に残留している信号電荷をリフレツシユす
る。
以上の動作を同行第２列、第３列の光センサセ
ル３０の場合も同様に順次行う。すなわち、トラ
ンスミツシヨン・ゲート２０３，２０３′，２０
３″を順次導通状態とし、第１行第１列〜同行第
３列までの光センサセル３０から順次出力出号を
読出すとともに、読出す毎に信号線４１をリフレ
ツシユする。そして、第１行の光センサセル３０
の読出しが終了すると、端子４９にハイレベルが
印加され、MOSトランジスタ４８，４８′，４
８″が導通状態になつて垂直ライン３８，３８′，
３８″がリフレツシユされる。
ル３０の場合も同様に順次行う。すなわち、トラ
ンスミツシヨン・ゲート２０３，２０３′，２０
３″を順次導通状態とし、第１行第１列〜同行第
３列までの光センサセル３０から順次出力出号を
読出すとともに、読出す毎に信号線４１をリフレ
ツシユする。そして、第１行の光センサセル３０
の読出しが終了すると、端子４９にハイレベルが
印加され、MOSトランジスタ４８，４８′，４
８″が導通状態になつて垂直ライン３８，３８′，
３８″がリフレツシユされる。
このような第１行の動作を、垂直走査回路３２
の端子L2，L3から順次読出し用電圧Vrのパルス
を出力することで、第２行、第３行でも行い、全
ての光センサセル３０の光情報をシリアルに出力
することができる。以下、同様の動作が繰り返さ
れる。
の端子L2，L3から順次読出し用電圧Vrのパルス
を出力することで、第２行、第３行でも行い、全
ての光センサセル３０の光情報をシリアルに出力
することができる。以下、同様の動作が繰り返さ
れる。
このように、光情報信号を読出す垂直ライン３
８，３８′，３８″にトランスミツシヨン・ゲート
２０３，２０３′，２０３″を設けることで、光情
報信号を低下させることなく読出すことができ、
高感度、低雑音の撮像装置を達成できる。
８，３８′，３８″にトランスミツシヨン・ゲート
２０３，２０３′，２０３″を設けることで、光情
報信号を低下させることなく読出すことができ、
高感度、低雑音の撮像装置を達成できる。
以上詳細に説明したように、本願第１の発明に
よる光電変換装置によれば、駆動手段にpMOSト
ランジスタとnMOSトランジスタとが並列に接続
されているトランスミツシヨンゲートを用いるこ
とで、バイポーラトランジスタのベースに正確な
電圧を印加でき、バイポーラトランジスタの最適
な光電変換特性を容易に、且つ制御性良く選択す
ることができ、駆動手段を構成するMOSトラン
ジスタのスレツシユホールド電圧（Vt）による
固定パターンノイズ等の発生を抑えることができ
る。
よる光電変換装置によれば、駆動手段にpMOSト
ランジスタとnMOSトランジスタとが並列に接続
されているトランスミツシヨンゲートを用いるこ
とで、バイポーラトランジスタのベースに正確な
電圧を印加でき、バイポーラトランジスタの最適
な光電変換特性を容易に、且つ制御性良く選択す
ることができ、駆動手段を構成するMOSトラン
ジスタのスレツシユホールド電圧（Vt）による
固定パターンノイズ等の発生を抑えることができ
る。
また、本願第２の発明による光電変換装置によ
れば、pMOSトランジスタとnMOSトランジスタ
とが並列に接続されているトランスミツシヨンゲ
ートで光電変換素子からの信号を順次共通出力線
に出力することで、光電変換素子からの読出し信
号を減衰させることなく順次出力することがで
き、感度が向上し、MOSトランジスタのスレツ
シユホールド電圧（Vt）による固定パターンノ
イズ等のノイズの発生を抑えることができる。
れば、pMOSトランジスタとnMOSトランジスタ
とが並列に接続されているトランスミツシヨンゲ
ートで光電変換素子からの信号を順次共通出力線
に出力することで、光電変換素子からの読出し信
号を減衰させることなく順次出力することがで
き、感度が向上し、MOSトランジスタのスレツ
シユホールド電圧（Vt）による固定パターンノ
イズ等のノイズの発生を抑えることができる。
第１図は、本発明による光電変換装置の一実施
例の回路図、第２図は、本実施例におけるトラン
スミツシヨン・ゲートの入出力電圧の関係を示す
グラフ、第３図は、光センサセルを３×３に配列
した場合の撮像装置の回路図、第４図は、上記撮
像装置の動作を説明するためのタイミング波形
図、第５図Ａは、特願昭58−120755号に記載され
ている光電変換装置の平面図、第５図Ｂは、その
Ｉ−Ｉ線断面図である。第６図は、上記光電変換
装置の駆動回路を示す回路図、第７図は、上記駆
動回路の駆動タイミング波形図、第８図は、読出
し電圧をパラメータとした照度と出力電圧との関
係を示すグラフ、第９図は、ゲート電圧をパラメ
ータとした入力電圧と出力電圧との関係を示すグ
ラフである。 ７……キヤパシタ電極、８……エミツタ電極、
１２……コレクタ電極、３０……光センサセル、
３２……垂直走査回路、３９……水平シフトレジ
スタ、２０１，２０１′，２０１″，２０３，２０
３′，２０３″……トランスミツシヨン・ゲート、
２０２，２０４，２０４′，２０４″……インバー
タ。
例の回路図、第２図は、本実施例におけるトラン
スミツシヨン・ゲートの入出力電圧の関係を示す
グラフ、第３図は、光センサセルを３×３に配列
した場合の撮像装置の回路図、第４図は、上記撮
像装置の動作を説明するためのタイミング波形
図、第５図Ａは、特願昭58−120755号に記載され
ている光電変換装置の平面図、第５図Ｂは、その
Ｉ−Ｉ線断面図である。第６図は、上記光電変換
装置の駆動回路を示す回路図、第７図は、上記駆
動回路の駆動タイミング波形図、第８図は、読出
し電圧をパラメータとした照度と出力電圧との関
係を示すグラフ、第９図は、ゲート電圧をパラメ
ータとした入力電圧と出力電圧との関係を示すグ
ラフである。 ７……キヤパシタ電極、８……エミツタ電極、
１２……コレクタ電極、３０……光センサセル、
３２……垂直走査回路、３９……水平シフトレジ
スタ、２０１，２０１′，２０１″，２０３，２０
３′，２０３″……トランスミツシヨン・ゲート、
２０２，２０４，２０４′，２０４″……インバー
タ。
Claims (1)
- 【特許請求の範囲】 １ 複数のバイポーラトランジスタと、 前記複数のバイポーラトランジスタのエミツタ
に接続された複数の出力線と、 前記複数の出力線に共通に接続された共通出力
線と、 前記複数のバイポーラトランジスタのベースに
容量結合され、信号読出しのための駆動電圧を該
ベースに供給し、該バイポーラトランジスタを駆
動する駆動手段と、 前記エミツタを浮遊状態として、前記駆動手段
により前記バイポーラトランジスタを駆動し、前
記複数の出力線に信号を読出した後に、該信号を
順次前記共通出力線に読出す読出し手段と、 を具備し、 前記駆動手段はpMOSトランジスタとnMOSト
ランジスタとが並列に接続されているトランスミ
ツシヨンゲートを有し、該トランスミツシヨンゲ
ートを介して前記容量結合されたベースに前記駆
動電圧を供給することを特徴とする光電変換装
置。 ２ 複数の光電変換素子と、 前記複数の光電変換素子に接続され該光電変換
素子から信号を読出す為の複数の出力線と、 前記複数の出力線に共通に接続された共通出力
線と、 前記複数の出力線からの信号を前記共通出力線
に順次読出す為の読出し手段と、 を具備する光電変換装置において、 pMOSトランジスタとnMOSトランジスタとが
並列に接続されているトランスミツシヨンゲート
を有し、該トランスミツシヨンゲートを、前記光
電変換素子からの信号が前記トランスミツシヨン
ゲートを介して出力されるべく前記複数の出力線
に設けたことを特徴とする光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273381A JPS61154280A (ja) | 1984-12-26 | 1984-12-26 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273381A JPS61154280A (ja) | 1984-12-26 | 1984-12-26 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154280A JPS61154280A (ja) | 1986-07-12 |
| JPH0523547B2 true JPH0523547B2 (ja) | 1993-04-05 |
Family
ID=17527102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59273381A Granted JPS61154280A (ja) | 1984-12-26 | 1984-12-26 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61154280A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58177595A (ja) * | 1982-04-09 | 1983-10-18 | Sony Corp | 信号伝送回路 |
| JPS58182195A (ja) * | 1982-04-16 | 1983-10-25 | Sony Corp | 信号伝送回路 |
| JPS59188278A (ja) * | 1983-04-08 | 1984-10-25 | Hamamatsu Photonics Kk | 半導体撮像装置 |
-
1984
- 1984-12-26 JP JP59273381A patent/JPS61154280A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58177595A (ja) * | 1982-04-09 | 1983-10-18 | Sony Corp | 信号伝送回路 |
| JPS58182195A (ja) * | 1982-04-16 | 1983-10-25 | Sony Corp | 信号伝送回路 |
| JPS59188278A (ja) * | 1983-04-08 | 1984-10-25 | Hamamatsu Photonics Kk | 半導体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61154280A (ja) | 1986-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0253678B1 (en) | Photoelectric conversion device | |
| KR0155017B1 (ko) | 고체촬상장치 | |
| EP0455311B1 (en) | Image sensor device | |
| EP0489724B1 (en) | Device and method of photoelectrically converting light into electrical signal | |
| US4672453A (en) | Contact type image sensor and driving method therefor | |
| US4209806A (en) | Solid-state imaging device | |
| US4922138A (en) | Scan circuit using a plural bootstrap effect for forming scan pulses | |
| JPH0666446B2 (ja) | 固体撮像素子 | |
| JP2005223356A (ja) | 電荷結合素子型イメージセンサ | |
| EP0576022B1 (en) | Photoelectric conversion device and method of driving the same | |
| US4868405A (en) | Photoelectric converting apparatus having a common region connecting either sources or drains to a common signal line | |
| US4525742A (en) | Two-dimensional solid-state image sensor device | |
| US4808834A (en) | Solid-state image sensor | |
| US5126814A (en) | Photoelectric converter with doped capacitor region | |
| JPH0523547B2 (ja) | ||
| US6873362B1 (en) | Scanning switch transistor for solid-state imaging device | |
| JPH084131B2 (ja) | 光電変換装置 | |
| JPH0815320B2 (ja) | 光電変換装置 | |
| JPS63278269A (ja) | 光電変換装置 | |
| JPH0697408A (ja) | 光電変換装置及びその製造方法 | |
| JPS63128665A (ja) | 光電変換装置 | |
| JPS63120566A (ja) | 光電変換装置 | |
| JP2594923B2 (ja) | 固体撮像素子 | |
| JPH0574944B2 (ja) | ||
| JPH0746839B2 (ja) | 光電変換装置 |