JPH0815320B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH0815320B2 JPH0815320B2 JP61291590A JP29159086A JPH0815320B2 JP H0815320 B2 JPH0815320 B2 JP H0815320B2 JP 61291590 A JP61291590 A JP 61291590A JP 29159086 A JP29159086 A JP 29159086A JP H0815320 B2 JPH0815320 B2 JP H0815320B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- cell
- pulse
- transistor
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 48
- 238000009825 accumulation Methods 0.000 claims description 13
- 239000000969 carrier Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000035945 sensitivity Effects 0.000 description 4
- 206010047571 Visual impairment Diseases 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、トランジスタの制御電極領域に光によって
励起されたキャリアを蓄積する方式の光電変換装置に関
する。
励起されたキャリアを蓄積する方式の光電変換装置に関
する。
［従来技術］ 第６図（Ａ）は、リフレッシュ用トランジスタを有す
る光電変換装置の概略的断面図、第６図（Ｂ）は、その
一光電変換セルの等価回路図、第６図（Ｃ）は、そのリ
フレッシュ動作を説明するための電圧波形図である。
る光電変換装置の概略的断面図、第６図（Ｂ）は、その
一光電変換セルの等価回路図、第６図（Ｃ）は、そのリ
フレッシュ動作を説明するための電圧波形図である。
同図（Ａ）および（Ｂ）において、ｎシリコン基板10
1上に光電変換セルが配列されており、各セルは素子分
離領域102によって隣接するセルから電気的に分離され
ている。
1上に光電変換セルが配列されており、各セルは素子分
離領域102によって隣接するセルから電気的に分離され
ている。
各セルは次のような構成を有する。
エピタキシャル技術等で形成される不純物濃度の低い
n-領域103上にはｐ型不純物（たとえばボロン等）をド
ーピングすることでｐベース領域104およびｐ領域105が
形成され、ｐベース領域104にはn+エミッタ領域106が形
成されている。
n-領域103上にはｐ型不純物（たとえばボロン等）をド
ーピングすることでｐベース領域104およびｐ領域105が
形成され、ｐベース領域104にはn+エミッタ領域106が形
成されている。
ｐベース領域104とｐ領域105とは後述するｐチャネル
MOSトランジスタのソースおよびドレインともなってい
る。
MOSトランジスタのソースおよびドレインともなってい
る。
このように各領域が形成されたn-領域103上には酸化
膜107が形成され、酸化膜107上に前記MOSトランジスタ
のゲート電極108と、キャパシタ電極109とが形成されて
いる。キャパシタ電極109は酸化膜107を挟んでｐベース
領域104に対向し、ベース電位を制御するためのキャパ
シタを構成する。
膜107が形成され、酸化膜107上に前記MOSトランジスタ
のゲート電極108と、キャパシタ電極109とが形成されて
いる。キャパシタ電極109は酸化膜107を挟んでｐベース
領域104に対向し、ベース電位を制御するためのキャパ
シタを構成する。
その他、n+エミッタ領域106に接続されたエミッタ電
極110、ｐ領域105に接続された電極111、そして基板101
の裏面にオーミックコンタクト層を挟んでコレクタ電極
112がそれぞれ形成されている。
極110、ｐ領域105に接続された電極111、そして基板101
の裏面にオーミックコンタクト層を挟んでコレクタ電極
112がそれぞれ形成されている。
次に、上記光電変換セルの動作を説明する。
光はｐベース領域104側から入射し、光量に対応した
キャリア（ここではホール）がｐベース領域104に蓄積
され、蓄積されたキャリアによってベース電位は変化す
る（蓄積動作）。
キャリア（ここではホール）がｐベース領域104に蓄積
され、蓄積されたキャリアによってベース電位は変化す
る（蓄積動作）。
次に、キャパシタ電極109に読出し用の正電圧パルス
を印加してベース電位を上昇させ、キャリアの蓄積によ
る電位変化をエミッタ電極110から読出すことで、入射
光量に対応した電気信号を得ることができる（読出し動
作）。
を印加してベース電位を上昇させ、キャリアの蓄積によ
る電位変化をエミッタ電極110から読出すことで、入射
光量に対応した電気信号を得ることができる（読出し動
作）。
次に、ｐベース領域104に蓄積されたホールを除去す
るリフレッシュ動作について説明する。
るリフレッシュ動作について説明する。
第６図（Ｃ）に示すように、MOSトランジスタはｐチ
ャネルであるために、ゲート電極108にしきい値を超え
る負電圧が印加された時だけON状態となる。
ャネルであるために、ゲート電極108にしきい値を超え
る負電圧が印加された時だけON状態となる。
リフレッシュ動作を行うには、エミッタ電極110を接
地するとともに、電極111に一定電圧を印加しておく。
そして、まず、ゲート電極108に負電圧を印加してｐチ
ャネルMOSトランジスタをONさせる。これによって、ｐ
ベース領域104の電位は、蓄積電位の高低に関係なく一
定値となる。
地するとともに、電極111に一定電圧を印加しておく。
そして、まず、ゲート電極108に負電圧を印加してｐチ
ャネルMOSトランジスタをONさせる。これによって、ｐ
ベース領域104の電位は、蓄積電位の高低に関係なく一
定値となる。
続いて、キャパシタ電極109にリフレッシュ用正電圧
パルスを印加することで、ｐベース領域104はn+エミッ
タ領域106に対して順方向にバイアスされ、蓄積された
ホールが接地されたエミッタ電極110を通して除去され
る。そして、リフレッシュパルスが立下がった時点でｐ
ベース領域104は負電位の初期状態に復帰する（リフレ
ッシュ動作）。
パルスを印加することで、ｐベース領域104はn+エミッ
タ領域106に対して順方向にバイアスされ、蓄積された
ホールが接地されたエミッタ電極110を通して除去され
る。そして、リフレッシュパルスが立下がった時点でｐ
ベース領域104は負電位の初期状態に復帰する（リフレ
ッシュ動作）。
このように、ｐベース領域104の電位をMOSトランジス
タによって一定電位にした後、リフレッシュパルスを印
加して残留電荷の消去を行うために、前回の蓄積電位に
依存することなく新たな蓄積動作を行うことができ、光
電変換特性の直線性を改善でき、また残像問題を解消す
ることができる。さらに、残留電荷を迅速に消滅させる
ことができるために高速動作が可能となる。
タによって一定電位にした後、リフレッシュパルスを印
加して残留電荷の消去を行うために、前回の蓄積電位に
依存することなく新たな蓄積動作を行うことができ、光
電変換特性の直線性を改善でき、また残像問題を解消す
ることができる。さらに、残留電荷を迅速に消滅させる
ことができるために高速動作が可能となる。
以後、同様に蓄積、読出し、リフレッシュという各動
作が繰り返される。
作が繰り返される。
第７図は、上記光電変換セルをライン状に配列した従
来の光電変換装置の概略的回路図、第８図は、その動作
を説明するためのタイミングチャートである。
来の光電変換装置の概略的回路図、第８図は、その動作
を説明するためのタイミングチャートである。
第７図において、第６図に示す光電変換セルS1〜Snが
ライン状に配列され、走査回路202からのパルスφh1〜
φhnのタイミングでリフレッシュ、蓄積および読出しの
各動作を行う。なお、各セルS1〜Snのリフレッシュ用MO
Sトランジスタには一定電圧Vrが印加されており、電極1
08に印加されるパルスφｒによってON/OFF動作が制御さ
れる。
ライン状に配列され、走査回路202からのパルスφh1〜
φhnのタイミングでリフレッシュ、蓄積および読出しの
各動作を行う。なお、各セルS1〜Snのリフレッシュ用MO
Sトランジスタには一定電圧Vrが印加されており、電極1
08に印加されるパルスφｒによってON/OFF動作が制御さ
れる。
第８図を参照しながら説明すると、まずパルスφｒに
よって各セルのリフレッシュ用トランジスタをON状態に
して、全てのセルS1〜Snのベース電位を一定値Vrとす
る。続いて、パルスφhrsによってトランジスタ204をON
状態として出力ライン203を接地状態とする。
よって各セルのリフレッシュ用トランジスタをON状態に
して、全てのセルS1〜Snのベース電位を一定値Vrとす
る。続いて、パルスφhrsによってトランジスタ204をON
状態として出力ライン203を接地状態とする。
続いて、パルスφh1〜φhnが順次出力され、各トラン
ジスタQ1〜Qnを順次ON状態とするとともに、各セルのキ
ャパシタ電極109にパルスを印加することで、上述した
リフレッシュ動作が順次行われる。リフレッシュ動作が
終了すると、蓄積動作が開始される。
ジスタQ1〜Qnを順次ON状態とするとともに、各セルのキ
ャパシタ電極109にパルスを印加することで、上述した
リフレッシュ動作が順次行われる。リフレッシュ動作が
終了すると、蓄積動作が開始される。
蓄積動作が終了すると、走査回路202からパルスφh1
〜φhnが順次出力され、各セルの出力信号が出力ライン
203に順次読出され、アンプ205を通して外部へ出力され
る。
〜φhnが順次出力され、各セルの出力信号が出力ライン
203に順次読出され、アンプ205を通して外部へ出力され
る。
このような光電変換装置は、各光電変換セルのベース
電位を一定値にしてから、リフレッシュパルスを印加す
るために、蓄積電圧に関係なくベース電位を初期電位に
復帰させることができ、残像や固定パターンノイズを防
止することができる。さらに、光電変換セルの出力を直
接出力ライン203に読出すために、高出力を維持するこ
とができ、また回路構成も簡単となる。
電位を一定値にしてから、リフレッシュパルスを印加す
るために、蓄積電圧に関係なくベース電位を初期電位に
復帰させることができ、残像や固定パターンノイズを防
止することができる。さらに、光電変換セルの出力を直
接出力ライン203に読出すために、高出力を維持するこ
とができ、また回路構成も簡単となる。
［発明が解決しようとする問題点］ しかしながら、上記リフレッシュ用トランジスタを有
する光電変換セルを用いて長尺センサを構成した場合、
上記従来の光電変換装置の構成ではセルごとにリフレッ
シュ動作条件が異なり、固定パターンノイズや感度のバ
ラツキ等の原因になるという問題点を有していた。
する光電変換セルを用いて長尺センサを構成した場合、
上記従来の光電変換装置の構成ではセルごとにリフレッ
シュ動作条件が異なり、固定パターンノイズや感度のバ
ラツキ等の原因になるという問題点を有していた。
すなわち、第８図のタイミングチャートに示すよう
に、パルスφｒが印加されてからリフレッシュパルスφ
h1〜φhnが印加されるまでの時間間隔がセルによって異
なっているために、パルスφｒによって一定値に設定さ
れた各ベース電位が入射光等によって変化し、リフレッ
シュパルスを印加する直前のベース電位が全てのセルで
同一とは言えなくなる。特に長尺センサとなると、セン
サS1とセルSnとの時間間隔が長くなり、上記問題点が顕
著になる。
に、パルスφｒが印加されてからリフレッシュパルスφ
h1〜φhnが印加されるまでの時間間隔がセルによって異
なっているために、パルスφｒによって一定値に設定さ
れた各ベース電位が入射光等によって変化し、リフレッ
シュパルスを印加する直前のベース電位が全てのセルで
同一とは言えなくなる。特に長尺センサとなると、セン
サS1とセルSnとの時間間隔が長くなり、上記問題点が顕
著になる。
［問題点を解決するための手段］ 本発明による光電変換装置は、 半導体トランジスタと該半導体トランジスタの制御電
極領域の電位を一定値にクランプするためのスイッチ手
段とが設けられ、前記制御電極領域の電位を制御するこ
とにより、該制御電極領域に光励起によって発生したキ
ャリアを蓄積する蓄積動作と、該蓄積により発生した蓄
積電圧を読出す読出し動作と、前記制御電極領域の電位
を前記スイッチ手段によって一定電位にクランプした後
で該制御電極領域のキャリアを消滅させるリフレッシュ
動作という光電変換セルを複数個有する光電変換装置に
おいて、 前記光電変換セルの任意の一セルのスイッチ手段は該
一セルより前のセルのリフレッシュ動作タイミングで制
御され、当該制御電極領域の電位が一定値にクランプさ
れることを特徴とする。
極領域の電位を一定値にクランプするためのスイッチ手
段とが設けられ、前記制御電極領域の電位を制御するこ
とにより、該制御電極領域に光励起によって発生したキ
ャリアを蓄積する蓄積動作と、該蓄積により発生した蓄
積電圧を読出す読出し動作と、前記制御電極領域の電位
を前記スイッチ手段によって一定電位にクランプした後
で該制御電極領域のキャリアを消滅させるリフレッシュ
動作という光電変換セルを複数個有する光電変換装置に
おいて、 前記光電変換セルの任意の一セルのスイッチ手段は該
一セルより前のセルのリフレッシュ動作タイミングで制
御され、当該制御電極領域の電位が一定値にクランプさ
れることを特徴とする。
［作用］ このように前のセルのリフレッシュ動作タイミング
で、後のセルの制御電極領域が一定電位にクランプされ
るために、すべての光電変換セルについてクランプ動作
からリフレッシュ動作までの時間が同一となる。このた
めにリフレッシュ動作条件が同一となり、固定パターノ
イズの発生や感度のバラツキ等が防止される。
で、後のセルの制御電極領域が一定電位にクランプされ
るために、すべての光電変換セルについてクランプ動作
からリフレッシュ動作までの時間が同一となる。このた
めにリフレッシュ動作条件が同一となり、固定パターノ
イズの発生や感度のバラツキ等が防止される。
［実施例］ 以下、本発明の実施例を図面を参照しながら詳細に説
明する。
明する。
第１図は、本発明による光電変換装置の第１実施例の
概略的回路図である。
概略的回路図である。
同図において、第６図に示す光電変換セルS1〜Snがラ
イン状に配列され、各光電変換セルのコレクタ電極112
には一定の正電圧Vccが印加されている。各キャパシタ
電極109は走査回路202の並列出力端子に各々接続され、
各光電変換セルは並列出力端子からの信号φh1〜φhnに
よって読出し動作又はリフレッシュ動作を行う。
イン状に配列され、各光電変換セルのコレクタ電極112
には一定の正電圧Vccが印加されている。各キャパシタ
電極109は走査回路202の並列出力端子に各々接続され、
各光電変換セルは並列出力端子からの信号φh1〜φhnに
よって読出し動作又はリフレッシュ動作を行う。
各セルのリフレッシュ用トランジスタの電極111には
一定電圧Vbgが印加され、またゲート電極108には各々ト
ランジスタQf1〜QfnおよびインバータIV1〜IVnを介して
走査回路202の出力パルスφh0〜φhn−１が印加され
る。またトランジスタQf1〜Qfnのゲート電極にはパルス
φｆが共通に印加される。
一定電圧Vbgが印加され、またゲート電極108には各々ト
ランジスタQf1〜QfnおよびインバータIV1〜IVnを介して
走査回路202の出力パルスφh0〜φhn−１が印加され
る。またトランジスタQf1〜Qfnのゲート電極にはパルス
φｆが共通に印加される。
したがって、パルスφｆによってトランジスタQf1〜Q
fnをON状態としておけば、走査回路202からのパルスφh
0〜φhn−１によって、各セルのベースクランプ動作を
一つ前のセルのタイミングで順次行い、続くパルスφh1
〜φhnによって上述したリフレッシュ動作を順次行うこ
とができる。
fnをON状態としておけば、走査回路202からのパルスφh
0〜φhn−１によって、各セルのベースクランプ動作を
一つ前のセルのタイミングで順次行い、続くパルスφh1
〜φhnによって上述したリフレッシュ動作を順次行うこ
とができる。
また、各エミッタ電極110は各々トランジスタQ1〜Qn
を介して出力ライン203に共通に接続され、トランジス
タQ1〜Qnの各ゲート電極は、各キャパシタ電極109と同
様に、走査回路202の出力端子に各々接続されている。
さらに、各エミッタ電極110がトランジスタQe1〜Qenを
介して一定電圧ラインLrhに接続され、ラインLrhには電
圧Vccより低い一定電圧Veが印加されている。
を介して出力ライン203に共通に接続され、トランジス
タQ1〜Qnの各ゲート電極は、各キャパシタ電極109と同
様に、走査回路202の出力端子に各々接続されている。
さらに、各エミッタ電極110がトランジスタQe1〜Qenを
介して一定電圧ラインLrhに接続され、ラインLrhには電
圧Vccより低い一定電圧Veが印加されている。
またトランジスタQe1〜Qenのゲート電極にはパルスφ
hrsが印加され、パルスφhrsのタイミングでトランジス
タQe1〜QenはON/OFF動作を行う。
hrsが印加され、パルスφhrsのタイミングでトランジス
タQe1〜QenはON/OFF動作を行う。
出力ライン203は、トランジスタ204を介して接地され
るとともに、アンプ205に接続されている。アンプ205の
出力端子206から読出し信号がシリアルに外部へ出力さ
れる。またトランジスタ204のゲート電極には信号φhrs
が印加され、出力ライン203のリフレッシュを行う。
るとともに、アンプ205に接続されている。アンプ205の
出力端子206から読出し信号がシリアルに外部へ出力さ
れる。またトランジスタ204のゲート電極には信号φhrs
が印加され、出力ライン203のリフレッシュを行う。
次に、このような構成を有する本実施例の動作を第２
図に参照しながら説明する。
図に参照しながら説明する。
第２図は、本実施例の動作を説明するためのタイミン
グチャートである。
グチャートである。
まず、信号φhrsによりトランジスタ204をON状態とし
て出力ライン203を接地しておき、更にパルスφｆによ
ってトランジスタQf1〜QfnをON状態として、走査回路の
出力端子からパルスφh0〜φhnを順次出力する。
て出力ライン203を接地しておき、更にパルスφｆによ
ってトランジスタQf1〜QfnをON状態として、走査回路の
出力端子からパルスφh0〜φhnを順次出力する。
ハイレベルのパルスφh0はインバータIV1によってロ
ーレベルとなり、トランジスタQf1を通してセルS1のリ
フレッシュ用トランジスタのゲート電極108に入力す
る。これによってトランジスタがON状態となり、セルS1
のベース電位は蓄積電圧に関係なく一定電圧Vbgにクラ
ンプされる。
ーレベルとなり、トランジスタQf1を通してセルS1のリ
フレッシュ用トランジスタのゲート電極108に入力す
る。これによってトランジスタがON状態となり、セルS1
のベース電位は蓄積電圧に関係なく一定電圧Vbgにクラ
ンプされる。
続いてハイレベルのパルスφh1が出力されると、トラ
ンジスタQ1がON状態となり、エミッタ電極110が出力ラ
イン203およびトランジスタ204を通して接地され、さら
に、パルスφh1がセルS1のキャパシタ電極109に入力す
ることで、上述したリフレッシュ動作が行われる。
ンジスタQ1がON状態となり、エミッタ電極110が出力ラ
イン203およびトランジスタ204を通して接地され、さら
に、パルスφh1がセルS1のキャパシタ電極109に入力す
ることで、上述したリフレッシュ動作が行われる。
これと同時にパルスφh1はインバータIV2によってロ
ーレベルとなり、トランジスタQf2を通してセルS2のリ
フレッシュ用トランジスタのゲート電極108に入力し、
これをON状態とする。パルスφh1が立下がった時点で、
セルS1はリフレッシュ動作を終了して蓄積動作を開始
し、セルS2のベース電位は蓄積電圧に関係なく一定電位
Vgbにクランプされる。
ーレベルとなり、トランジスタQf2を通してセルS2のリ
フレッシュ用トランジスタのゲート電極108に入力し、
これをON状態とする。パルスφh1が立下がった時点で、
セルS1はリフレッシュ動作を終了して蓄積動作を開始
し、セルS2のベース電位は蓄積電圧に関係なく一定電位
Vgbにクランプされる。
以下同様にして、パルスφh2〜φhnにより、前のセル
のパルスタイミングでベースクランプが行われ、当該セ
ルのパルスタイミングでリフレッシュ動作が行われる。
そして、リフレッシュ動作の終了と共に蓄積動作が順次
開始される。
のパルスタイミングでベースクランプが行われ、当該セ
ルのパルスタイミングでリフレッシュ動作が行われる。
そして、リフレッシュ動作の終了と共に蓄積動作が順次
開始される。
このようにパルスφh0〜φhnのタイミングでベースク
ランプおよびリフレッシュ動作が順次行われるために、
各セルにおけるベースクランプとリフレッシュ動作との
時間間隔が同一となり、従来のような固定パターンノイ
ズ等の発生を防止することができる。
ランプおよびリフレッシュ動作が順次行われるために、
各セルにおけるベースクランプとリフレッシュ動作との
時間間隔が同一となり、従来のような固定パターンノイ
ズ等の発生を防止することができる。
パルスφhnが立下がってセルSnのリフレッシュ動作が
終了すると、パルスφｆも立下がり、トランジスタQf1
〜QfnをOFF状態とする。したがって、以後、各セルのリ
フレッシュ用トランジスタはパルスφh0〜φhnには関係
なくOFF状態となる。
終了すると、パルスφｆも立下がり、トランジスタQf1
〜QfnをOFF状態とする。したがって、以後、各セルのリ
フレッシュ用トランジスタはパルスφh0〜φhnには関係
なくOFF状態となる。
蓄積動作を開始したセルには、当該セルのｐベース領
域104に入射光の照度に対応した量のキャリアが蓄積す
る。
域104に入射光の照度に対応した量のキャリアが蓄積す
る。
その際、強い光が入射して過剰なキャリア（ここでは
ホール）が蓄積されベース電位が上昇し、一定電圧Veよ
り約1.4V程度高くなると、一定電圧VeのラインLrhとの
間のPN接合が順バイアス状態となり、過剰なキャリアは
ベース・エミッタ間のPN接合を通してラインLrhへ流出
する。こうして強い光が入射しても、ベース領域104内
の過剰なキャリアはラインLrhへ除去され、隣接セルへ
流出しないために、スメアを防止することができる。
ホール）が蓄積されベース電位が上昇し、一定電圧Veよ
り約1.4V程度高くなると、一定電圧VeのラインLrhとの
間のPN接合が順バイアス状態となり、過剰なキャリアは
ベース・エミッタ間のPN接合を通してラインLrhへ流出
する。こうして強い光が入射しても、ベース領域104内
の過剰なキャリアはラインLrhへ除去され、隣接セルへ
流出しないために、スメアを防止することができる。
蓄積動作を一定時間行った後、走査回路202はパルス
φh0〜φhnを順次出力するが、パルスφh0はトランジス
タQf1〜QfnがOFFであるために意味を成さない。続くパ
ルスφh1が出力される前に、パルスφhrsをローレベル
にしてトランジスタ204をOFF状態とし、出力ライン203
を浮遊状態にする。
φh0〜φhnを順次出力するが、パルスφh0はトランジス
タQf1〜QfnがOFFであるために意味を成さない。続くパ
ルスφh1が出力される前に、パルスφhrsをローレベル
にしてトランジスタ204をOFF状態とし、出力ライン203
を浮遊状態にする。
続いて、走査回路202からパルスφh1が出力されるこ
とで、セルS1のキャパシタ電極109に読出しパルスが印
加されると共に、トランジスタQ1がONとなり、セルS1の
信号がトランジスタQ1を通して出力ライン203に読出さ
れる。そしてアンプ205を通して出力端子206から出力信
号V1として出力される。したがって、セルS1の蓄積期間
は、リフレッシュ動作時のパルスφh1の立下がり時点か
ら読出し動作時のパルスφh1の立上がり時点までの期間
である。
とで、セルS1のキャパシタ電極109に読出しパルスが印
加されると共に、トランジスタQ1がONとなり、セルS1の
信号がトランジスタQ1を通して出力ライン203に読出さ
れる。そしてアンプ205を通して出力端子206から出力信
号V1として出力される。したがって、セルS1の蓄積期間
は、リフレッシュ動作時のパルスφh1の立下がり時点か
ら読出し動作時のパルスφh1の立上がり時点までの期間
である。
出力信号V1が出力されると、パルスφhrsによってト
ランジスタ204がON状態となり、出力ライン203に残留し
ているキャリアが除去される。
ランジスタ204がON状態となり、出力ライン203に残留し
ているキャリアが除去される。
以下同様に、走査回路202からパルスφh2〜φhnのタ
イミングで、セルS2〜Snのキャパシタ電極109に読出し
パルスが印加され、各出力信号V2,V3・・・が出力端子2
06から出力される。それと共に、パルスφhrsのタイミ
ングでトランジスタ204がON状態となって出力ライン203
がリフレッシュされる。
イミングで、セルS2〜Snのキャパシタ電極109に読出し
パルスが印加され、各出力信号V2,V3・・・が出力端子2
06から出力される。それと共に、パルスφhrsのタイミ
ングでトランジスタ204がON状態となって出力ライン203
がリフレッシュされる。
走査回路202のパルスφh0〜φhnの出力タイミングは
リフレッシュ時および読出し時で均一であるから、第２
図のタイミングチャートからも明らかなように、各セル
の蓄積期間は、セルS1の蓄積期間と同一となる。
リフレッシュ時および読出し時で均一であるから、第２
図のタイミングチャートからも明らかなように、各セル
の蓄積期間は、セルS1の蓄積期間と同一となる。
このように、各光電変換セルS1〜Snの信号はトランジ
スタQ1〜Qnを通して直接に出力ライン203に読出される
ために、出力ライン203には光電変換セルの出力が減衰
することなく現われ、高出力信号Voutを得ることができ
る。
スタQ1〜Qnを通して直接に出力ライン203に読出される
ために、出力ライン203には光電変換セルの出力が減衰
することなく現われ、高出力信号Voutを得ることができ
る。
また図示されるように、キャパシタ電極109に印加す
る電圧およびトランジスタQ1〜Qnのゲート電圧を共に走
査回路からの出力φh1〜φhnによって供給するために、
回路構成が簡単である。
る電圧およびトランジスタQ1〜Qnのゲート電圧を共に走
査回路からの出力φh1〜φhnによって供給するために、
回路構成が簡単である。
上記実施例では、リフレッシュ用トランジスタがｐチ
ャネルMOSトランジスタである場合を示したが、勿論こ
れに限定されるものではなく、次に示すようにｎチャネ
ルトランジスタを形成してもよい。その場合は上記実施
例におけるインバータIV1〜IVnが不要となる。
ャネルMOSトランジスタである場合を示したが、勿論こ
れに限定されるものではなく、次に示すようにｎチャネ
ルトランジスタを形成してもよい。その場合は上記実施
例におけるインバータIV1〜IVnが不要となる。
第３図（Ａ）は、ｎチャネルのリフレッシュ用トラン
ジスタを有する光電変換セルの概略的断面図、第３図
（Ｂ）は、その等価回路図である。ただし、第６図に示
す光電変換セルと同一機能を有する部分には同一番号を
付して説明は省略する。
ジスタを有する光電変換セルの概略的断面図、第３図
（Ｂ）は、その等価回路図である。ただし、第６図に示
す光電変換セルと同一機能を有する部分には同一番号を
付して説明は省略する。
各図において、n-領域103には、既に述べた光電変換
を行うバイポーラトランジスタが構成され、さらに素子
分離領域102を介してｐウエル113が形成されている。
を行うバイポーラトランジスタが構成され、さらに素子
分離領域102を介してｐウエル113が形成されている。
ｐウエル113には、ソース・ドレイン領域となるn+領
域114および115と、ｐウエル113表面上に酸化膜107を挟
んでゲート電極118が各々形成され、リフレッシュ用の
ｎチャネルMOSトランジスタを構成している。
域114および115と、ｐウエル113表面上に酸化膜107を挟
んでゲート電極118が各々形成され、リフレッシュ用の
ｎチャネルMOSトランジスタを構成している。
ｐベース領域104にはp+領域116が形成され、配線117
によってリフレッシュ用トランジスタのn+領域115と電
気的に接続されている。また、n+領域114に接続して電
極119が形成されている。
によってリフレッシュ用トランジスタのn+領域115と電
気的に接続されている。また、n+領域114に接続して電
極119が形成されている。
第４図は、上記光電変換セルを用いた本発明の第２実
施例の概略的回路図である。
施例の概略的回路図である。
本実施例では、各セルのリフレッシュ用トランジスタ
にｎチャネルMOSトランジスタを使用しているために、
第１実施例のようなインバータIV1〜IVnを必要とせず、
走査回路202からの出力φh0〜φhn−１をゲート電極118
に印加することができる。
にｎチャネルMOSトランジスタを使用しているために、
第１実施例のようなインバータIV1〜IVnを必要とせず、
走査回路202からの出力φh0〜φhn−１をゲート電極118
に印加することができる。
また、本実施例では、各セルのキャパシタ電極109に
トランジスタQr1〜Qrnを接続し、これらのトランジスタ
のON/OFF動作をパルスφｒで行っている。したがって、
パルスφｒによってトランジスタQr1〜QrnをOFFにして
おけば、パルスφh1〜φhnは各セルのキャパシタ電極10
9に印加されない。
トランジスタQr1〜Qrnを接続し、これらのトランジスタ
のON/OFF動作をパルスφｒで行っている。したがって、
パルスφｒによってトランジスタQr1〜QrnをOFFにして
おけば、パルスφh1〜φhnは各セルのキャパシタ電極10
9に印加されない。
本実施例におけるトランジスタQr1〜Qrnは、パルスφ
ｒによってセルS1〜Snの読出し動作期間だけON状態とさ
れ、それ以外の期間はOFF状態とされる。したがって、
リフレッシュ動作時には各セルのキャパシタ電極109に
リフレッシュパルスは印加されない。このために本実施
例では、各セルのリフレッシュ用トランジスタのみで完
全リフレッシュを行っている。
ｒによってセルS1〜Snの読出し動作期間だけON状態とさ
れ、それ以外の期間はOFF状態とされる。したがって、
リフレッシュ動作時には各セルのキャパシタ電極109に
リフレッシュパルスは印加されない。このために本実施
例では、各セルのリフレッシュ用トランジスタのみで完
全リフレッシュを行っている。
上記パルスφｒに伴って上記リフレッシュ動作が異な
るだけで、その他は第２図に示すタイミングチャートの
各種パルスによて同様に動作する。
るだけで、その他は第２図に示すタイミングチャートの
各種パルスによて同様に動作する。
第５図は、上記光電変換装置を使用した撮像装置の一
例を概略的構成図である。
例を概略的構成図である。
同図において、撮像素子301が第１図又は第４図に示
す光電変換装置に相当する。撮像素子301の出力信号Vou
tは信号処理回路302によってゲイン調整等の処理が行わ
れ、ビデオ信号として出力される。
す光電変換装置に相当する。撮像素子301の出力信号Vou
tは信号処理回路302によってゲイン調整等の処理が行わ
れ、ビデオ信号として出力される。
また、撮像素子301を駆動するための上記各パルスは
ドライバ303によって供給され、ドライバ303は制御部30
4の制御によって動作する。また、制御部304は撮像素子
301の出力に基いて信号処理回路302のゲイン等を調整す
るとともに、露出制御手段305を制御して撮像素子301に
入射する光量を調整する。
ドライバ303によって供給され、ドライバ303は制御部30
4の制御によって動作する。また、制御部304は撮像素子
301の出力に基いて信号処理回路302のゲイン等を調整す
るとともに、露出制御手段305を制御して撮像素子301に
入射する光量を調整する。
上述したように、本発明による撮像素子301は、固定
パターンノイズや残像現象の発生がなく、また各画素の
感度のバラツキもないために、良好な画像信号を得るこ
とができる。
パターンノイズや残像現象の発生がなく、また各画素の
感度のバラツキもないために、良好な画像信号を得るこ
とができる。
［発明の効果］ 以上詳細に説明したように本発明による光電変換装置
は、前のセルのリフレッシュ動作タイミングで、後のセ
ルの制御電極領域が一定電位にクランプされるために、
すべての光電変換セルについてクランプ動作からリフレ
ッシュ動作までの時間が同一となる。このためにリフレ
ッシュ動作条件が同一となり、固定パターンノイズの発
生や感度のバラツキ等が防止される。
は、前のセルのリフレッシュ動作タイミングで、後のセ
ルの制御電極領域が一定電位にクランプされるために、
すべての光電変換セルについてクランプ動作からリフレ
ッシュ動作までの時間が同一となる。このためにリフレ
ッシュ動作条件が同一となり、固定パターンノイズの発
生や感度のバラツキ等が防止される。
第１図は、本発明による光電変換装置の第１実施例の概
略的回路図、 第２図は、本実施例の動作を説明するためのタイミング
チャート、 第３図（Ａ）は、ｎチャネルのリフレッシュ用トランジ
スタを有する光電変換セルの概略的断面図、第３図
（Ｂ）は、その等価回路図、 第４図は、上記光電変換セルを用いた本発明の第２実施
例の概略的回路図、 第５図は、上記光電変換装置を使用した撮像装置の一例
の概略的構成図、 第６図（Ａ）は、リフレッシュ用トランジスタを有する
光電変換装置の概略的断面図、第６図（Ｂ）は、その一
光電変換セルの等価回路図、第６図（Ｃ）は、そのリフ
レッシュ動作を説明するための電圧波形図、 第７図は、上記光電変換セルをライン状に配列した従来
の光電変換装置の概略的回路図、 第８図は、その動作を説明するためのタイミングチャー
トである。 101……ｎシリコン基板 102……素子分離領域 103……n-エピタキシャル領域 104……ｐベース領域 106……n+エミッタ領域 107……酸化膜 108、118……ゲート電極 109……キャパシタ電極 110……エミッタ電極 112……コレクタ電極 202……走査回路 203……出力ライン 205……出力アンプ S1〜Sn……光電変換セル
略的回路図、 第２図は、本実施例の動作を説明するためのタイミング
チャート、 第３図（Ａ）は、ｎチャネルのリフレッシュ用トランジ
スタを有する光電変換セルの概略的断面図、第３図
（Ｂ）は、その等価回路図、 第４図は、上記光電変換セルを用いた本発明の第２実施
例の概略的回路図、 第５図は、上記光電変換装置を使用した撮像装置の一例
の概略的構成図、 第６図（Ａ）は、リフレッシュ用トランジスタを有する
光電変換装置の概略的断面図、第６図（Ｂ）は、その一
光電変換セルの等価回路図、第６図（Ｃ）は、そのリフ
レッシュ動作を説明するための電圧波形図、 第７図は、上記光電変換セルをライン状に配列した従来
の光電変換装置の概略的回路図、 第８図は、その動作を説明するためのタイミングチャー
トである。 101……ｎシリコン基板 102……素子分離領域 103……n-エピタキシャル領域 104……ｐベース領域 106……n+エミッタ領域 107……酸化膜 108、118……ゲート電極 109……キャパシタ電極 110……エミッタ電極 112……コレクタ電極 202……走査回路 203……出力ライン 205……出力アンプ S1〜Sn……光電変換セル
Claims (1)
- 【請求項１】半導体トランジスタと該半導体トランジス
タの制御電極領域の電位を一定値にクランプするための
スイッチ手段とが設けられ、前記制御電極領域の電位を
制御することにより、該制御電極領域に光励起によって
発生したキャリアを蓄積する蓄積動作と、該蓄積により
発生した蓄積電圧を読出す読出し動作と、前記制御電極
領域の電位を前記スイッチ手段によって一定電位にクラ
ンプした後で該制御電極領域のキャリアを消滅させるリ
フレッシュ動作を行いう光電変換セルを複数個有する光
電変換装置において、 前記光電変換セルの任意の一セルのスイッチ手段は該一
セルより前のセルのリフレッシュ動作タイミングで制御
され、当該制御電極領域の電位が一定値にクランプされ
ることを特徴とする光電変換装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61291590A JPH0815320B2 (ja) | 1986-12-09 | 1986-12-09 | 光電変換装置 |
| US07/128,949 US4866293A (en) | 1986-12-09 | 1987-12-04 | Photoelectric converting apparatus to prevent the outflow of excess carriers |
| EP87310803A EP0274236B1 (en) | 1986-12-09 | 1987-12-09 | Photoelectric converting apparatus |
| DE3752224T DE3752224T2 (de) | 1986-12-09 | 1987-12-09 | Photoelektrischer Wandler |
| EP95200738A EP0667707B1 (en) | 1986-12-09 | 1987-12-09 | Photoelectric converting apparatus |
| DE3752235T DE3752235T2 (de) | 1986-12-09 | 1987-12-09 | Photoelektrischer Wandler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61291590A JPH0815320B2 (ja) | 1986-12-09 | 1986-12-09 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63144666A JPS63144666A (ja) | 1988-06-16 |
| JPH0815320B2 true JPH0815320B2 (ja) | 1996-02-14 |
Family
ID=17770910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61291590A Expired - Fee Related JPH0815320B2 (ja) | 1986-12-09 | 1986-12-09 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815320B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2990435B2 (ja) * | 1988-02-02 | 1999-12-13 | セイコーインスツルメンツ株式会社 | イメージセンサー |
| JP2852929B2 (ja) * | 1988-07-07 | 1999-02-03 | セイコーインスツルメンツ株式会社 | 光電変換装置 |
| JP2598103B2 (ja) * | 1988-09-21 | 1997-04-09 | キヤノン株式会社 | 光電変換装置 |
| JP3052682U (ja) * | 1998-03-27 | 1998-09-29 | 船井電機株式会社 | 映像装置 |
| JP5196963B2 (ja) * | 2007-11-09 | 2013-05-15 | 株式会社ジャパンディスプレイウェスト | 表示装置および表示制御方法ならびに電子機器 |
-
1986
- 1986-12-09 JP JP61291590A patent/JPH0815320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63144666A (ja) | 1988-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4972243A (en) | Photoelectric conversion apparatus with shielded cell | |
| US4967067A (en) | Signal read-out circuit which lowers diffusion capacitance by limiting emitting current with resistive elements | |
| EP0667707B1 (en) | Photoelectric converting apparatus | |
| JPH05207376A (ja) | 固体撮像装置及びその制御方法 | |
| JPH0654957B2 (ja) | 光電変換装置 | |
| US4868405A (en) | Photoelectric converting apparatus having a common region connecting either sources or drains to a common signal line | |
| US4109284A (en) | Self-scanning photo-sensitive circuits | |
| JPH0815320B2 (ja) | 光電変換装置 | |
| JP2515768B2 (ja) | 光電変換装置 | |
| US5126814A (en) | Photoelectric converter with doped capacitor region | |
| JPS63186466A (ja) | 光電変換装置 | |
| JP2741703B2 (ja) | 光電変換装置 | |
| JP2501207B2 (ja) | 光電変換装置 | |
| JPH0746839B2 (ja) | 光電変換装置 | |
| JPS63128665A (ja) | 光電変換装置 | |
| JPH0724301B2 (ja) | 光電変換装置 | |
| JPS6376477A (ja) | 光電変換装置 | |
| JPH0574944B2 (ja) | ||
| JPS61157179A (ja) | 撮像装置 | |
| JPH0817463B2 (ja) | 光電変換装置 | |
| JPS61156982A (ja) | 光電変換装置 | |
| JPH06101814B2 (ja) | 光電変換装置 | |
| JPS62204672A (ja) | 光電変換装置およびそのリフレツシユ方法 | |
| JPH0693764B2 (ja) | 光電変換装置 | |
| JPS61154372A (ja) | 光電変換装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |