JPS63120566A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光電変換装置に関するものであり、特にリフレ
ッシュ動作期間を長くすることのできる光電変換装置に
関するものである。

〔背景技術〕

従来例えば特開昭６０−１２７６４号公報に示されるよ
うな非破壊読み出しが可能なエリア型光電変換装置が知
られている。

このようなエリア型光電変換装置においては、−旦信号
を読み出した後、信号が消えずに受光セルに残ってしま
うので、各受光セルを読み出し駆動した後リフレッシュ
の為の駆動をしなければならない。

〔発明が解決しようとする問題点〕

ところが従来の光電変換装置では水平ブランキング期間
に読み出し動作を行ない、その後の１水平走査期間にリ
フレッシュ動作を行なっていたのでリフレッシュ動作が
充分行えず、残留電荷が残像として残ってしまう問題が
あった。

本発明は簡単な構成でこの問題を解決できる光電変換装
置を提供することを目的とする。

〔問題点を解決する為の手段〕

この目的を達成する為に本発明は、入射光を電気信号に
変換する複数の光電変換セルと、該光電変換セルの信号
を順次読み出し走査すると共に、その後光電変換セルを
リフレッシュする為の走査制御信号を同じ光電変換セル
に対し複数回出力する走査手段とを有する。

〔作　用〕

このように構成したので従来に比べてリフレッシュ期間
を長くとることができ、残像を大巾に減らすことができ
る。

〔発明の実施例〕

以下、本発明の実施例を図面を用いて詳細に説明する。

第１図は本発明による光電変換装置を構成する光センザ
セルの断面図であり、第２図は該光センサセルの等価回
路である。なお、以下では各部位で共通するものについ
ては同一の番号をつける事とする。

第１図において、リン（Ｐ）、アンチモン（ｓｂ）。

ヒ素（Ａｓ）等の不純物をドープしてｎ型又はｎ＋型と
されたシリコン基板１２の上に、通常ＰＳＧ膜等で構成
されるパシベーション膜１３： シリコン酸化膜（Ｓｉ０２）より成る絶縁酸化膜３；と
なり合う光センサセルとの間を電気的に絶縁するための
ＳｉＯ２あるいはＳｉ３Ｎ４等よりなる絶縁膜又はポリ
シリコン膜等で構成される素子分離領域４： エピタキシャル技術等で形成される不純物濃度の低いｎ
−領域５： その上の例えば不純物拡散技術又はイオン注入技術を用
いてポロン（Ｂ）等の不純物をドープしたバイポーラト
ランジスタのベースとなるｐ領域６；不純物拡散技術、
イオン注入技術等で形成されるバイポーラトランジスタ
のエミッタとなるｎ＋領域７゜ 信号を外部へ読出すための、例えばアルミニウム（ＡＩ
）、　Ａｌ−３ｉ、　Ａｌ−Ｃｕ　＝Ｓｉ等の導電材料
で形成される配線８； 絶縁膜３を通して、浮遊状態になされたｐ領域６にパル
スを印加するための電極９； 基板１２の裏面にオーミックコンタクトをとるために不
純物拡散技術等で形成された不純物濃度の高いｎ”領域
１０： 基板の電位を与える、すなわちバイポーラＩ・ランジス
タのコレクタ電位を与えるためのアルミニウム等の導電
材料で形成される電極１１：より構成されている。

第２図の等価回路のコンデンサ２は電極９、絶縁膜３、
ｐ領域６のＭＯ３構造より構成され、又バイポーラトラ
ンジスタ１（以下、光電変換トランジスタとする。）は
エミッタとしてのｎ＋領域７、ベースとしてのｐ領域６
、不純物濃度の小さいｎ−領域５、コレクタとしてのｎ
又はｎ＋領域１２の各部分より構成されている。これら
の図面から明らかなように、ｐ領域６は浮遊領域になさ
れている。

以下、光センサセルの基本動作を第１図及び第２図を用
いて説明する。

この光センザセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作より構成され
る。電荷蓄積動作においては、例えばエミッタは、配線
８を通して接地され、コレクタは電極１１を通して正電
位にバイアスされている。

またベースは、あらかじめコンデンサ２に、リフレッシ
ュ動作時に電極９を通して正のパルス電圧ＶＲＦを印加
することにより負電位、すなわち、エミッタ７に対して
逆バイアス状態にされているものとする。

後に詳細に説明するが、リフレッシュ動作時に電極９を
通して印加される正のパル電圧ＶＲＦによって、ベース
であるｐ領域６の電位は、−ａ　Ｖ　ＲＦで表わされる
負電位に設定される。ただし、ａはキャパシタ２の容量
と、ベース・コレクタ問およびベース・エミッタ間の容
量との容量分割によって決まる定数である。

コノ状態において、第１図に示す様に光センサセルの表
側から光Ｉ４が入射してくると、半導体内においてエレ
クトロン・ホール対が発生する。この内、エレクトロン
は、ｎ領域１２が正電位にバイアスされているのでｎ領
域１２側に流れだしていってしまうが、ホールはｐ領域
６にどんどん蓄積されていく。このホールのｐ領域への
蓄積により、ｐ領域６の電位は次第に正電位に向かって
変化していく。

このベース電位の変化量を△ｖｎとすると、蓄積動作が
終了した時点で、ベース電位は−ａｖＲＦ＋△ＶＲとな
っている。

読出し動作状態では、エミッタ、配線８は浮遊状態に、
コレクタは正電位Ｖｃｃに保持される。　この状態で、
電極９に読出し用の正の電圧ＶＲＥを印加すると、ベー
ス電位は ａ（ＶＲＥ−Ｖ＋＋ｐ）＋△ＶＢ となる。このように、エミッタ電位に対して、ベース電
位が正方向にバイアスされると、エレクトロンは、エミ
ッタからベースに注入され、コレクタ電位が正電位にな
っているので、ドリフト電界により加速されて、コレク
タに到達する。

ベース領域６に蓄積された電荷はある程度ベース電流と
して失われるが、コレクタ電流の１／ｈｆｅであり、非
常に小さな値であり、ベース領域の電荷の減衰はほとん
ど無視できる。

電極９に印加している正電圧のＶＲＥをゼロボルトにも
どした時には、印加したときとは逆に、ａ０ＶＲＥ なる電圧がベース電位に加算されるので、ベース電位は
、正電圧ＶＲＥを印加する前の状態−ａＶＲｒ＋△Ｖｎ にもどろ。

次いでｐ領域６に蓄積された電荷をリフレッシュする動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごとく
、ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない。このため新しい光情報を入力するためには、前に
蓄積されていた電荷を消滅させるためのリフレッシュ動
作が必要である。また同時に、浮遊状態になされている
ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。上記構成に係る光センサセルでは、リフレッシュ
動作も読出し動作と同様、電極９に正電圧を印加するこ
とにより行なう。このとき、配線８を通してエミッタを
接地する。コレクタは、電極１１を通して接地又は正電
位にしておく。

この状態で正電圧ＶＲＦなる電圧が電極９に印加される
と、ベース領域には、 　Ｖ　ＲＦ なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間およびベース
・コレクタ間は順方向にバイアスされて導通状態となり
、電流が流れ始め、ベース電位は次第に低下していく。

そして、正電圧ＶＲＦのパルスが立下がることで、ベー
ス電位はすでに述べたように、所定の負電位−ａ　Ｖ　
ＲＦに設定され、上記各動作が繰り返される。

次に、上記光センザセルを用いた本発明による光電変換
装置の第１実施例について説明する。

第３図は本発明による光電変換装置の第１の実施例のブ
ロック図で、１５は光センザセルがＸＹマトリックス状
に配列された光センサセルアレイ、１５ｎ〜１５ｍｎは
光センサセルアレイ１５を構成する光センザセル、１６
はザンプルホールド回路とスイッチング回路よりなる光
センサ出力読み出し回路、１６１〜１６ｍは光センサ出
力読み出し回路１６を構成する部分回路、１７は水平走
査回路、１７．〜１７ｍは水平走査回路７を構成する部
分回路、１８は光センザセルに制御信号を伝−達するた
めのスイッチ回路、１８１〜１８ｎはスイッチ回路１８
を構成する部分回路、１９は垂直走査回路、１９１〜］
、　９　ｎは垂直走査回路１９を構成する部分回路、２
０、〜２０ｍは水平走査回路１７からの出力ライン、２
１□〜２１ｍは光センザセルアレイ１５からの出力ライ
ン、２２１〜２２ｍはスイッチ回路１８の出方ライン、
２３１〜２３ｎは垂直走査回路１８からの読み出しパル
ス出力ライン、２４１〜２４ｎは垂直走査回路１８がら
のリフレッシュパルス出力ライン、２５は光センサ出カ
読み出し回路１６からの出力端子、２６は垂直走査回路
１９の第１相クロツク入方端子、２７は垂直走査回路１
９の第２相クロツク入カ端子、２８は垂直走査回路】９
のスタートパルス入力端子、２９は光センサ出力読み出
し回路１６にサンプルホールドタイミングを入力する入
力端子、３ｏは水平走査回路１７の第１相クロツク入力
端子、３１は水平走査回路１７の第２相クロツク入力端
子、３２は水平走査回路１７のスタートパルス入力端子
、３３．　３４はスイッチ回路１８に読み出し電圧を入
力する入力端子、３５はスイッチ回路１８にリフレッシ
ュ電圧を入力する入力端子、３６はリフレッシュ制御回
路、３７はリフレッシュ制御入力端子である。なお光セ
ンサセルｌ５１１〜Ｉ５ｍｎの電極９は出力ライン２２
１〜２２ｎ。

光センサセル１５１１〜１５　ｍ　ｎの配線８は出力ラ
イン２１．〜２１ｍ、光センサセル１５ｏ−１５ｍｎの
電極１１は正電位ｖＣＣに接続されているものとする。

第４図は本発明による光電変換装置の第１の実施例の動
作を説明するためのタイムチャートで、Ｉ　Ｈで示した
期間が１水平期間で、Ｈ８Ｐで示した区間が水平走査回
路１７が高速でシフト動作して出力回路１６に一旦ホー
ルドされた光センサ出力が出力端子２５に順次出力され
る区間、Ｐ２６はクロック入力端子２６への入力波形、
Ｐ２７はクロック入力端子２７への入力波形、Ｐ２８は
入力端子２８への入力波形、Ｐ３４は入力端子３４への
入力波形、Ｐ３５は入力端子３５への入力波形、Ｐ３７
は入力端子３７への入力波形、Ｐ２３．は出力ライン２
３１の出力波形、Ｐ２４．は出力ライン２４．の出力波
形、Ｐ２２１は出力ライン２２１の出力波形、Ｐ２３□
は出力ライン２３２の出力波形、Ｐ２４゜は出力ライン
２４２の出力波形、Ｐ２２゜は出力ライン２２゜の出力
波形である。

以下、本発明による光電変換装置の第１の実施例の動作
を第３図および第４図をつかって詳細に説明する。本発
明による光電変換素子は前述の如く蓄積動作により蓄積
された電荷を読み出し動作により読み出し、リフレッシ
ュ動作により蓄積した電荷を消滅させることにより光電
変換動作を行う。

本発明による第１の光電変換装置においては光センサセ
ル１５１．〜１５ｍｎに蓄積された電荷をまず第１行目
の光センサセル１５，１〜１５１ｍのうち光センザセル
１５，１より１５１２１　　’　５１３　＋・・・、１
．５１ｍの順で順次出力端子２５に読み出し、次に第２
行目の光センサセル１５゜１〜１５゜ｍのうち光センザ
セル１５１１より１５１２、　１５，３．−・・、　　
１５．ｍといった順で出力端子２５に読み出してゆ（も
のとする。光センサセル１５１１〜１５ｎｍから出力ラ
イン２１．〜２１ｍまでの読み出しは１行間時に行われ
る。すなわち１行目の光センザセル１５１１〜１５□ｍ
についていうと出力波形Ｐ２２□のＲＥで示されたパル
スにより光センサセル１５１１〜１５３ｍの電極９が正
電位となり、光センサセル１５１１〜１５□ｍの出力は
出力ライン２１１〜２１ｍに読み出される。次に出力ラ
イン２１１〜２１ｍに読み出された出力は入力波形Ｐ２
９に示したザンプルホールドパルスにより１打金部が出
力回路１６の部分回路１６１〜１６ｍに保持される。出
力回路１６に保持された出力電圧はＨ３Ｐに示した期間
に水平走査回路１７の出力で出力回路１６内の不図示の
スイッチング回路が順次ＯＮしてゆき部分回路１６１か
ら順に１６ｍまで出力端子２５に読み出される。光セン
サセル１５Ｈ〜１５．ｍは出力波形Ｐ２２１のＲＥで示
されたパルスにより読み出しが行われた後、出力波形Ｐ
２２１のＲＦで示されたリフレッシュパルスによりリフ
レッシュ動作が行われる。リフレッシュ動作中はリフレ
ッシュ制御回路３６に加えられる入力波形Ｐ３７で示す
パルスにより出力ライン２１１〜２１ｍが接地されるこ
とにより光センサセル１５０．〜１５□ｍの配線８も接
地され、前述の如きリフレッシュ動作が実行される。光
センザアレイ１５の第２行目に配列された光センサセル
１５２１〜１５２ｍからの読み出しは第１行目の光セン
サセル１５，１〜１５３ｍの読み出しが行われた１水平
走査期間（ＩＨ）後、出力波形Ｐ２２２のＲＥで示した
パルスにより行われる出力ライン２１．〜２１ｍから出
力端子２５への読み出しは前述の第１行目の場合と同じ
である。第２行目の光センサセル１５２．〜１５２ｍか
ら出力ライン２１１〜２１ｎへの読み出しが行われた後
、第１行目の光センザセル１５１１〜１５□ｍは再びリ
フレッシュ動作にはいる。また第２行目の光センサセル
１５□１〜１５□ｍも同時にリフレッシュ動作にはいる
。

以後同様の動作が繰りかえされ第２行目の光センサセル
１５□、〜１５□ｍからの読み出しが行われた１水平走
査期間後には第３行目の光センサセル１５３Ｉ〜１５３
ｍからの読み出しと、続いて第２行目の光センサセル１
５２．〜１５゜ｍと第３行目の光センサセル１５３１〜
１５３ｍのリフレッシュ動作が行われる。すなわち各行
の゛光センサセルについて１回の読み出し動作と２回の
リフレッシュ動作が行われ、これによりリフレッシュ動
作期間を従来より十分長くすることができ、残像の発生
を顕著に低減できる。

次に本発明の第１の実施例の動作を可能ならしめる垂直
走査回路１９とスイッチ回路１８の１例の構成と動作と
を説明する。

第５図は本発明による第１の実施例の垂直走査回路１９
とスイッチ回路１８の回路図で、３８〜７２は垂直走査
回路１９の１部を構成するＮチャネルＭＯＳトランジス
タ、７３〜８１は垂直走査回路１９の１部を構成する容
量、８２〜８８はスイッチ回路１８の１部を構成するＮ
チャネルＭＯＳ　）ランジスタである。

垂直走査回路１９は一般的にブートストラップインバー
ターと呼ばれる構成で時刻ｔ１に入力端子２６と入力端
子２８に同時にＩ］レベルのパルスが入力されると、第
５図示の如＜ＭＯ３Ｉ−ランシスタ３８とＭＯＳ　トラ
ンジスタ４０がＯＮして容量７３が充電される。次に時
刻ｔ２に入力端子２７にＨレベルのパルスが入力される
と容量７３に充電された電荷によりＭＯＳ　）ランジス
タ３９がＯＮ状態となり出力端子２３０は１ルベルとな
り、ＭＯＳトランジスタ４１がＯＮ状態、ＭＯＳ　トラ
ンジスタ４４ＯＮ状態となって容量７／Ｉを充電する。

次に時刻ｔ３で入力端子２６と入力端子２８にＨレベル
のパルスを入力するとＭＯＳ　）ランジスタ４３゜４５
．４８がＯＮとなり、出力端子２３１にＨレベルが出力
されると同時に容量７５が充電される。又、このときト
ランジスタ２８，４．０もＯＮするので容量７３も充電
される。

次に時刻ｔ４て入力端子２７にＨレベルのパルスを入力
するとＭＯＳトランジスタ４６，４９．５２及び３９．
４１．４４等がＯＮとなり、出力端子２４１にＨレベル
が出力されると同時に容量７６．７４が充電される。

次に時刻ｔ５で入力端子２８をＬレベルにしたまま入力
端子２６にＨレベルのパルスを入力するとＭＯＳトラン
ジスタ３８．４０がＯＮとなり、容量７３は放電ＭＯ３
）ランジスタ５１．　５３．　５６および４３゜４５、
４８等がＯＮとなり、出力端子２３゜にＨレベルが出力
されると同時に容量７７．７５が充電される。

次に時刻ｔ６に入力端子２７にＨレベルのパルスを入力
すると容量７４が放電、出力端子２４□にＨレベルが出
力、容、景７８が充電される。以後、入力２６゜２７に
交互にＨレベルパルスを入力すると次々とＨレベルを出
力する端子が後段に伝わってゆく。スイッチ回路１８は
走査回路１９によってＯＮ、ＯＦＦがコントロールされ
る。すなわち出力端子２３１に１−ルベルが出力される
とＭＯＳトランジスタ８２がＯＮして入力端子３３の入
力を出力端子２２□に伝播する。同様な動作により波形
Ｐ２３□〜Ｐ２３ｍ波形Ｐ２４１〜Ｐ２４ｍより波形Ｐ
２２．〜Ｐ２２ｍを出力する。

尚、第６図は第５図示回路の各部の動作タイミン、　　
グを概念的に示した図である。

尚、本発明の実施例では約ＩＨ期間のリフレッシュパル
スを２回供給することにより約２水平期間分のリフレッ
シュを行わせたが、同様にｎ回供給することによって約
ｎＨ期間分のリフレッシュを行わせても良いことは言う
までもない。

〔効果〕

本発明によれば光電変換セルの信号を順次読み出し走査
すると共に、その後光電変換セルをリフレッシュする為
の走査制御信号を同じ光電変換セルに対し複数回出力す
る走査手段を設けているので、リフレッシュ期間を長く
することができ、残像特性を改善することができる。

【図面の簡単な説明】

第１図は本発明による光電変換装置を構成する光センサ
セルの断面図である。 第２図は該光センサセルの等何回路である。 第３図は本発明による光電変換装置の第１実施例の回路
図である。 第４図は本発明による光電変換装置の第１の実施例のタ
イムチャートである。 第５図は本発明による光電変換装置の第１の実施例の１
部の回路図である。 第６図は第５図示回路の詳細なタイムチャートである。

Claims (1)

1. 【特許請求の範囲】 入射光を電気信号に変換する複数の光電変換セルと、 該光電変換セルの信号を順次読み出し走査すると共に、
   その後光電変換セルをリフレッシュするための走査制御
   信号を同じ光電変換セルに対し複数回出力する走査手段
   と、を有する光電変換装置。