JPH0522798A - 位相補正装置 - Google Patents
位相補正装置Info
- Publication number
- JPH0522798A JPH0522798A JP3169966A JP16996691A JPH0522798A JP H0522798 A JPH0522798 A JP H0522798A JP 3169966 A JP3169966 A JP 3169966A JP 16996691 A JP16996691 A JP 16996691A JP H0522798 A JPH0522798 A JP H0522798A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- signal
- channel
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明の位相補正装置は、２チャネルのデジ
タル信号間の位相或いは遅延の差を補正するにあたっ
て、回路規模の小さく且つ安価な補正装置を提供するこ
とを目的とする。 【構成】 本発明の位相補正装置は、入力されるＬ信号
とＲ信号からなるデジタルステレオ音声信号の少なくと
も一方を遅延させる遅延回路１と、この遅延回路１を介
して入力されるデジタルステレオ音声信号の位相差若し
くは遅延量を検出する位相差検出回路７と、ＦＩＲフィ
ルタを含み位相差検出回路７の検出結果に基づいて前記
遅延回路１の遅延量を制御するループフィルタ回路１１
と、このループフィルタ回路１１のＦＩＲフィルタに係
る係数の粗の係数群を複数種類記憶する計数ＲＯＭと、
この計数ＲＯＭに記憶される任意の係数群を補間して密
の係数群を演算するレジスタ及び論理回路とを有して構
成される。
タル信号間の位相或いは遅延の差を補正するにあたっ
て、回路規模の小さく且つ安価な補正装置を提供するこ
とを目的とする。 【構成】 本発明の位相補正装置は、入力されるＬ信号
とＲ信号からなるデジタルステレオ音声信号の少なくと
も一方を遅延させる遅延回路１と、この遅延回路１を介
して入力されるデジタルステレオ音声信号の位相差若し
くは遅延量を検出する位相差検出回路７と、ＦＩＲフィ
ルタを含み位相差検出回路７の検出結果に基づいて前記
遅延回路１の遅延量を制御するループフィルタ回路１１
と、このループフィルタ回路１１のＦＩＲフィルタに係
る係数の粗の係数群を複数種類記憶する計数ＲＯＭと、
この計数ＲＯＭに記憶される任意の係数群を補間して密
の係数群を演算するレジスタ及び論理回路とを有して構
成される。
Description
【０００１】
【産業上の利用分野】本発明はステレオ音声信号を再生
した際の音場を拡大するサラウンドシステムにおける、
入力されるＬ信号とＲ信号の位相差を補正する位相補正
装置に関する。
した際の音場を拡大するサラウンドシステムにおける、
入力されるＬ信号とＲ信号の位相差を補正する位相補正
装置に関する。
【０００２】
【従来の技術】従来、２チャネルでは得られない音響的
効果を得るために、本来ステレオである２チャネルの
Ｌ，Ｒ信号をもとに４チャネルの音声信号を得るサラウ
ンドシステムに係る技術がある。図８は従来のサラウン
ドシステムの構成を示すものである。この図８に示され
る従来のサラウンドシステムは、入力された２チャネル
のＬ，Ｒ入力信号をもとに、センタ信号Ｃ、サラウンド
チャネル信号Ｓが生成され、最終的には、Ｌ信号、Ｒ信
号に加え、センタ信号Ｃ、サラウンドチャネル信号Ｓの
４チャネル信号とされる。ここで、センタ信号Ｃは（Ｌ
＋Ｒ）の和成分、サラウンドチャネル信号Ｓは（Ｌ−
Ｒ）の差成分によって得られる。
効果を得るために、本来ステレオである２チャネルの
Ｌ，Ｒ信号をもとに４チャネルの音声信号を得るサラウ
ンドシステムに係る技術がある。図８は従来のサラウン
ドシステムの構成を示すものである。この図８に示され
る従来のサラウンドシステムは、入力された２チャネル
のＬ，Ｒ入力信号をもとに、センタ信号Ｃ、サラウンド
チャネル信号Ｓが生成され、最終的には、Ｌ信号、Ｒ信
号に加え、センタ信号Ｃ、サラウンドチャネル信号Ｓの
４チャネル信号とされる。ここで、センタ信号Ｃは（Ｌ
＋Ｒ）の和成分、サラウンドチャネル信号Ｓは（Ｌ−
Ｒ）の差成分によって得られる。
【０００３】しかしながら、もともとＬ信号とＲ信号の
２チャネルの信号であることから、Ｌ信号、Ｒ信号、セ
ンタ信号Ｃ、サラウンドチャネル信号Ｓの４チャネルに
明確に分離することはできない。このため図８に示すよ
うなＬ信号，Ｒ信号，センタ信号Ｃ，サラウンドチャネ
ル信号Ｓの各方向を強調する方向性強調回路１０５が用
いられる。
２チャネルの信号であることから、Ｌ信号、Ｒ信号、セ
ンタ信号Ｃ、サラウンドチャネル信号Ｓの４チャネルに
明確に分離することはできない。このため図８に示すよ
うなＬ信号，Ｒ信号，センタ信号Ｃ，サラウンドチャネ
ル信号Ｓの各方向を強調する方向性強調回路１０５が用
いられる。
【０００４】この方向性強調回路１０５は、まず方向性
検出回路１０３においてＬ信号，Ｒ信号，センタ信号
Ｃ，サラウンドチャネル信号Ｓの各方向成分のレベルを
検出、比較し、この比較結果に応じて、信号レベルの大
きい方向のチャネル信号レベルを上げ、他方のチャネル
信号レベルを下げることにより方向性を強調するもので
ある。
検出回路１０３においてＬ信号，Ｒ信号，センタ信号
Ｃ，サラウンドチャネル信号Ｓの各方向成分のレベルを
検出、比較し、この比較結果に応じて、信号レベルの大
きい方向のチャネル信号レベルを上げ、他方のチャネル
信号レベルを下げることにより方向性を強調するもので
ある。
【０００５】ところで、方向性の検出にあたっては、特
にセンタ信号Ｃとサラウンドチャネル信号Ｓとはそれぞ
れ（Ｌ＋Ｒ）信号、（Ｌ−Ｒ）信号に基づいているため
Ｌチャネル、Ｒチャネルの振幅、位相のバランスは特に
重要となる。
にセンタ信号Ｃとサラウンドチャネル信号Ｓとはそれぞ
れ（Ｌ＋Ｒ）信号、（Ｌ−Ｒ）信号に基づいているため
Ｌチャネル、Ｒチャネルの振幅、位相のバランスは特に
重要となる。
【０００６】例えば、Ｌ信号、Ｒ信号に同相成分がはい
っている場合には、Ｃ＝Ｌ＋Ｒのレベルが一番大きくな
り、Ｓ＝Ｌ−Ｒ＝０となることから、方向性はセンタ信
号Ｃと判断され、センタチャネル信号Ｃが強調され、サ
ラウンドチャネル信号Ｓは抑圧される。
っている場合には、Ｃ＝Ｌ＋Ｒのレベルが一番大きくな
り、Ｓ＝Ｌ−Ｒ＝０となることから、方向性はセンタ信
号Ｃと判断され、センタチャネル信号Ｃが強調され、サ
ラウンドチャネル信号Ｓは抑圧される。
【０００７】ところがＬ，Ｒの入力信号の位相のバラン
スがずれいてる場合には、とくにＳ＝Ｌ−Ｒ≠０となり
方向性判断が狂ってくる。このため方向性強調が不十分
となり、サラウンド効果を十分に得ることが困難にな
る。この振幅、位相のＬ信号、Ｒ信号のバランスがずれ
る原因としては種々ある。例えば、音源がテープレコー
ダである場合に於いては、そのヘッドの特性との整合
や、アジマス制御不良等が考えられる。
スがずれいてる場合には、とくにＳ＝Ｌ−Ｒ≠０となり
方向性判断が狂ってくる。このため方向性強調が不十分
となり、サラウンド効果を十分に得ることが困難にな
る。この振幅、位相のＬ信号、Ｒ信号のバランスがずれ
る原因としては種々ある。例えば、音源がテープレコー
ダである場合に於いては、そのヘッドの特性との整合
や、アジマス制御不良等が考えられる。
【０００８】また、サラウンドシステムは各種機器を音
源とする信号を受け入れる必要があることから、サラウ
ンドシステム側で、Ｌ，Ｒ信号のバランスを補正するオ
ートバランス補正回路が必要とされる。
源とする信号を受け入れる必要があることから、サラウ
ンドシステム側で、Ｌ，Ｒ信号のバランスを補正するオ
ートバランス補正回路が必要とされる。
【０００９】
【発明が解決しようとする課題】ところで、現在、この
サラウンドシステムはデジタルシステムとして構成する
ものが実現されている。この場合、レベル補正は簡単に
構成できるものの、位相補正は簡単には行なうことがで
きない。すなわち、入力信号は、サンプリング周期数ｆ
ｓでサンプルされた時系列データであることから、サン
プル周期単位での遅延量の制御は簡単であるものの、サ
ンプル周期より細かい制御を行なう場合には、各サンプ
ルデータの中間のデータすなわち補正データは何等かの
手法により生成しなければならないからである。
サラウンドシステムはデジタルシステムとして構成する
ものが実現されている。この場合、レベル補正は簡単に
構成できるものの、位相補正は簡単には行なうことがで
きない。すなわち、入力信号は、サンプリング周期数ｆ
ｓでサンプルされた時系列データであることから、サン
プル周期単位での遅延量の制御は簡単であるものの、サ
ンプル周期より細かい制御を行なう場合には、各サンプ
ルデータの中間のデータすなわち補正データは何等かの
手法により生成しなければならないからである。
【００１０】本発明は、２チャネルのデジタル信号間の
位相或いは遅延の差を検出し、この両者の位相或いは遅
延の差を補正するにあたって、回路規模の小さく且つ安
価な遅延制御回路による位相補正装置を提供することを
目的とする。
位相或いは遅延の差を検出し、この両者の位相或いは遅
延の差を補正するにあたって、回路規模の小さく且つ安
価な遅延制御回路による位相補正装置を提供することを
目的とする。
【００１１】
【課題を解決するための手段】本発明の位相補正装置
は、上記課題を解決するために入力される第１のチャネ
ルと第２のチャネルからなるデジタルステレオ音声信号
の少なくとも一方を遅延させる遅延手段と、この遅延手
段を介して入力されるデジタルステレオ音声信号の位相
差若しくは遅延量を検出する検出手段と、ＦＩＲフィル
タを含み前記検出手段の検出結果に基づいて前記遅延手
段の遅延量を制御する制御手段と、この制御手段のＦＩ
Ｒフィルタに係る係数の粗の係数群を複数種類記憶する
記憶手段と、この記憶手段に記憶される任意の係数群を
補間して密の係数群を演算する演算手段とを有すること
を要旨とする。
は、上記課題を解決するために入力される第１のチャネ
ルと第２のチャネルからなるデジタルステレオ音声信号
の少なくとも一方を遅延させる遅延手段と、この遅延手
段を介して入力されるデジタルステレオ音声信号の位相
差若しくは遅延量を検出する検出手段と、ＦＩＲフィル
タを含み前記検出手段の検出結果に基づいて前記遅延手
段の遅延量を制御する制御手段と、この制御手段のＦＩ
Ｒフィルタに係る係数の粗の係数群を複数種類記憶する
記憶手段と、この記憶手段に記憶される任意の係数群を
補間して密の係数群を演算する演算手段とを有すること
を要旨とする。
【００１２】
【作用】本発明は遅延制御回路にＦＩＲフィルタを用
い、その係数としてＦＩＲフィルタに係る粗の係数群を
複数用意し、実際のＦＩＲフィルタの演算にあたっては
その複数の群の中から１群を選択し或いは、２つの群の
任意の係数群の補間により密の係数群を演算により求め
新しい係数群とすることにより、入力されるＬ，Ｒ信号
に挿入した遅延回路の一方或いは両者を、入力Ｌ，Ｒ信
号の位相差を検出した結果により、位相差を制御する際
に、遅延制御は入力デジタル信号のサンプル時間間隔よ
り細かく制御することができる。
い、その係数としてＦＩＲフィルタに係る粗の係数群を
複数用意し、実際のＦＩＲフィルタの演算にあたっては
その複数の群の中から１群を選択し或いは、２つの群の
任意の係数群の補間により密の係数群を演算により求め
新しい係数群とすることにより、入力されるＬ，Ｒ信号
に挿入した遅延回路の一方或いは両者を、入力Ｌ，Ｒ信
号の位相差を検出した結果により、位相差を制御する際
に、遅延制御は入力デジタル信号のサンプル時間間隔よ
り細かく制御することができる。
【００１３】すなわち、このＦＩＲフィルタの係数は、
通常、遅延量に応じて変更するため多数の係数群が必要
とされるため、本発明では少数の係数群から遅延量に応
じた１つの係数群を補間により生成し、この新しい係数
群によりＦＩＲフィルタの演算を行ない、必要な遅延量
を得るようにしたものである。
通常、遅延量に応じて変更するため多数の係数群が必要
とされるため、本発明では少数の係数群から遅延量に応
じた１つの係数群を補間により生成し、この新しい係数
群によりＦＩＲフィルタの演算を行ない、必要な遅延量
を得るようにしたものである。
【００１４】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例を示すブロックダイアグ
ラムである。入力信号であるＬ信号、Ｒ信号はそれぞれ
遅延回路１L ，１R へ入力される。
する。図１は本発明の一実施例を示すブロックダイアグ
ラムである。入力信号であるＬ信号、Ｒ信号はそれぞれ
遅延回路１L ，１R へ入力される。
【００１５】本実施例ではＬチャネル側の遅延回路１L
の遅延量は固定とされる。また、Ｒチャネル側の遅延回
路１R の遅延量は、後述する遅延制御回路によって入力
信号Ｌ，Ｒの位相差（遅延差）を“０”とするよう制御
される。遅延回路１L ，１R の出力Ｌｄ，Ｌｄは従来の
装置と同様に方向性検出回路３により方向性が検出さ
れ、その結果により、方向性強調回路５により、方向性
が強調されたＬ信号、Ｒ信号、センタチャネル信号Ｃ、
サラウンドチャネル信号Ｓが得られる。
の遅延量は固定とされる。また、Ｒチャネル側の遅延回
路１R の遅延量は、後述する遅延制御回路によって入力
信号Ｌ，Ｒの位相差（遅延差）を“０”とするよう制御
される。遅延回路１L ，１R の出力Ｌｄ，Ｌｄは従来の
装置と同様に方向性検出回路３により方向性が検出さ
れ、その結果により、方向性強調回路５により、方向性
が強調されたＬ信号、Ｒ信号、センタチャネル信号Ｃ、
サラウンドチャネル信号Ｓが得られる。
【００１６】一方、遅延回路１L ，１R の出力は、位相
差検出回路７により、Ｌｄ信号とＲｄ信号との間の位相
差或いは遅延差が検出される。この検出信号Ｐｄはゲー
ト回路９、ループフィルタ回路１１を通して遅延回路１
R の制御信号となる。
差検出回路７により、Ｌｄ信号とＲｄ信号との間の位相
差或いは遅延差が検出される。この検出信号Ｐｄはゲー
ト回路９、ループフィルタ回路１１を通して遅延回路１
R の制御信号となる。
【００１７】ところで入力信号Ｌ，Ｒは任意信号である
ので、その位相誤差或いは遅延誤差を求めることは、一
般的には容易ではない。そのため、ここでは、方向性検
出回路３の一部からゲート信号Ｇを得るようにしてい
る。
ので、その位相誤差或いは遅延誤差を求めることは、一
般的には容易ではない。そのため、ここでは、方向性検
出回路３の一部からゲート信号Ｇを得るようにしてい
る。
【００１８】すなわち、センタ方向の信号が優勢である
場合、入力信号Ｌ，Ｒには同一の信号が与えられている
と推測できる。従って、この時には、ＬチャネルとＲチ
ャネルとの間の位相差は検出可能となり、位相差検出信
号Ｐｄはゲート回路９を通しループフィルタ回路１１に
与えられる。逆にセンタ方向が優勢でない場合、Ｌ，Ｒ
チャネルには異なる信号が与えられていると推測でき、
この場合、ＬチャネルとＲチャネルとの間の位相差を検
出することは不可能であることから、位相差検出信号Ｐ
ｄの出力を阻止する。
場合、入力信号Ｌ，Ｒには同一の信号が与えられている
と推測できる。従って、この時には、ＬチャネルとＲチ
ャネルとの間の位相差は検出可能となり、位相差検出信
号Ｐｄはゲート回路９を通しループフィルタ回路１１に
与えられる。逆にセンタ方向が優勢でない場合、Ｌ，Ｒ
チャネルには異なる信号が与えられていると推測でき、
この場合、ＬチャネルとＲチャネルとの間の位相差を検
出することは不可能であることから、位相差検出信号Ｐ
ｄの出力を阻止する。
【００１９】図２に方向性検出回路３の具体的な回路ブ
ロック図の要部を示す。加算器３１C から出力されるＬ
チャネルとＲチャネルとの信号和であるセンタチャネル
信号Ｃ＝（Ｌｄ＋Ｒｄ）のレベル検出をレベル検出回路
３３C で行ない、減算器３１S から出力されるＬチャネ
ルとＲチャネルとの信号差であるサラウンドチャネル信
号Ｓ＝（Ｌｄ−Ｒｄ）のレベル検出をレベル検出回路３
３S で行なう。続いて、それぞれの出力ＬC ，ＬS はリ
ニア／ログ変換回路３５C ，３５S を通してログ変換を
した後、減算器３７でそのリニア／ログ変換回路３
５C ，３５S からの出力の差がとられる。これにより、
レベル検出出力ＬC ，ＬS に対して、Ｌｏｇ（ＬC ）−
Ｌｏｇ（ＬS ）が得られる。この値が大きいと、同相成
分が多く、逆相成分がほとんどないことを示す。
ロック図の要部を示す。加算器３１C から出力されるＬ
チャネルとＲチャネルとの信号和であるセンタチャネル
信号Ｃ＝（Ｌｄ＋Ｒｄ）のレベル検出をレベル検出回路
３３C で行ない、減算器３１S から出力されるＬチャネ
ルとＲチャネルとの信号差であるサラウンドチャネル信
号Ｓ＝（Ｌｄ−Ｒｄ）のレベル検出をレベル検出回路３
３S で行なう。続いて、それぞれの出力ＬC ，ＬS はリ
ニア／ログ変換回路３５C ，３５S を通してログ変換を
した後、減算器３７でそのリニア／ログ変換回路３
５C ，３５S からの出力の差がとられる。これにより、
レベル検出出力ＬC ，ＬS に対して、Ｌｏｇ（ＬC ）−
Ｌｏｇ（ＬS ）が得られる。この値が大きいと、同相成
分が多く、逆相成分がほとんどないことを示す。
【００２０】一方、固定値ＸC を決め、このＸC と前記
Ｌｏｇ（ＬC ）−Ｌｏｇ（ＬS ）との値とをコンパレー
タ３９で比較し、その結果をゲート回路９のゲート信号
Ｇとする。
Ｌｏｇ（ＬC ）−Ｌｏｇ（ＬS ）との値とをコンパレー
タ３９で比較し、その結果をゲート回路９のゲート信号
Ｇとする。
【００２１】位相差検出回路７はＬ，Ｒチャネルの信号
がほとんどの同相成分である場合にのみ位相差を検出す
ればよい。このような位相差検出回路７の例として図３
に示すセット／リセットタイプのものが考えられる。具
体的には、インバータ７１L ，７１R 、Ｄフリップフロ
ップ７３L ，７３R と減算器７５によって構成される。
また、この図３に示すセット／リセットタイプの位相差
検出回路７の動作を図４及び図５に示す。Ｌｄ信号、Ｒ
ｄ信号のそれぞれの最上位のビット、すなわちＭＳＢ
（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）はサイ
ンビットであり、Ｌｄ信号、Ｒｄ信号のゼロクロス点を
それぞれ示す。Ｌｄ信号、Ｒｄ信号の位相差（或いは時
間差）θ1 ，θ2 は一方がＬｄ信号に対するＲｄ信号の
遅れ、他方が進みの場合を示す。
がほとんどの同相成分である場合にのみ位相差を検出す
ればよい。このような位相差検出回路７の例として図３
に示すセット／リセットタイプのものが考えられる。具
体的には、インバータ７１L ，７１R 、Ｄフリップフロ
ップ７３L ，７３R と減算器７５によって構成される。
また、この図３に示すセット／リセットタイプの位相差
検出回路７の動作を図４及び図５に示す。Ｌｄ信号、Ｒ
ｄ信号のそれぞれの最上位のビット、すなわちＭＳＢ
（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）はサイ
ンビットであり、Ｌｄ信号、Ｒｄ信号のゼロクロス点を
それぞれ示す。Ｌｄ信号、Ｒｄ信号の位相差（或いは時
間差）θ1 ，θ2 は一方がＬｄ信号に対するＲｄ信号の
遅れ、他方が進みの場合を示す。
【００２２】ループフィルタ回路１１は、位相差検出信
号Ｐｄを受けてＬｄ，Ｒｄの位相差を零にするような遅
延制御信号Ｔｄを作り出す。すなわち、ループフィルタ
回路１１は遅延回路１、位相差検出回路７、ゲート回路
９、ループフィルタ回路１１で構成されるループを安定
にするような回路方式とパラメータが決められる。
号Ｐｄを受けてＬｄ，Ｒｄの位相差を零にするような遅
延制御信号Ｔｄを作り出す。すなわち、ループフィルタ
回路１１は遅延回路１、位相差検出回路７、ゲート回路
９、ループフィルタ回路１１で構成されるループを安定
にするような回路方式とパラメータが決められる。
【００２３】次に、図６に示す遅延制御回路について説
明する。この遅延制御回路は遅延回路１R 内に構成され
ており、入力信号のサンプル周期より細かく遅延量を制
御するために、ＦＩＲフィルタＡ及び係数生成回路Ｂで
構成される。
明する。この遅延制御回路は遅延回路１R 内に構成され
ており、入力信号のサンプル周期より細かく遅延量を制
御するために、ＦＩＲフィルタＡ及び係数生成回路Ｂで
構成される。
【００２４】今ここで、ｆｓ＝４４．１ＫＨｚとして、
入力信号が７ＫＨｚの信号がＬ，Ｒに同相に、すなわ
ち、センタ信号Ｃに位置しているとするとき、サンプル
単位で時間ずれがあるとする。このとき、本来、Ｓ＝Ｌ
−Ｒ＝０であるべきサラウンドチャネル信号Ｓは、 Ｓ＝ｓｉｎ（２π（７ＫＨｚ／４４．１ＫＨｚ）） ＝０．０１７４ ≒−３５ｄＢ となり、Ｓ方向すなわちリア方向にも信号があると判断
し、十分な方向性強調を行なうことができない。従っ
て、サンプル単位より細かい遅延制御をサンプル間の補
間データによって行う。この補間データを得るための一
方法としてＦＩＲフィルタを用いる。
入力信号が７ＫＨｚの信号がＬ，Ｒに同相に、すなわ
ち、センタ信号Ｃに位置しているとするとき、サンプル
単位で時間ずれがあるとする。このとき、本来、Ｓ＝Ｌ
−Ｒ＝０であるべきサラウンドチャネル信号Ｓは、 Ｓ＝ｓｉｎ（２π（７ＫＨｚ／４４．１ＫＨｚ）） ＝０．０１７４ ≒−３５ｄＢ となり、Ｓ方向すなわちリア方向にも信号があると判断
し、十分な方向性強調を行なうことができない。従っ
て、サンプル単位より細かい遅延制御をサンプル間の補
間データによって行う。この補間データを得るための一
方法としてＦＩＲフィルタを用いる。
【００２５】以下、ＦＩＲフィルタを用いた遅延制御に
ついて説明する。サンプルデータはサンプル周波数ｆｓ
の整数信でそのスペクトルを繰り返している。そのた
め、まず１／２ｆｓ以上のスペクトルをカットする必要
がある。また、この時のＦＩＲフィルタＡのインパルス
レスポンスを図７に例示する。このインパルス応答に対
し、ＦＩＲフィルタ係数は図７に示すインパルス応答上
の［○］印（以下、係数群Ｃa とする）で示した値をそ
れぞれ与えれば遅延量ｄ1 の出力データ列が得られる。
ここで例えばインパルス応答上の位置を若干ずらした、
例えば［△］印で示した係数値（以下、係数群Ｃb とす
る）をとれば新しい遅延量ｄ2 が得られる。このように
インパルス応答上のサンプル点をずらせば任意の遅延量
を得ることができる。
ついて説明する。サンプルデータはサンプル周波数ｆｓ
の整数信でそのスペクトルを繰り返している。そのた
め、まず１／２ｆｓ以上のスペクトルをカットする必要
がある。また、この時のＦＩＲフィルタＡのインパルス
レスポンスを図７に例示する。このインパルス応答に対
し、ＦＩＲフィルタ係数は図７に示すインパルス応答上
の［○］印（以下、係数群Ｃa とする）で示した値をそ
れぞれ与えれば遅延量ｄ1 の出力データ列が得られる。
ここで例えばインパルス応答上の位置を若干ずらした、
例えば［△］印で示した係数値（以下、係数群Ｃb とす
る）をとれば新しい遅延量ｄ2 が得られる。このように
インパルス応答上のサンプル点をずらせば任意の遅延量
を得ることができる。
【００２６】しかしながら、上述したようなインパルス
応答を回路により生成することは困難であることから、
一般には係数はＲＯＭ等の記憶素子に格納される。そし
て、必要な遅延量に合わせて、係数群（例えば［○］印
で示される係数群Ｃa ）が呼び出されＦＩＲフィルタＡ
で演算される。しかしながら、遅延量をより細かく制御
するためには更に係数群を持つ必要がある。このことは
係数を格納するためのＲＯＭが大きくなり、回路規模が
大きくなる。従って、本実施例では、以下に示す係数生
成回路Ｂによる、新しい係数値の生成を行う。
応答を回路により生成することは困難であることから、
一般には係数はＲＯＭ等の記憶素子に格納される。そし
て、必要な遅延量に合わせて、係数群（例えば［○］印
で示される係数群Ｃa ）が呼び出されＦＩＲフィルタＡ
で演算される。しかしながら、遅延量をより細かく制御
するためには更に係数群を持つ必要がある。このことは
係数を格納するためのＲＯＭが大きくなり、回路規模が
大きくなる。従って、本実施例では、以下に示す係数生
成回路Ｂによる、新しい係数値の生成を行う。
【００２７】図６は係数生成回路Ｂの一例を示すもので
係数ＲＯＭ１１１には複数の係数群、例えば、図７の
［○］印で示す係数群Ｃa ，及び［△］印で示す係数群
Ｃb に相当する係数群が記憶されており、そのうちの２
つの係数群が順次、読み出され、遅延量に応じた演算に
より、新しい係数値が生成されＦＩＲフィルタＡの係数
として送り込まれる。すなわち、この新しく生成される
係数は図７のインパルス応答特性について、［○］印，
［△］印から補間により新しい係数［・］印の係数群を
得て、これらから密の係数群を得ることを示している。
係数ＲＯＭ１１１には複数の係数群、例えば、図７の
［○］印で示す係数群Ｃa ，及び［△］印で示す係数群
Ｃb に相当する係数群が記憶されており、そのうちの２
つの係数群が順次、読み出され、遅延量に応じた演算に
より、新しい係数値が生成されＦＩＲフィルタＡの係数
として送り込まれる。すなわち、この新しく生成される
係数は図７のインパルス応答特性について、［○］印，
［△］印から補間により新しい係数［・］印の係数群を
得て、これらから密の係数群を得ることを示している。
【００２８】具体的には、粗の係数群、例えば係数群Ｃ
a ，及び係数群Ｃb を記憶、格納する係数ＲＯＭ１１１
と、この係数ＲＯＭ１１１から出力される係数群、例え
ば係数群Ｃa ，及び係数群Ｃb をそれぞれ記憶するレジ
スタ１１３ａ，１１３ｂと、これらレジスタ１１３ａ，
１１３ｂからの出力係数群Ｃa ，及び係数群Ｃb に所定
の補間係数、ここでは遅延量Ｔｄを受け、論理回路１１
７で発生される補間係数ｋ，（１−ｋ）を乗算する乗算
器１１５ａ，１１５ｂと、この乗算器１１５ａ，１１５
ｂで乗算された値の和を算出する加算器１１９によって
構成される。
a ，及び係数群Ｃb を記憶、格納する係数ＲＯＭ１１１
と、この係数ＲＯＭ１１１から出力される係数群、例え
ば係数群Ｃa ，及び係数群Ｃb をそれぞれ記憶するレジ
スタ１１３ａ，１１３ｂと、これらレジスタ１１３ａ，
１１３ｂからの出力係数群Ｃa ，及び係数群Ｃb に所定
の補間係数、ここでは遅延量Ｔｄを受け、論理回路１１
７で発生される補間係数ｋ，（１−ｋ）を乗算する乗算
器１１５ａ，１１５ｂと、この乗算器１１５ａ，１１５
ｂで乗算された値の和を算出する加算器１１９によって
構成される。
【００２９】遅延制御回路は入力Ｌ，Ｒチャネルの一方
に挿入すればよく、他方は固定遅延回路でよい。この場
合レジスタのみで構成すればよいが、Ｌ，Ｒチャネルの
特性を揃えるために遅延制御回路と同様のインパルスレ
スポンス特性をもつ固定係数のＦＩＲフィルタを用いる
場合もある。
に挿入すればよく、他方は固定遅延回路でよい。この場
合レジスタのみで構成すればよいが、Ｌ，Ｒチャネルの
特性を揃えるために遅延制御回路と同様のインパルスレ
スポンス特性をもつ固定係数のＦＩＲフィルタを用いる
場合もある。
【００３０】本実施例によれば、サンプル間隔よりも細
かい遅延制御が出来るばかりでなく、係数ＲＯＭの容量
を小さくすることが可能となる。
かい遅延制御が出来るばかりでなく、係数ＲＯＭの容量
を小さくすることが可能となる。
【００３１】又、遅延制御がサンプル周期に比べて、か
なり低速で行なうことができるので係数演算部の速度も
低速でよい。このことは、回路規模を小さくすることを
可能にする。
なり低速で行なうことができるので係数演算部の速度も
低速でよい。このことは、回路規模を小さくすることを
可能にする。
【００３２】又、本方式はサランドシステムも含めて、
デジタルシグナルプロセッサ（ＤＳＰ）を使ってプログ
ラム化することも可能である。このとき、係数ＲＯＭの
容量が小さく押えられること、又、係数演算が低速で行
ない得ることは、より安価なデジタルシグナルプロセッ
サを用いることが可能となり、コスト低減に寄与するも
のでもある。
デジタルシグナルプロセッサ（ＤＳＰ）を使ってプログ
ラム化することも可能である。このとき、係数ＲＯＭの
容量が小さく押えられること、又、係数演算が低速で行
ない得ることは、より安価なデジタルシグナルプロセッ
サを用いることが可能となり、コスト低減に寄与するも
のでもある。
【００３３】
【発明の効果】本発明によれば、回路規模の小さい、し
かも高速演算を要求しない、安価なデジタルによる位相
制御回路を提供することができる。
かも高速演算を要求しない、安価なデジタルによる位相
制御回路を提供することができる。
【図１】本発明の概略の構成を示すブロック図である。
【図２】図１に示す方向性検出回路の具体的な構成の一
例を示すブロック図である。
例を示すブロック図である。
【図３】図１に示す位相差検出回路のセット／リセット
タイプの具体的な構成の一例を示すブロック図である。
タイプの具体的な構成の一例を示すブロック図である。
【図４】図３に示すセット／リセットタイプの位相差検
出回路の動作を示すタイミングチャートである。
出回路の動作を示すタイミングチャートである。
【図５】図３に示すセット／リセットタイプの位相差検
出回路の動作を示すタイミングチャートである。
出回路の動作を示すタイミングチャートである。
【図６】遅延制御回路の具体的な構成の一例を示すブロ
ック図である。
ック図である。
【図７】図６に示した遅延制御回路で使用されるＦＩＲ
フィルタのインパルスレスポンスを示す図である。
フィルタのインパルスレスポンスを示す図である。
【図８】従来の位相補正装置の概略の構成を示すブロッ
ク図である。
ク図である。
１ 遅延回路
３ 方向性検出回路
５ 方向性強調回路
７ 位相差検出回路
９ ゲート回路
１１ ループフィルタ回路
Claims (2)
- 【請求項１】 入力される第１のチャネルと第２のチャ
ネルからなるデジタルステレオ音声信号の少なくとも一
方を遅延させる遅延手段と、 この遅延手段を介して入力されるデジタルステレオ音声
信号の位相差若しくは遅延量を検出する検出手段と、 この検出手段の検出結果に基づいて前記遅延手段の遅延
量をＦＩＲフィルタによって制御する制御手段とを有す
ることを特徴とする位相補正装置。 - 【請求項２】 入力される第１のチャネルと第２のチャ
ネルからなるデジタルステレオ音声信号の少なくとも一
方を遅延させる遅延手段と、 この遅延手段を介して入力されるデジタルステレオ音声
信号の位相差若しくは遅延量を検出する検出手段と、 ＦＩＲフィルタを含み前記検出手段の検出結果に基づい
て前記遅延手段の遅延量を制御する制御手段と、 この制御手段のＦＩＲフィルタに係る係数の粗の係数群
を複数種類記憶する記憶手段と、 この記憶手段に記憶される任意の係数群を補間して密の
係数群を演算する演算手段とを有することを特徴とする
位相補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169966A JPH0522798A (ja) | 1991-07-10 | 1991-07-10 | 位相補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169966A JPH0522798A (ja) | 1991-07-10 | 1991-07-10 | 位相補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0522798A true JPH0522798A (ja) | 1993-01-29 |
Family
ID=15896121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3169966A Pending JPH0522798A (ja) | 1991-07-10 | 1991-07-10 | 位相補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522798A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008079065A (ja) * | 2006-09-22 | 2008-04-03 | Sony Corp | 音響再生システムおよび音響再生方法 |
| JP2012502550A (ja) * | 2008-09-04 | 2012-01-26 | ディーティーエス・インコーポレイテッド | 両耳間時間遅延復元システム及び方法 |
| JP2016515340A (ja) * | 2013-03-07 | 2016-05-26 | アップル インコーポレイテッド | 部屋およびプログラム反応型ラウドスピーカシステム |
-
1991
- 1991-07-10 JP JP3169966A patent/JPH0522798A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008079065A (ja) * | 2006-09-22 | 2008-04-03 | Sony Corp | 音響再生システムおよび音響再生方法 |
| US8194898B2 (en) | 2006-09-22 | 2012-06-05 | Sony Corporation | Sound reproducing system and sound reproducing method |
| JP2012502550A (ja) * | 2008-09-04 | 2012-01-26 | ディーティーエス・インコーポレイテッド | 両耳間時間遅延復元システム及び方法 |
| JP2016515340A (ja) * | 2013-03-07 | 2016-05-26 | アップル インコーポレイテッド | 部屋およびプログラム反応型ラウドスピーカシステム |
| US10091583B2 (en) | 2013-03-07 | 2018-10-02 | Apple Inc. | Room and program responsive loudspeaker system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2522529B2 (ja) | 音響効果装置 | |
| US5426702A (en) | System for deriving a center channel signal from an adapted weighted combination of the left and right channels in a stereophonic audio signal | |
| WO2002009090A2 (en) | Continuously variable time scale modification of digital audio signals | |
| JP2007288468A (ja) | オーディオ出力装置、パラメータ算出方法 | |
| US5504633A (en) | Apparatus, having a variable equalizer, for reproducing a digital signal from a record carrier | |
| US9049531B2 (en) | Method for dubbing microphone signals of a sound recording having a plurality of microphones | |
| US7193942B2 (en) | Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus | |
| US20060177074A1 (en) | Early reflection reproduction apparatus and method of sound field effect reproduction | |
| EP0887797B1 (en) | Method, equipment and recording device for suppressing pulsed interference in analogue audio and/or video signals | |
| EP0593128B1 (en) | Deriving system for deriving a centre channel signal from a stereophonic audio signal | |
| JPH0522798A (ja) | 位相補正装置 | |
| KR20040107705A (ko) | 최소 자승 알고리즘을 이용하는 신호 분리 장치 및 그 방법 | |
| JP2003030848A (ja) | 光ディスク再生装置 | |
| US5140543A (en) | Apparatus for digitally processing audio signal | |
| US5488636A (en) | Digital data detector | |
| JP2893683B2 (ja) | フィルタの設計方法 | |
| JP2629231B2 (ja) | 音声信号減衰装置 | |
| JP2629739B2 (ja) | 音声信号減衰装置 | |
| JP2629203B2 (ja) | 音声信号減衰装置 | |
| JPH09266433A (ja) | 信号処理装置 | |
| JPH08329626A (ja) | ディジタルデータの補間装置、再生装置、記録装置及び補間方法 | |
| JP2559441B2 (ja) | Ｐｃｍ信号補正回路 | |
| JPH0331279B2 (ja) | ||
| JPH04356900A (ja) | サラウンドマイクロホンシステム | |
| JP2905212B2 (ja) | デジタルレベル検出器 |